多ADC并行交替采样与校正技术专题讨论
adc原理及应用出现的问题
ADC原理及应用出现的问题1. ADC原理简介ADC（Analog-to-Digital Converter）即模拟到数字转换器，是一种能将连续的模拟信号转换为相应的离散数字码的电子设备。
ADC广泛应用于各种领域，包括通信、电子测量、自动控制等。
2. ADC的分类根据不同的转换方式，ADC可以分为几种不同的类型：•逐次逼近型ADC：逐次逼近型ADC通过不断逼近来获取输入模拟信号的数字量，并输出对应的数字码。
•并行型ADC：并行型ADC同时将输入的模拟信号转换为多个并行输出的数字码。
•逐次逼近型ADC：逐次逼近型ADC通过逼近法逐步获取输入模拟信号的数字量，逐渐逼近最终结果。
3. ADC应用中可能出现的问题在ADC的应用过程中，常常会遇到一些问题，以下列举一些常见的问题及解决方法：3.1 量化误差量化误差是指模拟信号与对应数字码之间的差异。
量化误差由于ADC的分辨率有限和量化阶数引起。
当分辨率较低时，量化误差会更大。
解决方法包括提高分辨率、使用更高精度的ADC等。
3.2 噪声干扰特别是在低信噪比场景下，ADC输入信号中会受到噪声干扰。
噪声会引入ADC 中，导致输出数字码的不准确性。
解决方法包括降低噪声对信号的干扰、增加信号的信噪比等。
3.3 采样速率不足采样速率不足会导致输入模拟信号无法完整地被采样，进而导致输出结果的失真。
解决方法包括增加采样频率、使用更高速的ADC等。
3.4 温度漂移ADC的性能会受到温度变化的影响，可能导致输出结果的偏差。
解决方法包括使用温度补偿技术、选择温度稳定性较好的器件等。
3.5 输入阻抗问题ADC的输入阻抗可能对输入信号产生不良影响，例如降低信号电平、改变信号频率响应等。
解决方法包括选择合适的输入电路、减小电路中的冗余电流等。
4. 小结ADC作为模拟信号转数字码的重要组成部分，在各个领域都有着广泛的应用。
然而，在实际应用过程中，我们经常会遇到一些问题，如量化误差、噪声干扰、采样速率不足等。
STM8学习笔记---ADC多通道采样遇到问题及解决方法
STM8学习笔记---ADC多通道采样遇到问题及解决⽅法 在ADC多通道采样时遇到了⼀个问题，费了半天劲才找到原因。
在此将分析过程记录下来。
这是STM8S003单⽚机5个通道ADC采样程序，在主函数中依次读取各个通道的ADC采样值。
⾸先单独测试⼀下每个通道的值。
每个通道单独测试采样值 ch2 = 623, ch3 = 0,ch4 = 2,ch5 = 1023, ch6 = 408。
下⾯开始多通道采样，ch2和ch3同时采样。
采样结果正常。
ch2、ch3、ch4同时采样。
采样结果正常。
ch2、ch3、ch4、ch5同时采样。
采样结果不正常，和上⾯的采样结果⽐较，好像采样值被整体下移了⼀位。
在试试所有通道同时采样采样的值还是不正常，感觉采样值互相错位了。
3个通道同时采样时采样结果都是正常的，但是4个通道和5个通道同时采样时，采样结果就不正常。
采样结果整体被移动了⼀个通道。
就是这个采样结果偏差的问题，折腾了好久，后来查阅ADC采样原理资料后，感觉是ADC内部电路的原因。
先看⼀个ADC专⽤采样芯⽚内部电路。
当发送通道地址后，ADC会紧跟着输出⼀个转换结果，但是这个转换结果不是当前设置通道的值，⽽是上⼀个通道的值。
当前通道的值在下⼀次设置通道地址的时候才会输出，也就是说通道设置和采样结果输出，要延迟⼀拍。
那程序中刚才出现的采样结果好像错位了⼀个通道，是不是也是这个原因引起的？将程序修改为，每个通道采样两次，取第⼆次的值。
将切换通道后的第⼀次采样值丢掉。
程序修改后采样的值，好像正确了，每个通道的值都可以对应上。
也就是说ADC通道切换后，第⼀次采样值是上⼀个通道的值，如果需要采样当前通道值，就需要继续采样⼀次。
也就是说STM8S003单⽚机，在多通道采样时，采样通道⼩于等于3个以内时，通道切换中采样值不会延迟。
当同时采样通道⼤于3个时，通道切换中采样值会有延迟，需要将第⼀次采样到的值扔掉，第⼆次采样的值才可以使⽤。
信号波形测量
第29页
7.2 波形的数字测量
7.2.3 波形的处理（续）
1.波形的重构: 抽样
v (a)
t
v t
(b)
(c)
t
第30页
电子测量原理
7.2 波形的数字测量
7.2.3 波形的处理（续）
1.波形的重构: 插值/内插
(a)
(b)
(c)
第31页
第16页
7.2 波形的数字测量
电子测量原理
7.2.1 信号采集
+Ur
2．模数转换器
R
（1）并行比较式ADC u i
（flash ADC）
R
R -Ur
2 n 1 个比较器
+ 比较器
-
编
码
+
逻
-
辑
电
+
路
-
采样时钟
n
n MSB
n-1
输
n-1
出
寄
存
1
器 1 LSB
第17页
7.2 波形的数字测量
7.2.1 信号采集
第20页
7.2 波形的数字测量
7.2.1 信号采集(续)
电子测量原理
（1）实时采样 多ADC并行采样/时间交替采样
ADC0
ADC1 ADC0
ADC1ADC0
ADC1ADC0
输入 信号
ADC1 ADC1
ADC0
CLK0 t
ADC1
CLK1 t
第21页
7.2 波形的数字测量
7.2.1 信号采集(续)
第34页
7.2 波形的数字测量
STM32F0多路ADC采样中的BUG和解决方案
STM32F0多路ADC采样中的BUG和解决方案在STM32F0系列中，多路ADC采样时可能会出现一些问题，下面是一些常见的BUG以及对应的解决方案：1.ADC转换结果误差较大：-原因：ADC的转换精度受到参考电压和时钟精度的影响，以及输入信号的干扰等。
-解决方案：-确保参考电压稳定，可以使用稳压器等电压源。
-降低输入信号的干扰，可以使用滤波电路。
-选择合适的采样率和分辨率，根据实际需求调整。
-使用校准功能对ADC进行校准，可以提高转换精度。
2.ADC采样速度不稳定：-原因：在多通道ADC采样时，切换通道可能会引入额外的时间延迟，导致采样速度不稳定。
-解决方案：-配置ADC转换模式为扫描模式，使得ADC可以按照一定的顺序进行多通道采样。
-调整通道切换速度，可以通过增加延时或者降低采样速率来解决。
3.ADC采样结果不准确或者不稳定：-原因：在多路ADC采样时，可能存在模拟输入信号的串扰或者共模干扰，导致采样结果不准确或者不稳定。
-解决方案：-选择合适的参考电压和可靠的电源地，以减少参考电压的波动或者输入信号的干扰。
-适当延长采样时间，可以通过增加采样周期来提高稳定性。
-使用信号调制技术，如差分信号采样、抗共模干扰技术等。
4.ADC采样中断丢失：-原因：在多通道ADC采样时，如果不及时处理中断，可能会导致中断丢失。
-解决方案：-配置合适的优先级分组和中断优先级，以确保ADC中断能够得到及时处理。
-在中断处理函数中尽量减少处理时间，避免长时间占用CPU。
5.ADC采样时CPU占用率过高：-原因：在ADC连续转换模式中，如果没有合适的采样间隔，可能会导致CPU占用率过高。
-解决方案：-合理配置ADC的采样频率和采样间隔，根据实际需求进行调整。
-使用DMA传输数据，减少CPU的负载，提高系统的稳定性和响应速度。
以上是一些常见的STM32F0多路ADC采样中可能出现的BUG以及对应的解决方案，根据实际情况进行调试和优化，可以提高ADC的准确性和稳定性。
时间交织adc原理
时间交织adc原理时间交织ADC原理随着科技的不断发展，模拟与数字信号的转换已经成为现代电子设备中不可或缺的一部分。
其中，ADC（Analog-to-Digital Converter，模拟-数字转换器）起着至关重要的作用。
而时间交织ADC则是一种常用的高速ADC结构，它能够在保证转换质量的前提下实现更高的转换速度。
时间交织ADC的基本原理是将多个ADC通道的转换结果通过时序控制进行交织，从而将多个低速通道合并成一个高速通道。
这种方式能够在不增加单个ADC转换速度的情况下，提高整体的转换速度。
下面将从采样、时序控制和数据处理三个方面对时间交织ADC原理进行详细阐述。
采样是时间交织ADC的第一步。
在采样过程中，模拟信号会被离散化并转换为数字信号。
为了保证采样结果的准确性，时间交织ADC 通常会采用多个低速ADC通道进行并行采样。
这样一来，每个低速ADC通道只需要处理较低的转换速率，从而提高了采样的精度和稳定性。
时序控制是时间交织ADC的核心。
时序控制模块负责对多个ADC通道的采样结果进行交织处理，以实现高速转换。
在交织过程中，时序控制模块会根据预设的时序规则，按照特定的时间间隔依次选择并获取各个ADC通道的转换结果。
通过合理的时序控制，时间交织ADC可以将多个低速通道的采样结果按照一定的顺序组合起来，形成一个高速通道的输出。
数据处理是时间交织ADC的最后一步。
在时序控制模块完成采样和交织后，得到的高速输出信号需要进行进一步的数字处理。
这一步骤包括对数据进行滤波、校正和编码等操作，以确保最终输出的数字信号质量良好。
同时，数据处理模块还可以根据具体应用的需求，对采样结果进行降噪、压缩等处理，以提高系统的性能和效率。
时间交织ADC通过并行采样、时序控制和数据处理等步骤，实现了多个低速通道的高速转换。
它在保证转换质量的同时，提高了转换速度，广泛应用于高速数据采集、通信系统和雷达等领域。
随着科技的不断进步，时间交织ADC的性能和应用领域还将不断拓展，为现代电子设备的发展带来更多的可能性。
基于信号重构的并行ADC定时误差校准
基于信号重构的并行ADC定时误差校准
陈顺阳;张东坡;杨小牛
【期刊名称】《数据采集与处理》
【年(卷),期】2006(021)002
【摘要】多通道时间交叠式AD会引入定时误差,而这种定时误差会导致镜频杂散.本文基于非均匀采样信号的重构理论,提出了一种利用内插滤波器组对定时误差进行消除的方法.其设计思想是将时间交叠式AD问题转化为周期性重复的非均匀采样,并结合两通道并行ADC,给出了详细的内插滤波器设计方法.仿真实验结果表明,本文提出的算法对校准定时误差非常有效,并行AD输出的镜频信号得到很好的抑制.
【总页数】5页(P149-153)
【作者】陈顺阳;张东坡;杨小牛
【作者单位】中国电子科技集团第36研究所,嘉兴,314001;中国电子科技集团第36研究所,嘉兴,314001;中国电子科技集团第36研究所,嘉兴,314001
【正文语种】中文
【中图分类】TN957.52
【相关文献】
1.一种基于最小量化误差流水线ADC校准算法 [J], 牛胜普;唐鹤;李泽宇;陈科全;彭析竹;张波
2.基于滤波器组并行交替型ADC系统通道失配误差的分析 [J], 李玉生;安琪
3.基于PC软件的时间交织ADC误差校准 [J], 许川佩;王露生
4.一种基于流水线ADC的余量增益误差校准技术 [J], 杜知微;贾华宇;马珺;李灯熬
5.一种基于流水线ADC的余量增益误差校准技术 [J], 杜知微;贾华宇;马珺;李灯熬因版权原因，仅展示原文概要，查看原文内容请购买。
同步时间交替采样adc的结构和原理
同步时间交替采样adc的结构和原理
同步时间交替采样ADC（Time-Interleaved ADC）是一种高速ADC结构，其原理和结构如下：
1. 结构：
同步时间交替采样ADC由多个子ADC组成，每个子ADC 都具有相同的采样率和分辨率。
这些子ADC按照固定的时间间隔进行交替采样，以确保整个ADC系统的采样率得到提高。
为了确保各个子ADC之间的同步，需要使用一个精确的时钟信号对它们进行同步控制。
2. 原理：
在同步时间交替采样ADC中，输入信号被分成多个子信号，每个子信号都通过一个子ADC进行采样和量化。
由于各个子ADC按照固定的时间间隔进行交替采样，因此整个ADC系统的采样率得到了提高。
具体来说，如果有N 个子ADC，则整个ADC系统的采样率将是单个子ADC采样率的N倍。
在采样完成后，需要对各个子ADC的输出进行合并和处理，以得到最终的数字输出信号。
为了确保合并的准确性，需要使用一些校准和校正技术来消除各个子ADC之间的偏差和失配。
总之，同步时间交替采样ADC是一种高速、高分辨率的ADC结构，可以广泛应用于通信、雷达、音频和视频等领域。
并行采集系统通道失配误差测量及校正
Ｍ ｅ ｓ ｒ ｍ ｅ ｔａ ｄ Ｃａ ｉ ｒ ｔ ｎ ｏ ａ ｎ ｌ ｉｍ ａ ｃ ａ ｕ ｅ ｎ ｎ ｌ ａ ｉ ｆＣｈ ｎ ｅ ｓ ｔ ｈ ｂ ｏ Ｍ Ｅｒ ｏ ｓ。 ｅ Ｉ ｔ ｒ ｅ ｖ ｄＡＤＣ ｒ ｒ ｎ Ｔｉ ． ’ ａ ｅ ｌ Ｏ ｓｉ １ ｍ — ｎ ｅ ｌ ｌ ＩＡＵ ＝
数 字信 号 处理 技 术 的不 断 发展对 数 据采 集 系统 的速 度 和精度 提 出 了越 来 越 高 的要求 ，但 受 到现 有制 作 工艺 的限制 ，单片ＡＤＣ 难 同 时满足 高速 高精 度 的要 求 。在超 高速 数据 采集 系 统 中 ，在 精 度不 降 低 的要 求 很 下 ，并行 时 间交 替 （ｉ ｅＩｔ ｌａｅ） 样 结 构 】 提 高整 个采 集 系统 等 效采 样速 率 的有 效方 法 。多 通道 并 Ｔ ． ｅ ｅｖｄ采 ｍ ｎｒ 是 行 时间交 替采 集 系 统 前端 利 用 采 样速 率 ／ 的高精 度ＡＤＣ 行 并行 逐 次采 样 ，后 端 把采 样 得 到 的 进
Ａｂ ｔ ａ ｔ Ｔｈ ｉ ． ｔｒｅ ｖ ｄ ＡＤＣ ｓ ｕ ｔ ｒ Ｓｏ ｅ ｗａ ｏ ｉ ｃ ｅ ｓ ｈ ａ ｐ ｉ ｇ ｒ ｔ ． ｗｅ ｅ ， ｈ ｎ ｅ ｓｒ ｃ ｅｔ ｍｅ ｉ ｅ ｌ ａ ｅ ｎ ｔ ｃ ｕ ｅ ｉ ｎ ｙ ｔ ｒ ａ ｅ ｔ ｅ ｓ ｍ ｌ ａｅ Ｈｏ ｖ ｒ ｃ ａ ｎ ｌ ｒ ｎ ｎ ｍｉｍａ ｃ ｒｏ ｓＯ ｉ ｓ ｕ ｔ ｒ ｉ ｃ ｅ ｉ ｇ ｙ ｄ ｇ ａ ｅｔ ｅ ｐ ｒｏ ｍ ａ ｃ ｆ ｅ ｗｈ ｌ ｙ ｔ ｍ． ｏ ｉ ｒ ａ ｏ ． ｓ ｔｈ ｅ ｒ ｒ ｆｔ ｓ ｔ ｃ ｕ ｅ ｗ ｌ ｉ ｒ ａ ｎ ｌ ｅ ｒ ｄ ｅ ｆ ｒ ｎ ｅｏ ｏ ｅ ｓ ｓｅ Ｆ ｒｔ ｓ ｅ ｎ ｈ ｒ ｌｎ ｓ ｈ ｈ ｔ ｈ ｓ ａ ｄ ｇ ｔ ｓ ｉ ｎ ｌ Ｓｗｉ ｅｙ ｕ ｅ ｅ ａ ｕ ｉ ｇ ａ ｄ ｃ ｌ ｒ ｔ ｇ ｔ ｅ ｍｉｍａｃ ｒ ｏ ｓ Ｔ ｉ ｐ ｐ ｒ ｒ ｐ ｓ ｅ ｏ ｄ ｉ ｔ ｇ ａ ｄ ｌ ｓ ｄ ｗｈ ｎ ｍｅ ｒ ｎ ａ ｉ ａｉ ｓ ｔｈ ｅ ｒ ． ｈ ｓ ａ ｅ ｏ ｏ ｅａｍ ｔ ｄ ｎ ｅ ｓ ｉ ｓ ｎ ｂ ｎ ｈ ｐ ｈ ｗｈ ｃ ａ ｕ ｅ ｍ ｉ ａｃ ｅ ｔ ｏ ｔ ｅ ｎ ｅ ｆａ ｙ ｓ ｅ ｉｌ ａ ｉ ｒ ｔ ｎ ｓｇ ａ ｄ ｔ ｅ ｅ ｏ ｅ ｈ ｄ ｐ ｌ ａ ｉ ｎ ． ｉｈ ｍｅ ｒ ｓ ｔ ｈ ｓｗｉ ｕ ｅ ｄ ｏ ｎ ｐ ｃ ａ ｌ ａ ｉ ｉｎ ｌ ｓ ｍ ｈ ｈ ｔ ｃ ｂ ｏ ｎ ｈ ａ ｒ ｆ ｒ ａ ｗｉ ｅ ａ ｐ ｉ ｔ ｓ ｓ ｃ ｏ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多ADC并行交替采样与校正技术专题讨论
1.并行采样的优缺点
数据采集技术已广泛应用于地质勘探、医疗器械、雷达、通信、测控等技术领域，随着这些领域的发展，对数据采集系统的速度和精度提出了越来越高的要求。
但受器件本身的限制，单片ADC很难同时满足高速高精度的要求。
为了突破高速高精度的瓶颈，常用的方法是采用多片低速高精度的ADC并行时间交替采样，这种并行时间交替采样结构可以有效提高整个系统的采样率。
并行采样可以用多个相对低速和高精度的ACD完成同样精度但更高速的ADC功能，这可以减小对现有的ADC结构的依赖程度，可以满足更高的采样速率的需求，有利于进一步扩展，还有效的降低了数据采集系统的成本，毕竟有些高速优质的ADC 价格较为昂贵。
但是这种并行采样的方法同时也有很明显的缺点。
其中最大的缺点就是由于器件制造工艺的局限造成各通道间不可能完全一致，不可避免地会引入通道失配误差，通道之间的失配误差将会严重降低系统的动态性能，这将直接影响系统的分辨率，这一点也在很大程度上限制了这一技术的应用。
还有一点就是多片并行的方法在提高采样速率的同时也有一定的资源的浪费，是系统的结构更加的冗杂，不利于系统的小型化，简洁化。
2并行采样的误差来源
在实际应用中，由于通道电路制造工艺的局限以及每一片AD器件的性能不一致而造成的通道间不匹配引入的误差称作通道失配误差。
这类误差有时间与幅度的非均匀行引起，因此又叫非均匀误差。
其中主要包括各通道在采样时钟相位延迟不一致引起的时间误差；由于各通道ADC的基准电压不一致引起的偏置误差；以及由于各通道增益不一致引起的增益误差。
3误差对采样的性能的影响
这三种误差如果不加已校正会抑制采样后信号的无杂散动态范围，导致采样结果的频谱上的伪峰，减小系统的信纳比，降低系统的性能。
因此，为了提高采样系统的性能，需要对这些误差进行校正。
4误差校正的方法
根据误差来源以及并行采样的系统的特点分析，将误差校正的步骤分为两步，分别是误差估计和误差的修正。
首先说误差的估计。
失配误差的估计通过正弦波拟合法，该方法简单, 估算
精度非常高, 但需要较精准的正弦波信号。
采样一个标准正弦波, 并将各通道的结果抽取出来分别进行正弦波拟合, 得到各正弦波的频率、幅度、直流偏置和相位, 通过这些计算出三种失配误差的大小, 作为重构滤波器的生成参数。
然后是误差的修正，偏置误差的修正可以通过加设加法器或者减法器来进行修正，增益误差可以通过乘法器来修正，时间误差则采用基于混合滤波器组的方法。
由模拟分解滤波器组、均匀采样、量化、上采样器和数字合成滤波器组构成。
模拟分解滤波器对包含采样间隔误差的并行交替采AD行为建模, 数字合成滤波器组完成失配误差的修正。
误差和偏置误差的修正可以通过对采样数据简单乘加运算完成, 采样间隔误差修正采用基于混合滤波器组的方法,即可修复误差。
5多ADC并行交替采样的发展情况及存在问题
早期误差纠正采用的是前端电路修正，通过精心的布线来减小通道间失配误差的的影响，但是此方法的缺陷是不能跟踪环境的变化，当时间、温度和工艺改变后修正就会变得无效。
为了克服前端修正的缺陷，目前研究的较多的是后端处理的方法。
这样的方法不需要打断正常的ADC的运作，并且对用户来说是透明的，这方面出现了许多的理论研究文献。
目前国内关于失配误差的估算和修正也提出了一系列的方法，但是都没有涉及到带宽失配误差的校正。