计算机组成复习提纲

第一章计算机系统概述一、机器性能指标：1、机器字长（数据字长）：CPU能同时处理的数据位数。

→64位处理器机器字长= 数据通路宽度= 寄存器位数、ALU位数。

字长越长，数据表示范围越大，精度越高，运算速度越快。

为位存储字长：一个存储单元可存放的二进制代码位数。

（存储器按字节编址时，存储字长为一个字节；按字编址时，存储字长等于机器字长）指令字长：一条指令所具有的二进制代码位数。

（一般为字节的整数倍）（指令字长尽可能短，以节省存储空间和提高处理速度）字节（Byte）： 8 位（bit）二进制代码。

2、运算速度：常用单位时间内执行指令的平均条数来描述MIPS：每秒执行百万条指令数；CPI：执行一条指令所需的时钟周期数；吞吐率：每个时钟周期内执行的指令个数（CPI的倒数）；FLOPS：每秒浮点运算次数；MFLOPS：每秒浮点运算百万次数3、内存容量：（主存+cache）按字节编址存储容量= 存储字节数单位：字节（B）例如：64KB按字编址存储容量= 存储字数×存储字长单位：字（W）、位（b）例如：64K×32位→字的大小根据机器字长确定（32位机中，1字 = 4字节）第二章指令系统一、地址编码地址空间：对单元（通用寄存器、存储器、I/O设备）可以统一编址或者单独编址。

三地址空间（MIPS）、二地址空间（通用寄存器独立编址）、一地址空间、零地址空间（隐含编址方式 堆栈计算机）编址方式是指主存单元的地址编排方式。

编址方式决定了主存最小访问单位。

1、按字编址方式主存的最小编址单位是一个字，通常，存储字长=机器字长对主存数据的访问以字为单位，主存容量=存储字数×存储字长，单位为字（Word）或位（bit）eg. 128M×32位2、按字节编址方式主存的最小编址单位是一个字节，描述主存储容量时，以字节（B）为单位。

对主存数据既能以字节为单位访问，也能以字为单位访问，当按字节访问主存时，使用字节地址；当按字访问主存时，使用字地址（边界对齐）。

通常，机器字长是字节倍，字节地址是连续的，字地址是不连续的。

多个字节数据存放在一个字单元，有两种编址顺序：低字节低地址（小端方式Pentium4）、高字节低地址（大端方式）；也有存放边界问题：边界对齐、边界不对齐。

按字节编址的机器硬件都支持边界不对齐方式，为了保证程序执行速度，软件可以选择采用对齐（占用空间）或不对齐方式（运行速度变慢）。

二、操作类型1、数据传送指令2、数据运算指令算术运算指令、逻辑运算指令、移位指令、位操作指令3、程序控制指令无条件转移指令、条件转移指令、调用与返回指令、陷阱指令（中断）4、输人/输出（I/O）指令5、其它指令三、指令格式1、操作码指令操作类型操作数操作类型（变长(IA-32)、定长（MIPS））操作码扩展技术：当采用等长指令字格式，且多种地址码结构混合使用时，可利用地址码个数较少的指令空出的地址码字段，来增加操作码的位数。

2、地址码（位数取决于CPU结构）CPU结构（指令系统结构）：堆栈型、累加器型（固定一个register为AC）、通用寄存器结构（RR（MIPS）、RS（8086）：寄存器-存储器）三地址指令、二地址指令、一地址指令AC←（AC）OP（A）、零地址指令（操作数来自（送往）堆栈栈顶）四、寻址方式通过形式地址求有效地址所采用的算法就是寻址方式。

1、指令寻址（顺序、跳跃）2、数据寻址（1）基本寻址方式立即寻址（只适用于源操作数、立即数，位数少）、寄存器寻址（操作数在寄存器中，指令执行速度快）、存储器寻址(也可以用于跳跃执行的指令寻址）EA—段内偏移量直接寻址：指令地址字段直接给出操作数在存储器中的地址，寻址速度快，但寻址范围小（拼接，前四位是原PC，位数少（26位））间接寻址（一次间接和多次间接寻址）寄存器间接寻址（寄存器中存放的是操作数在主存单元的地址）偏移寻址（直接寻址和寄存器间接寻址的结合）EA=（Ri）+ A相对寻址：EA=（PC）+A 指令中只需要给出偏移量A变址寻址：变址寄存器Rx, EA =（Rx）+ A，Rx = (Rx) + delta (变址寄存器位数n，寻址范围：2的n次方)基址寻址：基址寄存器Rb, EA =（Rb）+ A（基址寻址常用来实现对用户程序的动态定位，而变址寻址常用于数组处理及串操作。

）段寻址（基址寻址特例）：段寄存器R EA = (R) * 16 + A堆栈寻址（2）复合寻址方式（两种以上寻址方式联合使用，称为复合寻址）第三章主存储器一、存储器按存储方式分类RAM、ROM、SAM、DAM、AM（CAM）二、存储器组成（存储体、寻址系统、读写系统、控制电路）、与CPU连接、性能指标（带宽、容量、速度）三、存储器地址译码线选法、重合法四、RAMSRAM（静态）（只要保持电源供电，数据就不改变）常用逻辑符号方框图表示方框内：标明芯片的型号、片容量、引端名等方框外：标明芯片的引脚线、信号名等（引端名是芯片引脚的逻辑定义，由厂家给出；信号名为引脚上所加信号的名称；两者不一定一样）逻辑引脚：SRAM通常有三类四种:数据线、地址线、控制线（读/写控制、片选控制）DRAM（动态）（MOS管+电容掉电刷新）破坏性读出再生刷新操作：不进行读/写操作时，DRAM 存储器的各单元虽然处于断路状态，但由于漏电的存在，保存在电容CS 上的电荷会慢慢地泄漏掉，必须定时予以补充（一般按行，相当于一次读操作（再生））DRAM能维持信息最长时间：刷新最大时间间隔，一般为2 ∼8ms1）集中式刷新2）分散式刷新3）异步式刷新为节省引脚，DRAM芯片通常无CS 引脚，此时片选功能由RAS 引脚兼任（即RAS信号与片选译码信号复用）。

DRAM芯片每增加一根地址引脚，相当于行、列地址各增加一位（共增加了两位地址）五、存储容量扩展位扩展特点：总字数=片字数字扩展特点：总字长=片字长SRAMDRAM（片选译码器输入需加非RAS 非REF， Ai（地址）线需分行、列两组经地址多路选择器分时）ROM（比SRAM少 -WE）第四章存储系统（地址映射数据一致性替换策略地址转换）1、存储系统及其层次结构2、辅存• 磁表面存储器主要技术指标、记录方式（6种）磁表面存储器的可靠性等性能不仅与磁介质及磁头等物理特性有关，也与磁记录方式（编码方式）有关。

归零制（RZ）（有自同步能力）不归零制（NRZ）（见变就翻）（无自同步能力）不归零1制（NRZ1）（见1就翻,可靠性比NRZ高）无自同步能力,不传播误码调相制（PM）（可靠性高，出错只限于本位）（有自同步能力）调频制（FM）写1电流频率是写0频率的2倍，“倍频制”（有自同步能力）改进调频制（MFM）记录密度可比FM提高一倍（有自同步能力）编码效率：位密度与磁化翻转次数之比。

编码效率高有利于提高记录密度。

FM、PM：一个位周期磁化翻转2次，则编码效率为50%。

MFM、NRZ、NRZ1：一个位周期磁化翻转1次，则编码效率为100%。

• 磁盘存储器地址格式、盘面上信息分布、存取特点、结构特点（了解）以可移动头固定盘片组结构为例，硬盘磁盘驱动器主轴系统旋转定位驱动系统磁头前后移动读写系统磁头及其选择、读写电路磁盘控制器主机与驱动器间接口系统、设备级接口，缓冲盘片组盘片，记录区磁道半径不同的同心圆圆柱面不同盘面的同一磁道扇区一个磁道上的一段弧线磁盘寻址的最小单位为扇区（记录块）而不是字节地址格式记录密度是指单位面积或单位长度上可以存储的二进制位数，通常使用道密度（沿着盘面径向上单位长度内的磁道数量，常用单位为tpi）和位密度（盘面磁道上单位长度所能记录的二进制位数）来衡量容量= 硬盘数×磁盘记录面数×磁道数×磁道容量= 硬盘数×磁盘记录面数×道密度×盘片有效半径×位密度×磁道的周长平均寻址时间=平均寻道时间+平均等待时间平均寻道时间：磁头到达目标数据所在磁道的平均时间。

平均等待时间：磁头到达目标磁道后，等待所要访问的扇区旋转至磁头下（上）方所需的平均时间。

（1/转速/2）rpm转数/分钟内部数据传输率=磁道容量×转速3、相联存储器：基本组成、读写方式（了解）4、Cache：地址映射、替换策略（了解）随机算法（RAND）先进先出算法（FIFO）最近最少使用算法（LRU）最不经常使用算法（LFU）Cache命中率越高，CPU访存速度越接近cache存取速度Sp（加速比）= Tm/Ta e(访问效率) = Tc/TaCache写操作及一致性：写直达法、写回法（简单写回法、采用标志位写回法）地址映射机制就是如何将主存的地址空间映射到cache的地址空间。

在执行程序时，应首先将主存地址变换成cache地址，即执行地址变换。

1、全相联映射主存的每一块可映象到cache的任意一块中。

（最灵活，cache利用率最高，成本最高）目录表主存地址分为：块号B和块内地址W Cache地址：块号b和块内地址w2、直接映射主存的每一块只与一个cache块有对应关系。

区表有行（区内块号总位数c）主存地址：区号E、区内块号B，块内地址W Cache地址：块号b和块内地址w3、组相联映射Cache先分成Q组，组再分成R块。

主存块与cache组间采用直接映象，主存块在对应的cache组内采用全相联映象。

块表（u区内组位数，v 组内块位数）主存地址：区号E，组号G，组内块号B和块内地址W Cache地址分为：组号g，组内块号b和块内地址w第五章总线与输入输出系统1、总线的基本概念（总线是连接计算机各部件间的公共数据通路与信息传输通路；输入输出（Input/Output）系统的作用是实现人与计算机之间的交互。

）总线片内总线系统总线数据总线（双向）地址总线（单向）控制总线（双向）通信总线计算机间或其它系统间（串行、并行）2、总线仲裁方式：分布式：不要求集中式：链式查询、、查询速度慢，对电路故障敏感，灵活性差计数器定时、、模块地址线、计数器优先级设置灵活，控制线数增加独立请求、、总线控制器中的并行排队逻辑响应速度快，硬件开销最大3、总线通信：同步、异步各部件的处理速度不同，所以需要进行时间上的协调，所采用的协调方式称为总线的定时方式或者通信方式。

申请分配阶段：主模块申请总线，控制器总线判优、分配总线控制权寻址阶段：主模块获得总线控制权，通过总线向从模块发地址，发读写命令，启动从模块工作传送阶段：主从模块间通过总线进行数据交换，交换方向由主模块发出的读写命令决定结束阶段：主模块撤除发在总线上的信号，让出总线使用权通信方式同步：控制简单，灵活性差总线周期越短，总线宽度越宽，总线数据传输率越高异步：（不半全互锁）控制复杂，效率高主从模块间要增加两条应答信号线半通同步插入等待时钟周期分散式：一个总线周期分为两个子周期（主模块发送自己地址期间会释放总线）总线的数据传输率=总线宽度/总线周期4、总线结构方式（单总线、多总线）、性能指标单总线：系统中使用唯一一条总线（包括数据总线，地址总线，控制总线）连接所有的部件和设备。