集成电路工艺chap3-4
第3章集成电路制造工艺
2019/11/25
6
集成电路设计原理
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
无锡上华（0.6/0.5 mCOS和4 mBiCMOS 工艺)
上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS
P N+ N- P+
P-Sub
2019/11/25
21
集成电路设计原理
1.1.1 工艺流程（续4） 光刻引线孔 清洁表面
P P+ N+ N- P+
P N+ N- P+
P-Sub
2019/11/25
22
集成电路设计原理
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P P+ N+ N- P+
集成电路设计原理
第一章 集成电路制造工艺
集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段， 也是集成电路设计的基础。
2019/11/25
1
集成电路设计原理
引言
1.无生产线集成电路设计技术
随着集成电路发展的过程，其发展的总趋 势是革新工艺、提高集成度和速度。
设计工作由有生产线集成电路设计到无生 产线集成电路设计的发展过程。
38
集成电路设计原理
1.2.1 主要工艺流程 8. N+ active注入（Nplus —Pplus反版） （ 硅栅自对准）
P-Sub
2019/11/25
39
集成电路设计原理
《集成电路工艺》课件
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
chap4离子注入工艺
移位原子降低损伤区载流子的迁移率，少子寿 命缩短，产生缺陷的能级，从而影响器件的性能。
38
三、损伤区的分布
轻离子，电子碰撞为主， 靶原子位移小，晶格损伤少
39
重离子，原子碰撞为主， 靶原子位移大，晶格损伤大
40
四、非晶层的形成
41
． §4.4 热退火
退火：将注入离子的硅片在一定温度和真空或 氮、氩等高纯气体的保护下，经过适当时间的 热处理，部分或全部消除硅片中的损伤，少数 载流子的寿命及迁移率也会不同程度的得到恢 复。 电激活杂质：使不在晶格位置上的离子运动到 晶格位置，以便具有电活性，产生自由载流子， 起到杂质的作用。 分为普通热退火、硼的退火特性、磷的退火特 性、扩散效应、快速退火（包括脉冲激光法、 扫描电子束、连续波激光、非相干宽带频光源 （如卤光灯、电弧灯、石墨加热器、红外设备 等）。
15
§4.1核碰撞和电子碰撞
LSS理论:注入离子在靶内的能量损失分 为两个彼此独立的过程: (1)核碰撞 (2)电子碰撞 总能量损失为它们的和。
16
核碰撞和电子碰撞:
17
18
（一）、核阻止本领
能量为E的一个注入离子，在单位密 度靶内运动单位长度时，损失给靶原子 核的能量。
19
32
(四）浅结的形成
浅结工艺是目前集成电路发展中最为关心的工 艺之一。 预先非晶化是一种实现浅结的比较理想的方法。 1.选择利用硅上介质层作为扩散源，作为扩散 源的硅化物工艺 2.不用离子注入机，利用辉光放电作为离子源 形成超浅结。离子能量可以极低，离子束流很 大不会出现发散效应。
集成电路的基本制造工艺教材
集成电路的基本制造工艺教材引言集成电路（Integrated Circuit, IC）是现代电子技术领域的重要组成部分。
它将大量的电子元器件集成在一个微小的芯片上，具有体积小、功耗低、集成度高和可靠性好等优势。
为了掌握集成电路的制造工艺，我们需要了解其基本概念、制造流程以及常见工艺参数，并掌握常用的工艺设备和材料。
本教材旨在介绍集成电路的基本制造工艺，包括工艺概述、晶体管制造、金属互连、表面处理和工艺参数等内容。
工艺概述什么是集成电路制造工艺集成电路制造工艺是指将集成电路从单晶硅片开始的各个制造工序，通过一系列的工艺操作和步骤，将电子元器件逐步形成在硅片上的过程。
它包括晶体管制造、金属互连、表面处理等工艺步骤。
工艺流程集成电路的制造工艺流程可以分为以下几个主要步骤：1.准备晶圆：选择合适的硅片作为晶圆，进行清洗、去氧化等处理。
2.生长氧化层：使用热氧化或化学气相沉积方法，在硅片表面生长一层氧化硅薄膜。
3.形成掩膜：使用光刻技术，在氧化层上涂覆光刻胶，然后通过曝光和显影将光刻胶形成所需的图案。
4.沉积材料：使用物理或化学方法，在开放的区域上沉积金属或半导体材料。
5.刻蚀材料：使用干法或湿法刻蚀技术，去除不需要的材料，形成所需的结构。
6.清洗和检测：清洗芯片表面，去除残留物，然后使用检测设备对芯片进行测试和验证。
7.封装和测试：将芯片封装成完整的芯片组件，并进行功率测试、功能测试等。
晶体管制造基本构造晶体管是集成电路中最基本的元器件之一，其制造过程包括以下几个步骤：1.掩膜制备：使用光刻技术将掩膜图案转移到硅片上。
2.掺杂：通过离子注入方法，在硅片上引入杂质，形成N型或P型区域。
3.扩散：将掺杂的杂质通过高温扩散到硅片中。
4.雕刻：使用刻蚀技术去除不需要的杂质，并形成晶体管的构造。
5.金属互连：通过金属层进行电极的连接。
工艺参数晶体管的制造工艺中有一些关键的参数需要注意，它们包括：•掺杂浓度：掺杂浓度决定了晶体管的导电性能，过高或过低的掺杂浓度都会导致器件性能的下降。
集成电路工艺技术讲座
集成电路工艺技术讲座引言集成电路（Integrated Circuit, IC）是现代电子技术领域中应用广泛的一种电子元器件。
它通过以硅（Silicon）为基材，采用一系列复杂的工艺流程将电子元器件集成在一块芯片上，实现了电路规模的高度集成及功能的丰富化。
本文将介绍集成电路工艺技术的基本概念、工艺流程及其应用。
一、集成电路工艺技术的基本概念1. 集成电路工艺集成电路工艺是指将电路、晶体管、电容等电子元器件以微米级别的尺寸加工、形成在硅基片上的技术过程。
通过集成电路工艺，可以将上千个电子元器件集成到一个微小的芯片上，极大地提高了电路的性能、可靠性和集成度，同时降低了成本。
2. VLSI技术Very Large Scale Integration（VLSI）技术是集成电路工艺技术的一种，指在集成电路芯片上集成数十万至数百万个晶体管及相关电子元器件的技术。
VLSI技术提供了更高的集成度，可以实现更复杂的电路功能。
3. 半导体材料集成电路工艺技术主要使用的半导体材料是硅（Si）和化合物半导体，如砷化镓（GaAs）、磷化物（InP）等。
其中，硅是应用最广泛的半导体材料，具有良好的电学、热学及光学性质。
二、集成电路工艺技术的主要流程集成电路工艺技术的主要流程包括晶圆制备、光刻、薄膜沉积、离子注入、电镀、退火、化学机械抛光、蚀刻、紧凑布线等步骤。
下面将详细介绍这些步骤的主要内容。
1. 晶圆制备晶圆制备是指将半导体材料制备成具有特定尺寸和质量的圆形硅基片。
制备晶圆的过程包括取样、切割、去杂、抛光等步骤。
晶圆的质量和尺寸对后续的工艺步骤和芯片性能有重要影响。
光刻是指使用光刻胶和掩膜将芯片上的线路图案转移到光刻胶上的过程。
光刻技术主要包括掩膜制备、光刻胶涂覆、曝光、显影等步骤。
3. 薄膜沉积薄膜沉积是指在晶圆表面沉积一层薄膜材料，用于制备金属导线、绝缘层等。
常用的薄膜沉积技术包括物理气相沉积（PVD）和化学气相沉积（CVD）等。
集成电路工艺简介
整理ppt
16
离子注入
离子注入是把具有一定能量的带电粒子掺入到硅等衬底中。典型的离 子能量是30~300keV，典型的注入剂量是1011~1016离子数/cm2。
离子注入的主要优点在于杂质掺入量可以更加精确控制并且重复性好， 以及加工温度比扩散工艺低。
控制离子束的可变狭缝
加速管
水平扫描器
磁分析器
垂直扫描器
• 绝缘体:不容易导电的物体，叫绝缘体。如： 玻璃，陶瓷，橡胶，塑料等。
• 半导体电导率介于金属与绝缘体之间的材料， 叫半导体。
整理ppt
5
2、半导体材料及其特性
• 纯度很高的半导体材料称为本征半导体，常温 下其电阻率很高，是电的不良导体。
• 半导体材料的导电性对某些微量杂质极敏感， 可以通过掺杂改变其导电性。
Si
SiO2
Si
氧化后
SiO2 Si
吸附 扩散
h
氧化膜刻蚀
整理ppt
Si
反应
热氧化膜生长时，并不是堆积在硅表 面，而且要“吃掉”部分硅。这是热 氧化工艺与CVD工艺的主要区别。
13
• 热氧化的基本装置
电阻加热器
氧化气
体O2或 H2O+携 带气体
熔凝石英舟
整理ppt
经过过滤的空气
硅片
至排气管 石英罩
• 杂质半导体靠导带电子导电的称N型半导体， 靠价带空穴导电的称P型半导体。
• N型半导体和P型半导体结合形成PN结。
整理ppt
6
2、半导体材料及其特性
• PN结具有单向导电性，若外加电压使电 流从P区流到N区，PN结呈低阻性，所以 电流大；反之是高阻性，电流小。
整理ppt
集成电路工艺
集成电路工艺1. 引言集成电路工艺是指在硅基片上进行多重工艺步骤，以形成集成电路器件。
集成电路工艺的发展对电子信息领域的技术进步起到了重要的推动作用。
本文将介绍集成电路工艺的基本概念、工艺步骤以及工艺流程。
2. 集成电路工艺的基本概念集成电路工艺是通过将不同的材料和化学物质沉积、刻蚀、蚀刻、掺杂等工艺步骤，使得硅基片上形成各种电子器件和互联线路的过程。
集成电路工艺的主要目标是实现器件的微缩化、高集成度和高性能。
3. 集成电路工艺步骤3.1 掺杂掺杂是指在硅基片上加入杂质，以改变硅基片的电性质。
通过掺杂可以形成n 型或p型的半导体材料。
常用的掺杂方法有离子注入和扩散两种。
3.2 脱膜脱膜是去掉硅基片表面的氧化层或者硝化层，使得表面光滑，并且便于后续工艺步骤的进行。
脱膜的方法有湿法脱膜和干法脱膜两种。
3.3 沉积沉积是指在硅基片表面沉积一层薄膜材料，如二氧化硅、氮化硅等。
沉积的目的是保护硅基片并形成器件的绝缘层或介质层。
常用的沉积方法有化学气相沉积和物理气相沉积。
3.4 电镀电镀是在硅基片上沉积一层金属薄膜，以形成电线或电极。
电镀可以通过化学方法或电化学方法来实现，常用的电镀材料有铜、铝等。
3.5 制备器件制备器件是集成电路工艺的核心步骤，通过光刻、曝光和蚀刻等工艺步骤，将沉积的薄膜材料加工成具有特定功能的电子器件，例如晶体管、电容器等。
4. 集成电路工艺流程集成电路工艺通常分为前端工艺和后端工艺。
4.1 前端工艺前端工艺是指制备器件的过程，主要包括掺杂、脱膜、沉积、电镀和制备器件等步骤。
前端工艺的目标是将材料沉积在硅基片上并形成各种电子器件。
4.2 后端工艺后端工艺是指完成整个芯片的组装和测试过程。
后端工艺主要包括封装、焊接和测试等步骤。
封装是将芯片封装到芯片包装容器中，以保护芯片并便于与其他元器件连接。
焊接是将芯片与线路板进行连接，形成完整的电子产品。
测试是通过特定的测试设备对芯片进行电性能和功能测试，以确保芯片符合设计要求。
集成电路工艺简介课件
随着制程技术的不断升级，制程成本也在不断攀升，需要寻 找更经济、更高效的制程方案。
制程良率挑战
缺陷控制
在集成电路制造中，缺陷控制是提高制程良率的关键，需要加强缺陷检测和分类，提高缺陷修复 效率。
工艺控制
工艺控制是提高制程良率的另一个关键因素，需要加强工艺参数的监控和控制，确保工艺的稳定 性和重复性。
。
02
光刻技术包括曝光、显影、去胶等步骤，其中 曝光是最核心的步骤。
04
光刻技术的分辨率和精度直接影响到集成电路的性 能和可靠性。
刻蚀技术
刻蚀技术是将硅片表面的材料去除或 刻入的过程，是实现电路图案转移的 关键步骤之一。
湿法刻蚀具有设备简单、操作方便等 优点，但各向同性刻蚀和侧壁腐蚀等 问题限制了其应用范围。
02
集成电路制造工艺流程
前段工艺流程
薄膜制备
通过物理或化学气相沉积等方法，在 硅片上形成一层或多层薄膜材料，如 氧化硅、氮化硅等。
刻蚀工艺
通过离子注入或扩散方法，将特定元 素引入硅片中，形成不同导电类型的 区域。
光刻工艺
通过光刻技术将设计好的电路图案转 移到光敏材料上，形成电路图形的掩 模版。
掺杂工艺
新设备的研发
新设备的研发是推动集成电路制造技 术发展的关键因素之一，如新型光刻 机、刻蚀机等。
05 案例分析
案例一：CMOS图像传感器制造工艺流程
衬底选择与准备
根据器件性能要求选择合适的衬底材料，并 进行表面处理，为后续工艺做准备。
掺杂与退火
为了调整材料性能，需要进行掺杂和退火处理。
薄膜沉积
在衬底上沉积所需厚度的薄膜，如光电转换层 、电极层等。
掺杂与注入技术可以分为扩散和注入 两种方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
这种生产纯SGS的工艺称为西门子工艺
16
4.2
半导体级硅
西门子工艺提纯的
材料有很高纯度： 99.9999999% (共9个9)； 没有按照希望的晶体 顺序排列原子，还不 能直接使用。
SiHCl3
纯Si电阻率 2.5×105 Ω.cm
31
2.5 单晶硅生长－掺杂
硅中电阻率和掺杂 浓度之间的关系
From S.M
半导体器件物理
32
2.5 单晶硅生长－区熔法
区熔法（Float Zone）晶体生长
卡盘 Chuck 多晶硅（硅）棒 rod
气体入口 Gas inlet (inert)
熔融区 Molten zone 可移动RF线圈 Traveling RF coil
22
4.3 晶体结构－多晶和单晶结构
多晶结构 Polycrystalline structure
单晶结构 Monocrystalline structure
单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特 性所要求的电学和机械性能。糟糕的晶体结构和缺陷会导 致微缺陷的形成，并将影响晶片制备
23
4.4 晶 向
区熔法（Float-Zone）
追求更大硅锭的原因
27
2.5
单晶硅生长－CZ法
CZ法 (Czochralski 切克劳斯基）
CZ法生长单晶硅把熔化的半导体级硅
液体变成有正确晶向并且被掺杂成n或 p型的固体硅锭； 85%以上的单晶硅是采用CZ法生长； 籽晶为所需晶向的单晶硅。 CZ法生长的硅锭
无源元件
集成电路电感结构
7
3.2
有源元件
集成电路二极管结构
8
3.2
有源元件
集成电路NPN双极晶体管结构
9
3.2
有源元件
集成电路MOS结构（包括PMOS和NMOS结构）
10
3.2
有源元件
集成电路MOS结构（包括PMOS和NMOS结构）
11
3.2
有源元件
集成电路MOS结构（包括PMOS和NMOS结构）
★ 位错 – 晶胞错位； ★ 在晶体生长和硅片制备过程的任意阶段发生：不 均匀的冷热过程、应力、表面的热氧化等引起。
43
2.6 晶体缺陷－层错
(a)
(b)
(c)
晶体滑移－Crystal Slip (Gross Defects)
晶体孪生平面 Crystal Twin Planes
44
2.6 晶体缺陷的影响
20
4.3
晶体结构－晶胞
Unit cell
3D结构的晶胞（Unit Cell in 3-D Structure）
21
4.3
晶体结构－晶胞
面心立方晶胞 Faced-centered Cubic (FCC) Unit Cell）
硅晶胞：FCC金刚石结构 Silicon Unit Cell: FCC Diamond Structure
Quartz crucible 石英坩锅 Carbon heating er
29
2.5 单晶硅生长－CZ单晶炉
直拉法目的：实现均匀掺杂和复 制籽晶结构，得到合适的硅锭直径，
限制杂质引入；
关键参数：拉伸速率和晶体旋转 速度。
(c) Frenkel缺陷 Frenkel defect
41
2.6 晶体缺陷－点缺陷
硅中的杂质
•
• • •
III族，受主杂质: 硼，铝等元素；
V族，施主杂质：磷，砷等元素； 集成电路中，主要是替位式固溶体； 外来原子造成晶格形变。 掺杂也是一种缺陷：填隙原子
42
2.6 晶体缺陷－位错
位错 Dislocations in Unit Cells
Notch and Laser Scribe
300mm 12吋
450mm 18吋
34
2.5 单晶硅生长－大直径硅锭
硅片尺寸和参数 Wafer Dimensions & Attributes
Diameter (mm) 150 200 300 400 Thickness (mm) 675 ±20 725 ±20 775 ±20 825 ±20 Area (cm2) 176.71 314.16 706.86 1256.64 Weight (grams/lbs) 28 / 0.06 53.08 / 0.12 127.64 / 0.28 241.56 / 0.53 Weight/25 Wafers (lbs) 1.5 3 7 13
37
2.6 硅片的晶体缺陷
38
2.6 晶体缺陷
三种典型的缺陷
点缺陷 – 原子层面的局部缺陷（Localized
crystal defect at the atomic level）；
位错 – 错位的晶胞（Displaced unit cells）； 层错 – 晶体结构的缺陷（Defects in crystal structure）。
目前晶圆主流为8英寸和12英寸 晶圆尺寸的更新换代一般都需要十年左右
35
2.5 单晶硅生长－大直径硅锭
232 die 300mm wafer 更大直径硅片，更多的芯片，单个芯片成本减少； 更大直径硅片，硅片边缘芯片减小，成品率提高； 提高设备的重复利用率 200mm硅片到300mm硅片，花费130～150亿美元。
Polishing
Packeting
47
2.7 硅片制备－整型处理
为研磨准备单晶锭 Preparing crystal ingot for grinding
去掉两端；
径向研磨 Diameter grind
径向研磨；
硅片定位边。
定位边研磨 Flat grind
硅锭径向研磨
48
2.7 硅片制备－整型处理
24
4.4
Z 1
晶
向
0
Z
1
Z
Y
Z
X
1
Y X (100) X (110)
Y X (111)
Y
晶面的弥勒指数 Miller Indices of Crystal Planes
25
4.5 单晶硅生长
26
4.5
单晶硅生长
CZ法 (Czochralski 切克劳斯基）
CZ 拉单晶炉 掺杂（Doping） 杂质控制（Impurity Control）
3
3.2
无源元件
SiO2 RN-epi N+-BL
集成电路电阻结构
R+ P+ P
VCC AL N+
P+
P-SUB
薄膜电阻结构
扩散电阻结构
寄生电阻结构
4
3.2
无源元件
N+
集成电路电容结构
SiO2 P+
AL N+ N-epi P-SUB
Al
P+
MOS电容结构
5
3.2
无源元件
集成电路电容结构
6
3.2
Polycrystalline silicon rod 多晶硅棒
SGS的西门子反应器
17
4.3 晶体结构
18
4.3
晶体结构
材料不仅有高纯度，必须是单晶材料。
晶体的原子排列（晶格）
19
4.3
晶体结构－非晶材料
非晶材料（不能使用）
非晶原子结构（Amorphous Atomic Structure）
300 mm Si crystal puller Photograph courtesy of Kayex Corp.,
30
2.5 单晶硅生长－掺杂
掺杂浓度术语 Dopant Concentration Nomenclature
Concentration (Atoms/cm3)
Dopant 五价 Pentavalent 三价 Trivalent < 1014 Material 1014 to 1016 1016 to 1019 Very Lightly Type Lightly Doped Doped Doped n p n-p-npn p >1019 Heavily Doped n+ p+
第三章 器件技术
微固学院
张金平
jinpingzhang@
1
3.1
引
言
集成电路分类
2
3.1
引
言
无源元件：用于传输电流，主要的无源器件： • 电阻 • 电容 • 电感
有源器件：用于控制电流方向，放大信号，并产生 复杂电路。主要的有源器件： • 二极管 • 双极晶体管 • MOS晶体管
RF
纯度高，含氧量低 晶圆直径小
籽晶 Seed crystal 惰性气体出口 Inert gas out 卡盘 Chuck
33
2.5 单晶硅生长－大直径硅锭
硅片尺寸的变化 规模经济学
2000年 1992年 1987年
1981年
1975年
2008年
1965 年
50mm 100mm 125mm 150mm 200mm 2吋 4吋 5吋 6吋 8吋
硅单晶片参数对电子器件的影响
材料参数
位错
层错 金属杂质 电阻率
对电子器件的影响
增加漏电流，降低少子寿命，影响双极增益
增加漏电流，造成击穿，降低栅氧化层质量 增加漏电流， 降低栅氧化层质量降低少子寿命， 影响双极增益 影响阈值电压，影响击穿电压