数字逻辑实验指导书

合集下载

数字逻辑实验指导书(multisim)(精)

实验一集成电路的逻辑功能测试一、实验目的1、掌握Multisim软件的使用方法。

2、掌握集成逻辑门的逻辑功能。

3、掌握集成与非门的测试方法。

二、实验原理TTL集成电路的输入端和输出端均为三极管结构,所以称作三极管、三极管逻辑电路(Transistor -Transistor Logic 简称TTL电路。

54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。

所不同的是54 系列比74 系列的工作温度范围更宽,电源允许的范围也更大。

74 系列的工作环境温度规定为0—700C,电源电压工作范围为5V±5%V,而54 系列工作环境温度规定为-55—±1250C,电源电压工作范围为5V±10%V。

54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同,就像54 系列和74 系列的区别那样。

在不同系列的TTL 器件中,只要器件型号的后几位数码一样,则它们的逻辑功能、外形尺寸、引脚排列就完全相同。

TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广,特别对我们进行实验论证,选用TTL 电路比较合适。

因此,本实训教材大多采用74LS(或74系列TTL 集成电路,它的电源电压工作范围为5V±5%V,逻辑高电平为“1”时≥2.4V,低电平为“0”时≤0.4V。

它们的逻辑表达式分别为:图1.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。

图1.1 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0,全1 则1”;或门的逻辑功能为“有1则1,全0 则0”;非门的逻辑功能为输出与输入相反;与非门的逻辑功能为“有0 则1,全1 则0”;或非门的逻辑功能为“有1 则0,全0 则1”;异或门的逻辑功能为“不同则1,相同则0”。

三、实验设备1、硬件:计算机2、软件:Multisim四、实验内容及实验步骤1、基本集成门逻辑电路测试 (1测试与门逻辑功能74LS08是四个2输入端与门集成电路(见附录1,请按下图搭建电路,再检测与门的逻辑功能,结果填入下表中。

《数字逻辑》实验指导书

《数字逻辑》实验指导书四、实验提示1．74LS73引脚11是GND，引脚4是VCC。

2．D触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发；3．在测试D触发器和J-K触发器时，注意CLK在按下之前和按下之后对输出Q/Q的影响。

五、实验报告要求1．根据实验内容1～4的结果作出各触发器的功能表；2．根据实验内容5的实验结果画出电路的数字波形图，并分析电路的工作原理。

5实验五计数器一、实验目的1．掌握异步计数器和同步计数器的工作原理；2．掌握集成同步十进制计数器74LSl62的功能和使用方法。

二、实验器件和设备1．双J-K触发器74LS73 2．同步4位BCD计数器74LS162 3．四2输人正与门74LS08 4．TDS-2数字电路实验系统三、实验内容1．图5-1为J-K触发器构成的3位异步二进制计数器。

输出Q2、Q1、Q0分别接LED指示灯，使用单脉冲做为计数时钟，测试计数器的功能，观测计数状态，并记录。

2片 1片 1片 1台图5-1 3位异步二进制计数器2．图5-2为J-K触发器构成的3位同步二进制计数器。

输出Q2、Q1、Q0分别接LED指示灯，使用单脉冲做为计数时钟，测试计数器的功能，观测计数状态，并记录。

图5-2 3位同步二进制计数器3．图5-3为集成4位同步十进制计数器74LSl62的应用图例，RCO、QD、QC、QB、QA分别LED指示灯，使用单脉冲做为计数时钟，测试计数器的功能，观测计数状态，并记录。

四、实验报告要求1．作出实验内容1和2的功能表，并画出在连续计数脉冲下Q2、Q1、Q0的波形图；2．根据实验3的结果画出在连续计数脉冲下RCO、Q2、Q1、Q0的波形图。

图5-3 4位同步十进制计数器6实验六集成计数器的应用一、实验目的1．掌握计数器74LSl62的功能和级连方法； 2．掌握任意模计数器的构成方法。

二、实验说明1．计数器器件是应用较广的器件之一。

它有很多型号，各自完成不同的功能，供不同的需要选用。

[工学]数字逻辑实验指导书

《数字逻辑实验指导书》实验一组合逻辑电路分析与设计一、实验目的：1、掌握PLD实验箱的结构和使用；2、学习QuartusⅡ软件的基本操作；3、掌握数字电路逻辑功能测试方法；4、掌握实验的基本过程和实验报告的编写。

二、原理说明：组合电路的特点是任何时刻的输出信号仅取决于该时刻的输入信号，而与信号作用前电路的状态无关。

(一)组合电路的分析步骤：（二）组合逻辑电路的设计步骤首先根据给定的实际问题进行逻辑抽象，确定输入、输出变量，并进行状态赋值，再根据给定的因果关系，列出逻辑真值表。

然后用公式法或卡诺图法化简逻辑函数式，以得到最简表达式。

最后根据给定的器件画出逻辑图。

三、实验内容(一)组合逻辑电路分析：1.写出函数式，画出真值表；2.在QuartusⅡ环境下用原理图输入方式画出原理图，并完成波形仿真；3.将电路设计下载到实验箱并进行功能验证，说明其逻辑功能。

（必做）(二)1. 设计一个路灯的控制电路，要求在四个不同的路口都能独立地控制路灯的亮灭。

(用异或门实现)画出真值表，写出函数式，画出实验逻辑电路图。

在Quartus Ⅱ环境下实现设计，完成对波形的仿真，并将设计下载到实验箱并进行功能验证。

（必做）要求：用四个按键开关作为四个输入变量；用一个LED 彩灯（发光二极管）来显示输出的状态，“灯亮”表示输出为“高电平”，“灯灭”表示输出为“低电平”。

2. 设计一个保密锁电路，保密锁上有三个键钮A 、B 、C 。

要求当三个键钮同时按下时，或A 、B 两个同时按下时，或按下A 、B 中的任一键钮时，锁就能被打开；而当不符合上列组合状态时，将使电铃发出报警响声。

试设计此电路，列出真值表，写出函数式，画出最简的实验电路。

(用最少的与非门实现)。

在Quartus Ⅱ环境下实现设计，完成对波形的仿真，并将设计下载到实验箱并进行功能验证。

（选做）(注：取A 、B 、C 三个键钮状态为输入变量，开锁信号和报警信号为输出变量，分别用F 1用F 2表示。

《数字逻辑》实验指导书

《数字逻辑》实验指导书计算机科学系硬件教研室二○一三年九月实验一基本逻辑门和逻辑电路一、实验目的1．掌握TTL与非门、或非门和异或门的输入与输出之间的逻辑关系；2．掌握组合逻辑电路的基本分析方法；3．熟悉TTL小规模数字集成电路的外型、引脚和使用方法；4．初步掌握“TDS-4数字系统综合实验平台”和常规实验仪器的使用方法。

二、实验器件和设备1．四2输入与非门74LS00 1片2．四2输入或非门74LS28 1片3．四2输入异或门74LS86 1片4．三态输出的四总线缓冲器74LS125 1片5．TDS-4数字系统综合实验平台1台6．万用表1个三、实验内容1．按图1.1测试与非门、或非门和异或门的输入和输出的逻辑关系；图1.1 基本逻辑门2．测试并分析下图1.2逻辑电路的功能。

图1.2 组合逻辑电路四、实验提示1．将被测器件插入实验台上的14芯插座中，器件的引脚7与实验台的“地(GND)”连接，引脚14与实验台的+5V连接；2．用实验台的电平开关输出作为被测器件的输入，拨动开关，则改变器件的输入电平；3．将被测器件的输出引脚与实验台上的电平指示灯连接，指示灯亮表示输出电平为1，指示灯灭表示输出电平为0；4．用万用表的电压档测量被测器件的输入引脚和输出引脚的电压值。

五、实验报告要求1．分别用真值表和电压值表的形式表示实验内容1的结果；2．用真值表的形式表示实验内容2的结果，写出电路的逻辑函数并分析其功能。

实验二译码器、编码器和数据选择器一、实验目的1．掌握译码器、编码器、数据选择器的逻辑功能和使用方法；2．掌握TTL中规模集成电路的应用方法。

二、实验器件和设备1．3-8线译码器74LSl38 1片2．8-3线优先编码器74LS148 1片3．双4选1数据选择器74LSl53 1片4．TDS-2数字电路实验系统1台5．万用表或逻辑笔1个三、实验内容1．测试3-8线译码器74LSl38的逻辑功能。

使能输入端G1、G2A、G2B和编码输入端C0、C1、C2分别接电平开关，译码输出端Y0～Y7分别接LED指示灯。

数字逻辑设计实验室指导书说明书

LAB BROCHUREDigital Logic Design Lab DEPARTMENT OF ELECTRICAL ENGINEERINGCONTENTS...................................................................................................................... Lab Venue 3............................................................................................. Lab Objectives & Courses 3 Lab Description & Experiments 4....................................................................................................................................................................................... Hardware Experiments 5 ....................................................................................................... Verilog Experiments 6 Lab Resources 7...............................................................................................................DLD Lab Venue: Computer Interfacing Lab First Floor, Electrical DepartmentLab VenueThe Digital Logic Design Lab (DLD Lab) is one of the most important and well equipped lab of the Department of Electrical Engineering at University of Engineering and Technology, Lahore. This lab is conducted at the Computer Interfacing Lab situated at the ﬁrst ﬂoor of the Electrical Engineering Department.Scope of the LabThe DLD Lab is for undergraduate coursework related to the course EE131. It is one of the core modules of B. Sc. Electrical Engineering therefore the lab has a signiﬁcant importance in the department.Related CoursesThis lab is designed such that thestudents get a hands on familiaritywith the concepts they come acrossin the course EE131 that is the DigitalSystems course. This is anundergraduate course which dealswith the basics of digital systemsdesign and is a core module of theB. Sc. Electrical Engineeringcoursework as it provides theprerequisites for advance courses indigital electronics. Because of thesigniﬁcance of this course the DLDLab has been carefully designed tomeet the course requirement.Brief Overview of the LabThe Lab is well equipped withboth hardware and software facilitiesrequired by the students to performthe necessary experiments designedfor this lab. Details of the labequipment has been discussed in aproceeding section.Experiments are designed insuch a way that the students becomewell aware of the concepts they learnin the theory sessions. A list ofexperiments that are conducted inthis lab has also been mentioned in aproceeding section.Experiments are related to bothdigital hardware and VerilogProgramming.Objectives & CoursesLab Description & ExperimentsLab DescriptionThe Experiments in the Lab have been divided into two major portions:•Hardware Labs•Hardware Description Language (Verilog) LabsHardware Labs have been designed to familiarize students with the Combinational Digital Logic Design and Sequential Digital Logic Design through the implementation of Digital Logic Circuits using ICs of basic logic gates and some simple digital logic circuits.HDL (Verilog) Labs havebeen designed tofamiliarize students with theHDL based Digital DesignFlow. These labs introducestudents with differentlevels of coding available inVerilog i.e. Gate level,Dataﬂow level andBehavioral level. Xilinx ISE7.1 tools have been used inthese labs. Finally, theskills learnt in the HDLlabs are employed toimplement some digitallogic circuits on Spartan-3FPGA, using Xilinx StarterKit Development Board.Expected OutcomesWith the help of the twothreads of the labmentioned above, studentswill have clearunderstanding of all thethree paradigms ofimplementation of digitallogic circuits:•Implementation usingICs for basic logic gatesand simple circuits•Implementationthrough the Developmentof Dedicated IC(ASIC)•Implementationthrough ReconﬁgurableLogic (i.e. FPGA)This makes studentsadept in basic conceptsinvolved in digital logicdesign. The lab contributesa lot to the basic learning ofdigital systems.This shows theindispensability of theDLD Lab.List of ExperimentsList of experiments isgiven on page 5 and 6. Asmentioned before the labhas two major portionstherefore there are two listsof experiments one relatedto the hardware labs andthe other related to thehardware descriptionlanguage (verilog) labs. Allthese experiments aremandatory and each lab isfollowed by speciallydesigned assignments.A Lab DemonstrationA Digital Chip (inside view)TITLE TOPICS1To Verify the Behavior of Logic Gates using Truth Table and Familiarization with Digital Integrated Circuits Basic Logic Gates, Truth Table, Integrated Circuits2Implementation of Boolean Function using Logic Gates and Introduction to Hierarchical Design of Digital Logic Circuits Boolean Functions,Boolean Algebra,Hierarchical Design of Digital Logic Circuits3Familiarization with the Different Portions of the Datasheet fora Digital IC and Using the Datasheet to Gather RelevantInformation to Utilize the IC as a Component in another DigitalLogic Circuit Datasheet of a Digital Logic IC, Hierarchical Design of Digital Logic Circuits4Implementation of 8 bit Binary Comparator using 4 bit Binary Comparators Binary Comparator,Hierarchical Design of Digital Logic Circuits5Implementation of 4bit into 3bit Binary Multiplier using 4bit Binary Adders Binary Multiplication,Hierarchical Design of Digital Logic Circuits6Implementation of BCD Adder using 4bit Binary Adders, 4 to 7 Segment Decoder and 2Digit 7 Segment Display BCD addition,Hierarchical Design of Digital Logic Circuits7Implementing a Full Adder using(a) Decoder(b) Multiplexer Implementation of Boolean function using Decoder,Implementation of Boolean function using Multiplexer8Flip Flops Different Types of Flip Flops9To study the fundamentals of basic counters and to construct various types of counters CountersHardware ExperimentsTITLE TOPICS1Introduction to HDL based Digital Design Methodology HDL based Digital Design Flow usingVerilog,Introduction to Outsourcing Business Model2Introduction to Basic Syntax of Verilog and Gate level Modelingthrough implementation of half adder at gate level and itssimulation using Xilinx ISE tools Basic Concepts of Verilog, Modules and Ports, Gatelevel coding in Verilog,3Introduction to the concepts of Instantiation and HierarchicalDesign in Verilog through the implementation of full adderusing the previously designed half adder modulesHierarchical Design in Verilog4Introduction to the Concept of Vectors and Introduction to Dataﬂow modeling through implementation of half adder andfull adder at dataﬂow level Vectors in Verilog,Dataﬂow level coding in Verilog5Consolidation of the concepts of Dataﬂow level modeling and Introduction to the concept of Synthesis by the CAD tool Dataﬂow level coding in Verilog, Logic Synthesis6Introduction to Behavioral modeling through implementation ofhalf adder and full adder at behavioral level.Behavioral level coding in Verilog7Introduction to if else statement and case statement inBehavioral modeling through implementation of Multiplexerif else and case statements in Verilog8Introduction to the Concepts of Sequential Circuit anda TestBench module (Stimulus Block)Sequential circuits in Verilog, Concept of Testbench module in Verilog9Behavioral Level Coding of Basic Sequential Circuits andConsolidation of the concepts of TestBench module (StimulusBlock)Sequential circuits in Verilog10Introduction to Field Programmable Gate Array(FPGA) and Steps involved in its Programming Need for Reconﬁgurable Logic, Xilinx ISE Tools for Programming the Xilinx FPGAsVerilog ExperimentsLab ResourcesHardware ResourcesThe lab is fully equipped with all the hardware required to conduct the above mentioned experiments. The hardware resources of the lab are:•Pentium-IV PCs (with MS WinXp OS)•Hardware trainers for logic circuit design and analysis•Electronic Chips of all digital gates•Spartan-III FPGA board kits•Power SuppliesThese resources allowthe students to have ahands on experience ofbasic digital logic designconcepts. This activitygreatly leverages what thestudents learn in the theorysessions.Software ResourcesThe lab also consists ofthe software resourcesrequired by the studentsnamely:•Veriwell•ModelSim•Xilinx IDE•MatlabSoftware resources areequally important ashardware resources are.These software resourcesare sufﬁcient for thestudents to performexperiments. Thesesoftwares provide thestudents with thenecessary platform to workon HDL that is the Verilog.These softwares are alsorequired to work with thesophisticated hardwareslike Spartan-III FPGAboards.The lab has all theresources whether relatedto hardware or software sothat the students becomeadept in the basic ﬁeld ofdigital electronics.Students areencouraged to use the labresources to performactivities andexperiments which helpthem strengthen theirconcepts.Lab StaffLike other labs of thedepartment there is atrained and able staffconsisting of skilled labtechnicians that take careof the lab equipment.They also guidestudents about handlingthe lab equipment and theprecautionary measuresrequired for the studentswhile working in the lab.A Digital Circuit BoardA SimulationDIGITAL LOGIC DESIGN LAB1st Floor, Department of Electrical Engineering UNIVERSITY OF ENGINEERING & TECHNOLOGY, LAHORE-54890, PAKISTAN..pkurl:Ph: + 92 42 9029229, Fax: + 92 42 9250224Computer Interfacing Lab。

数字逻辑实验指导书

照附录熟识各管脚的功能。
（一）测试门电路逻辑功能
测量以上四种门的逻辑功能，输入接高低电平开关，输出接高低电平指示灯。列出
真值表，并填入测试结果，写出逻辑表达式。
（二）实现其它逻辑门的功能
1、按图 1－1 和图 1－2 组成逻辑电路。测试输出与输入的逻辑关系并列出真值
表。填写实验结果。写出表达式。
1
数字逻辑实验指导书
可见这些触发器的动作时间各异。计数器由 RD 输入负脉冲置零后，计数脉冲从 CP 端
输入，第一个计数脉冲输入后，计数器状态均为 Q4Q3Q2Q1 = 0001，随着计数脉冲的继续输入，计数器的状态根据二进制码顺序依次递增，第十五个脉冲输入后，计数器状态
为 1111。第十六个脉冲输入后，计数器恢复起始状态 0000，并在 RD 端送出一个进位脉
（1）QA、QB、QC、QD 四个输出端分别接发光管二极管显示，CP 端接连续脉冲或单脉冲。
（2）在 CP 端接连续脉冲，观察 CP、QA、QB、QC、QD 的波形。（3）画出 CP、QA、QB、QC、QD 的波形。
图 3-3 异步二 — 十进制加法计数器
六、实验报告 1、画出实验内容要求的波形及记录表格。 2、总结时序电路特点。
9
数字逻辑实验指导书
实验四电子秒表的电路实现
一、实验目的
1、学习数字电路中基本 RS 触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验设备及器件
1、＋5V 直流电源 3、数字万用表 5、单次脉冲源 7、逻辑电平开关 9、译码显示器
2、双踪示波器 4、数字频率计 6、连续脉冲源 8、逻辑电平显示器 10、74LS00×2 555×1 74LS90×3

数字逻辑专题实验指导书

目录第1章数字逻辑电路实验基础知识 (1)1.1 实验的基本过程 (1)1.1.1 实验预习 (1)1.1.2 实验数据记录 (1)1.2.3 实验报告 (2)1.2 实验操作规范和常见故障检查方法 (3)1.2.1 实验基本操作规程 (3)1.2.2 电路连接操作 (4)1.2.3 故障检查方法 (5)1.3 常用数字集成芯片的参数与主要性能 (6)1.3.1 集成电路的型号命名法 (6)1.3.2 数字集成电路的分类 (6)1.3.3 数字集成电路特点及使用须知 (9)1.4 数字逻辑电路的测试方法 (11)1.4.1组合逻辑电路的测试 (11)1.4.2时序逻辑电路的测试 (11)第2章数字逻辑实验基本技能 (12)2.1 实验基本目标要求 (12)2.2 实验技能基本要求 (12)2.3 实验内容基本要求 (14)第3章数字逻辑电路基本实验 (16)实验一：EDA软件QuartusII的使用 (16)实验二：实验仪器的使用及元器件测试 (16)实验三：组合电路险象观察与排除 (17)实验四：简单逻辑电路功能分析与变换 (18)实验五：运算器电路分析与设计 (18)实验六：状态监测电路设计 (19)实验七：符合判别电路设计 (20)实验八：多数表决器设计 (22)实验九：译码器测试实验 (22)实验十：数据选择器测试实验 (24)实验十一：逻辑函数发生器设计 (25)实验十二：二进制码∕BCD码变换器设计 (26)实验十三：格雷码变换器设计 (27)实验十四：BCD码加法器设计 (27)实验十五：触发器功能测试 (28)实验十六：四相时钟分配器设计 (29)实验十七：四位二进制计数器功能测试 (31)实验十八：异步十进制计数器设计 (32)实验十九：集成计数器测试实验 (33)实验二十：集成计数器应用设计 (34)实验二十一：数码显示电路实验 (35)第4章数字逻辑综合设计实验 (37)设计项目一：数字时钟设计 (37)设计项目二：出租车计价器设计 (40)设计项目三：交通灯控制器设计 (50)设计项目四：电子密码锁设计 (55)设计项目五：智力竞赛抢答器设计 (59)其他参考选择题目 (64)。

数字逻辑实验指导书

《数字电路》实验指导书×××编写适用专业：电类专业运算机专业巢湖学院物理与电子科学技术系2020年1月巢湖学院实验教学中心制前言本书是数字逻辑及数字电子技术的实验教材，在必然理论基础指导下，注重实验方式和实验技术能力的培育。

更注重学生主观能动性的发挥，尽可能不用固定的实验方式去限制学生的思维，因此本书的指导思想是用有限的内容、开放性的实验方式取得尽可能多的收成。

本书包括逻辑电平和门电路，组合逻辑电路，触发器，时序逻辑电路，脉冲单元电路，存储器，A/D和D/A转换电路的实验等内容。

每一个实验大体都代表数字电路的一个知识点或几个部份内容的综合应用，并以小结的形式给出了较充分的专题实验，各专题实验的内容和现行数字电路课堂教学的内容大体对应，可是完全采纳了实验的研究方式；在实验进程中，教师能够依如实验时刻确信必做和选做项，学生能够在完成必做项的基础上，尽可能地多做一些内容，让能力强的学生取得更多的锻炼，关于实验方式不做过量的限制，给学生更多的思维空间，调动学生自主试探的踊跃性，每一个实验都有预习要求和相应的试探问题要回答，这些内容都是学生实验报告上必需回答的，是通过实验以后，反映学生理论和实践的一个提高。

咱们依照数字电路本身的课程体系来安排实验教学的内容，希望学生通过实验教学，既能提高自己的观看能力、思维能力、工程实践能力和设计创新能力，同时又能够对整个数字电路课程体系有深切透彻的明白得。

学生实验报告大体内容要求每门课程的所有实验项目的报告必需以课程为单位装订成册，原那么上利用此刻各系执行“实验报告”。

实验报告应事前预备好，用来做预习报告、实验记录和实验报告，要求这三个进程在一个实验报告中完成。

1．实验预习在实验前每位同窗都需要对本次实验进行认真的预习，并写好预习报告，在预习报告中要写出实验目的、要求，需要用到的仪器设备、物品资料和简要的实验步骤，形成一个操作提纲。

对实验中的平安注意事项及可能显现的现象等做到心中有数，但这些不要求写在预习报告中。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

《数字逻辑实验》指导书
实验一Maxplus软件的基本操作
一、实验目的
1、熟悉Maxplus软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计）
2、熟悉VHDL语言，用VHDL语言写简单的程序
3、熟悉组合逻辑设计的一般方法
4、用VHDL语言设计一个异或门
二、实验原理
异或门是一种用途广泛的门电路。

典型应用都是作为加法器的单元电路。

异或门是2输入门，如果恰好输入之一为1，则输出为1.换句话说，如果两个输入是不同的，则异或门产生1输出。

即输入相同则输出为1，输入相异则输出为1。

逻辑表达式：
X ⊕Y = X’·Y + X ·Y’
三、实验内容
用VHDL语言设计一个异或门，当输入端同时输入0或1时，异或门产生1输出，否则，产生0输出。

运用Maxplus软件，仿真异或门的波形图。

四、实验步骤
1、画出真值表
2、根据真值表编写程序；
3、进行仿真（仿真波形）；
五、实验解答
2、异或门源代码
异或门：
******************************************************************** LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY xor2 IS
PORT(
a,b: IN STD_LOGIC;
c : OUT STD_LOGIC);
END ENTITY xor2;
ARCHITECTURE bhv OF xor2 IS
BEGIN
c<=a XOR b;
END ARCHITECTURE bhv;
3、波形仿真
六、实验总结
1、保存时，文件名一定要与实体名相同。

2、在仿真波形图之前一定要保存，并重新进行编译。

3、在programmer之前要再一次编译，否则出现的是前一个的结果。

4、在options里取消snap to grid，可以随意画波形图。

实验二基本门电路仿真实验一、实验目的
用逻辑图和VHDL语言设计一个与非门
二、实验原理
1、与非门逻辑表达式：
Y=
三、实验内容
用VHDL语言设计与非门，运用Maxplus软件仿真其波形图。

四、实验步骤
1、画出真值表
2、根据真值表编写程序；
3、进行仿真（仿真波形）；
五、实验解答
1、真值表
（学生填写）
2、VHDL源代码
同或门：
******************************************************************** （学生填写）
3、波形仿真
（学生填写）
六、实验总结
（学生填写）
实验三加法器仿真实验
一、实验目的
用VHDL语言设计一个2位二进制加法器
二、实验原理
加法器逻辑表达式：
S i=A i⊕B i
Ci= A i B i
三、实验内容
用VHDL语言设计一个2位二进制加法器，运用Maxplus软件仿真其波形图。

四、实验步骤
1、画出真值表
2、根据真值表编写程序；
3、进行仿真（仿真波形）；
五、实验解答
1、真值表
（学生填写）
2、VHDL源代码
加法器：
********************************************************************
（学生填写）
3、波形仿真
（学生填写）
六、实验总结
（学生填写）
实验四数据比较器仿真实验
一、实验目的
用VHDL语言设计一个4位二进制数据比较器
二、实验原理
4位二进制数据比较器逻辑表达式：
L=L3+G3L2+G3G2L1+G3G2G1L0
G= G3G2G1G0
M=
三、实验内容
用VHDL语言设计一个4位二进制数据比较器，运用Maxplus软件仿真其波形图。

四、实验步骤
1、画出真值表
2、根据真值表编写程序；
3、进行仿真（仿真波形）；
五、实验解答
1、真值表
（学生填写）
2、VHDL源代码
******************************************************************** （学生填写）
3、波形仿真
（学生填写）
六、实验总结
（学生填写）
实验五编码器仿真实验
一、实验目的
用VHDL语言设计一个8-3优先编码器
二、实验原理
8-3编码器逻辑表达式：
Y2=I7+I6+I5+I4
Y1=I7+I6+I5 I4I3+I5 I4 I2
Y0=I7+I6I5+I6 I4 I3+I5 I4 I2I1
三、实验内容
用VHDL语言设计一个8-3优先编码器，运用Maxplus软件仿真其波形图。

四、实验步骤
1、画出真值表
2、根据真值表编写程序；
3、进行仿真（仿真波形）；
1、真值表
（学生填写）
2、VHDL源代码
******************************************************************** （学生填写）
3、波形仿真
（学生填写）
六、实验总结
（学生填写）
实验六译码器仿真实验
一、实验目的
用VHDL语言设计一个3-8译码器
二、实验原理
3-8译码器逻辑表达式：
Y0=A2 A1 A0
Y1=A2 A1 A0
Y2=A2 A1 A0
Y3=A2A1A0
Y4=A2 A1 A0
Y5=A2 A1A0
Y6=A2A1 A0
Y7=A2A1 A0
三、实验内容
用VHDL语言设计一个3-8译码器，运用Maxplus软件仿真其波形图。

1、画出真值表
2、根据真值表编写程序；
3、进行仿真（仿真波形）；
五、实验解答
1、真值表
（学生填写）
2、VHDL源代码
******************************************************************** （学生填写）
3、波形仿真
（学生填写）
六、实验总结
（学生填写）
实验七数据选择器仿真实验
一、实验目的
用VHDL语言设计一个4选1数据选择器
二、实验原理
3-8译码器逻辑表达式：
Y=D0A1 A0+D1A1A0+D2A 1A0+D3A 1A0
三、实验内容
用VHDL语言设计一个4选1数据选择器，运用Maxplus软件仿真其波形图。

四、实验步骤
1、画出真值表
2、根据真值表编写程序；
3、进行仿真（仿真波形）；
五、实验解答
1、真值表
（学生填写）
2、VHDL源代码
******************************************************************** （学生填写）
3、波形仿真
（学生填写）
六、实验总结
（学生填写）
实验八触发器仿真实验
一、实验目的
用VHDL语言设计一个边沿JK触发器
二、实验原理
3-8译码器逻辑表达式：
Q n+1=J Q n+KQ n
三、实验内容
用VHDL语言设计一个边沿JK触发器，运用Maxplus软件仿真其波形图。