32位浮点数开平方设计仿真实验报告

32位浮点数开平方设计仿真实验报告名字：李磊学号：10045116 班级：10042211
32位浮点数的IEEE-754格式
单精度格式
IEEE．754标准规定了单精度浮点数共32位，由三部分组成：23位尾数f，8位偏置指数e，1位符号位s。

将这三部分由低到高连续存放在一个32位的字里，对其进行编码。

其中[22：0]位包含23位的尾数f；[30：23]位包含8位指数e；第31位包含符号s
{s[31],e[30:23],f[22:0]}
其中偏置指数为实际指数+偏置量，单精度浮点数的偏置量为128，双精度浮点数的偏置量为1024。

规格化的数：由符号位，偏置指数，尾数组成，实际值为1.f乘2的E-128次方
非规格化的数：由符号位，非偏置指数，尾数组成，实际值为0.f乘2的E次方
特殊的数：0（全为零），+无穷大（指数全为1，尾数为0，符号位为0），-无穷大（指数
全为1，尾数为0，符号位为1），NAN（指数全为1，尾数为不全为0）
浮点数开方器设计：
设计思路：
1.前端处理：
2.指数奇偶判断
3.指数开方
4.尾数开方
5.后端处理
设计全文：
module flowsqr(en,a,sqr_a,ost,clk);
input en,clk,a;
output sqr_a,ost;
wire en,ost,clk;
wire[31:0] a;
reg[31:0] sqr_a;
reg[47:0] am;
reg[24:0] sqr_am,sqr_am2;
reg[7:0] ae,sqr_ae;
reg[3:0] state;
parameter start=4'b0000,
judge_ae=4'b0010,
ae_right_move=4'b0011,
sqr_e=4'b0100,
num_std=4'b0110,
over=4'b0111,
sqr_m1=4'b0101,
sqr_m2=4'b1000,
sqr_m3=4'b1001,
sqr_m4=4'b1010,
sqr_m5=4'b1011;
always@(posedge clk)
begin
if(en)
begin
case(state)
start: //前端处理，分离指数和尾数，同时还原尾数:
begin
if(a[31]==0)
begin
am <= {1'b0,1'b1,a[22:0],23'b0};
ae <= a[30:23];
sqr_am <= {1'b0,1'b1,a[22:0]};
state <= judge_ae;
end
else
state <= over;
end
judge_ae: // 指数数奇偶判断
begin
if(ae[0]==0)
state <= sqr_e;
else
state <= ae_right_move;
end
ae_right_move: // 指数处理
begin
am <= {1'b0,am[47:1]};
sqr_am <={1'b0,sqr_am[24:1]};
ae <= ae+1;
state <= sqr_e;
end
sqr_e: //指数开方
begin
sqr_ae[7] <= ae[7];
sqr_ae[6:0]<= {1'b0,ae[6:1]};
state <= sqr_m1;
end
sqr_m1: //尾数开方，运用牛顿迭代法begin
sqr_am2 <= am/sqr_am;
state <= sqr_m2;
end
sqr_m2:
begin
if(sqr_am2>sqr_am)
begin
sqr_am2 <= sqr_am2-sqr_am;
end
else
begin
sqr_am2[23:0] <= sqr_am[23:0]-sqr_am2[23:0];
sqr_am2[24] <=1'b1;
end
state <= sqr_m3;
end
sqr_m3:
begin
sqr_am2[23:0] <= {1'b0,sqr_am2[23:1]};
state <= sqr_m4;
end
sqr_m4:
begin
if(sqr_am2[24]==0)
begin
sqr_am2=sqr_am+sqr_am2;
end
else
begin
sqr_am2[23:0]=sqr_am[23:0]-sqr_am2[23:0];
sqr_am2[24]=1'b0;
end
state <= sqr_m5;
end
sqr_m5:
begin
if(sqr_am[24:1]==sqr_am2[24:1])
begin
state <= num_std;
end
else
begin
sqr_am <= sqr_am2;
state <= sqr_m1;
end
end
num_std: //尾数规格化处理
begin
if(sqr_am[23]==0)
begin
sqr_am[23:0] <= {sqr_am[22:0],1'b0};
sqr_ae <= sqr_ae-1;
state <= num_std;
end
else
state <= over;
end
over:
begin
state <= start;
end
default:
begin
state <= start;
end
endcase
end
end
assign ost = (state == over) ? 1 : 0; //后端处理，输出规格化浮点数always@(posedge ost)
begin
sqr_a <= {1'b0,sqr_ae[7:0],sqr_am[22:0]};
end
endmodule
结果仿真
被开方数为8.25，结果约为2.87228，验证成功。