微电子技术综合实践 P阱CMOS芯片制作工艺设计
cmos工艺流程
cmos工艺流程cmos工艺流程如下：1、初始清洗将晶圆放入清洗槽中，利用化学或物理方法将在晶圆表面的尘粒或杂质去除，防止这些杂质尘粒对后续制造工艺造成影响。
2、前置氧化利用热氧化法生长一层二氧化硅（Si02）薄膜，目的是为了降低后续生长氮化硅（Si3N4）薄膜工艺中的应力。
氮化硅具有很强的应力，会影响晶圆表面的结构，因此要在这一层Si3N4及硅晶圆之间生长一层Si02薄膜，以此来减缓氧化硅与硅晶圆间的应力。
3、淀积Si3N4利用低压化学气相沉积（LPCVD）技术，沉积一层Si3N4，用来作为离子注入的掩模板，同时在后续工艺中定义p阱的区域。
4、p阱的形成将光刻胶涂在晶圆上后，利用光刻技术，将所要形成的p型阱区的图形定义出来，即将所要定义的p型阱区的光刻胶去除。
5、去除Si3N4利用干法刻蚀的方法将晶圆表面的Si3N4去除。
6、p阱离子注入利用离子注入技术，将棚打入晶圆中，形成P阱，接着利用无机榕液（硫酸）或干式臭氧烧除法将光刻胶去除。
7、p阱退火及氧化层的形成将晶圆放入炉管中进行高温处理，以达到硅晶圆退火的目的，并顺便形成层n阱的离子注入掩模层，以阻止后续步骤中（n阱离子注入）n型掺杂离子被打入p阱内。
8、去除Si3N4利用热磷酸湿式蚀刻方法将晶圆表面的Si3N4去除掉。
9、n阱离子注入利用离子注入技术，将磷打入晶圆中，形成n阱。
而在p阱的表面上，由于有一层Si02膜保护，所以磷元素不会打入p阱中。
10、n阱退火离子注入后，会严重破坏硅晶圆晶格的完整性。
所以掺杂离子注入后的晶圆必须经过适当的处理以回复原始的晶格排列。
退火就是利用热能来消除晶圆中晶格缺陷和内应力，以恢复晶格的完整性，同时使注入的掺杂原子扩散到硅原子的替代位置，使掺杂元素产生电特性。
11、去除Si02利用湿法刻蚀方法去除晶圆表面的Si02。
12、前置氧化利用热氧化法在晶圆上形成一层薄的氧化层，以减轻后续Si3N4沉积工艺所产生的应力。
CMOS的制造流程
CMOS的制造流程CMOS（互补金属氧化物半导体）是一种常用的集成电路制造工艺，它具有低功耗、高集成度和可靠性较高等优点。
下面将详细介绍CMOS的制造工艺流程。
1.基片制备：首先需要选择合适的硅基片作为电路的基底。
硅基片需要经过一系列的加工工艺，例如清洗、去除表面氧化层和掺杂等，以便在其表面形成电路。
2.硅基片的氧化：将清洗后的硅基片放入氧化炉中，在高温下与氧气反应，使硅基片表面氧化形成一层二氧化硅（SiO2）薄膜。
薄膜厚度通常在几百埃（1埃=10^-10米）到几千埃之间。
3.光刻：光刻是制造CMOS电路中最关键的步骤之一、首先，在氧化层上涂覆光刻胶，然后将掩膜（即模具）放在光刻机上，通过紫外光对光刻胶进行曝光，使光刻胶在掩膜上形成所需的图形。
4.蚀刻：使用化学蚀刻技术，将暴露在掩膜下的部分二氧化硅进行腐蚀。
蚀刻方式通常有湿法蚀刻和干法蚀刻两种选择。
5.掺杂：为了形成PN结构的晶体管，需要将掺杂物引入硅基片中。
掺杂一般分为两步进行，首先进行扩散，将掺杂物（如磷或硼）混入氧化层下方的硅基片中，然后进行烘焙，使掺杂物在硅基片中扩散和活化。
6.浸蚀：浸蚀是为了去除光刻胶和二氧化硅的残留物，通常使用浸入酸性或碱性溶液中的技术。
7.金属化：为了连接不同电路、减小电阻和形成电路的引脚，需要在硅基片上沉积一层金属薄膜。
8.绝缘层制备：在金属覆盖层上沉积一层绝缘性氧化层，作为绝缘层，以防止不同电路之间的电互连和杂散电流。
9.上下管连接：通过开孔技术，将绝缘层上的金属层暴露出来，并用金属填充孔洞以连接不同层次的电路。
10.封装：最后一步是封装，将芯片固定在塑料或陶瓷封装中，并通过引脚与外部电路进行连接。
以上就是CMOS制造工艺的大致流程。
当然，CMOS的制造工艺流程非常复杂，其中涉及到很多细节和步骤，同时每一步也有很多不同的变种和改进。
由于篇幅有限，上述只是对CMOS的制造工艺流程进行了简要介绍。
对于深入了解CMOS制造工艺的读者来说，建议详细学习相关的专业资料或参考相关的科学论文。
P阱CMOS芯片制作工艺设计资料
NMOS管参数设计与计算
•由
BV GS 25V
得
E t BV
OX ox
GS
tox 25/ EOX 417A0
从而有：
COX OX / tox
3.9 8.851014 / 4.17 106
8.28108 F / cm
XUT School of sciences
NMOS管参数设计与计算
•饱和电流： IDSat WunCox VGS VT 2 / 2L 1mA
W / L 2103 /(6008.28108 32 ) 4.47
•跨导：
g m WunCOX (VGS VT ) / L 2ms W / L 2103 /(3 6008.28108 ) 13.4
•于是取：W/L 13.4
XUT School of sciences
NMOS管参数设计与计算 •由截止频率： fmax un (VGS VT ) / 2L2 3GH Z
知：L 3.1um
由 BVDS 35V 和经验公式：BVDS 60(Eg /1.1)3/2(NB /1016)3/4
知： N A 2.13 1016 cm3
知：N D 2.13 1016 cm3
XUT School of sciences
PMOS管参数设计与计算
•又因为阈值电压： VTp QSD / Cox QSS / Cox 2fn ms
•其中： QSD qND XdT XdT (4fn / NDq)1/2
fn KTIn (ND / ni ) / q
P阱CMOS芯片制作工艺设计
制作：韩光、黄云龙、 黄文韬
设计任务
P阱 CMOS芯 片制作工
CMOS集成电路制造工艺
CMOS集成电路制造工艺CMOS集成电路制造工艺是一种重要的技术，它在现代电子技术中扮演着重要角色。
CMOS（Complementary Metal-Oxide-Semiconductor）是一种半导体技术，它使用金属、氧化物和半导体材料制造。
CMOS技术广泛应用于各种集成电路中，如微处理器、存储器和逻辑芯片等。
CMOS集成电路制造工艺主要包括以下几个步骤。
首先是芯片设计，设计师根据电路的功能需求绘制出电路图，并利用计算机辅助设计软件进行仿真和优化。
然后，设计师将电路图转化成物理版图，包括电池、晶体管、电容等元件的布局和连线。
在设计版图的过程中，要考虑电路的性能、功耗、功率和布线等因素。
接下来是掩膜制作，设计师将版图转化成透明光掩膜，用于制作半导体芯片。
光掩膜是一种含有图案的玻璃或石英板，通过它将图案传输到硅片上。
使用光刻技术，将掩膜放置在硅片上，并照射紫外线，使得只有被掩膜覆盖的区域透光。
随后是沉积工艺，沉积工艺主要包括金属、多晶硅和氧化物的沉积。
这些材料是制造CMOS电路所必需的。
沉积工艺可以通过物理气相沉积（PVD）和化学气相沉积（CVD）等技术实现。
通过沉积工艺，可以形成金属导线、晶体管栅极、栅介质和电容等元件。
然后是刻蚀工艺，刻蚀是将多余的材料从芯片上去除的过程。
刻蚀可以通过湿法刻蚀和干法刻蚀等方式实现。
利用光刻技术，通过掩膜的遮蔽作用，只有需要刻蚀的区域暴露在刻蚀液中。
最后是封装工艺，封装是将芯片保护起来，并连接到外部电路的过程。
在封装过程中，芯片被放置在塑料或金属封装中，并与引脚连接。
封装还可以通过硅酯树脂封装或无引线封装等方式实现。
封装后的芯片将具有更好的机械强度和更高的可靠性。
CMOS集成电路制造工艺的发展，不仅推动了电子技术的进步，也促进了信息技术的革新。
CMOS技术具有功耗低、速度快和集成度高的特点，使得现代电子产品越来越小巧、高效和功能多样化。
随着工艺的不断改进，CMOS集成电路的性能将进一步提升，为人们的生活带来更多便利和创新。
【精品】P阱CMOS工艺23页PPT
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰
▪
28、知之者不如好之者，好之者不如乐之者。的决心能够抵得上武器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
谢谢！
23
【精品】P阱CMOS工艺
41、俯仰终宇宙，不乐复何如。 42、夏日长抱饥，寒夜无被眠。 43、不戚戚于贫贱，不汲汲于富贵。 44、欲言无予和，挥杯劝孤影。 45、盛年不重来，一日难再晨。及时 当勉励 ，岁月 不待人 。
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
CMOS制造工艺流程介绍
CMOS制造工艺流程介绍CMOS（互补金属氧化物半导体）是一种常用的半导体制造工艺，在数字电路中广泛使用。
下面是一个CMOS制造工艺流程的详细介绍。
1.材料准备：2.基片清洗：基片通常在制造过程开始之前需要进行清洗。
清洗的目的是去除表面的杂质和污染物，以准备下一步的处理。
3.基片掺杂：掺杂是CMOS制造过程中的一个重要步骤。
它通过在基片上加入轻掺杂剂（如硼或磷）和重掺杂剂（如硅或锗）来改变基片的导电性能。
掺杂可以通过离子注入或扩散等方法进行。
4.绝缘层制备：在制造CMOS电路时，需要在基片上创建绝缘层，以隔离不同的晶体管。
绝缘层通常是通过在氧化反应炉中加热基片，使其表面氧化形成氧化层（SiO2）来制备的。
5.通道区域定义：接下来，需要定义晶体管的通道区域。
这是通过使用光刻技术来创建图形层并使用光刻胶进行图案转移来实现的。
6.掺杂和扩散：在定义通道区域后，需要对其进行轻掺杂和扩散，以创建MOS（金属-氧化物-半导体）结构的源和漏结构。
7.门电极定义：门电极用于控制晶体管的导电性。
它通过使用光刻技术，在通道区域上制造一个金属（通常是多晶硅）的电极。
8.金属互连：金属互连是将不同晶体管连接起来以实现电路功能的过程。
这是通过添加金属层并使用光刻技术进行图案定义来实现的。
9.绝缘层制备：接下来，需要在金属互连的上方形成绝缘层。
这可以通过在金属层上沉积绝缘材料或使用化学气相沉积（CVD）等技术来实现。
10.下通孔制备：下通孔是连接不同层次的金属互连的关键结构。
它用于电路层之间的电流传输。
下通孔通常是通过先在绝缘层中开孔，然后在金属层上镀铜来制备的。
11.最后一道金属互连：在下通孔制备后，需要添加最后一道金属互连层。
这将完成电路的互连，并实现不同器件之间的连接。
12.测试和封装：完成电路的制造之后，需要进行测试以确保其功能正常。
一旦测试通过，电路将被封装在芯片中，并准备出货。
以上是CMOS制造工艺的主要流程。
P阱CMOS工艺
以金属-氧化物-半导体（MOS）场效应 晶体管为主要元件构成的集成电路 。简 称MOSIC 。1964年研究出绝缘栅场效 应晶体管。直到1968年解决了MOS器件 的稳定性，MOSIC得到迅速发展。
MOS具有以下优点
• 与双极型集成电路相比，MOSIC具有以下 优点：①制造结构简单，隔离方便。②电 路尺寸小、功耗低适于高密度集成。③ MOS管为双向器件，设计灵活性高。④具 有动态工作独特的能力。⑤温度特性好。 其缺点是速度较低、驱动能力较弱。一般 认为MOS集成电路功耗低、集成度高，宜 用作数字集成电路；双极型集成电路则适 用作高速数字和模拟电路。
P阱CMOS工艺
• 阱的定义:在衬底上形成的、掺杂类型与衬 底相反的区域称为阱或称为盆. • P阱CMOS原始衬底采用n型,注入p(浓度比 N衬底高5~~10倍)型杂质形成P阱. • P阱CMOS工艺适于制备静态逻辑电路. • 光刻定义:是一种图形复印和化学腐蚀相结合的
精密表面加工技术(是集成电路工艺中的关键性技 术)(图形转移过程).
P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底，在其上 制作P阱。NMOS管做在P阱内，PMOS管 做在N型衬底上。P阱工艺包括用离子注入 或扩散的方法在N型衬底中掺进浓度足以中 和N型衬底并使其呈P型特性的P型杂质， 以保证P沟道器件的正常特性。
P阱CMOS工艺
P阱杂质浓度的典型值要比N型衬底中的高 5~10倍才能保证器件性能。然而P阱的过度 掺杂会对N沟道晶体管产生有害的影响，如 提高了背栅偏置的灵敏度，增加了源极和 漏极对P阱的电容等。
P阱CMOS工艺
• 电连接时，P阱接最负电位，N衬底接最正电位，S器 件之间的相互隔离。P阱CMOS芯片剖面示意图见 下图。
微电子技术经验综合实践P阱CMOS芯片制作工艺设计
微电子技术经验综合实践P阱CMOS芯片制作工艺设计微电子技术经验综合实践是一个非常重要的环节，它能够让我们将课堂上学到的知识真正应用到实际生产中。
在这个综合实践中，我选择了P 阱CMOS芯片制作工艺设计作为我的主题。
下面我将详细介绍我在这个实践过程中所做的工作。
首先，我进行了对P阱CMOS芯片制作工艺设计的相关研究。
通过查阅大量的文献资料和学习课堂上的知识，我了解到P阱CMOS芯片制作工艺设计是将P阱工艺和CMOS工艺相结合，以实现高性能、低功耗和高集成度的芯片设计。
在这个过程中，我学习了P阱工艺的基本原理和CMOS 工艺的基本流程，并深入了解了P阱CMOS芯片制作中各个工艺步骤的原理和要点。
接下来，我进行了P阱CMOS芯片制作工艺设计的实践操作。
首先，我根据设计要求，使用EDA软件绘制了P阱CMOS芯片的布图。
然后，我根据布图设计，确定了P阱CMOS芯片的工艺流程，并制定了详细的工艺参数和工艺步骤。
在实践过程中，我特别注意了P阱区域的掺杂和沉积工艺，以及与P阱区域相关的金属电极和接线的设计和制作。
在进行实践操作的同时，我还进行了相关的测试和分析。
通过使用测试仪器和设备，我对制作好的P阱CMOS芯片进行了电学测试和物理性能的评估。
我关注了P阱CMOS芯片的功耗、速度、噪声等性能指标，并进行了数据统计和分析。
通过这些测试和分析，我能够判断制作的P阱CMOS芯片是否符合设计要求，以及可以进一步优化和改进的地方。
最后，我对整个实践过程进行了总结和反思。
通过这个实践过程，我深入了解了P阱CMOS芯片制作工艺设计的原理和方法，并提高了设计和操作的能力。
同时，我也认识到了在实践中遇到的问题和困难，以及解决问题的方法。
在未来的学习和工作中，我将继续努力，不断提高自己的技能和能力。
总的来说，P阱CMOS芯片制作工艺设计是一个非常有挑战性和有意义的实践项目。
通过这个实践项目，我不仅学到了很多理论知识，还提高了实践操作技能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
. . .. . .《微电子技术综合实践》设计报告题目：P阱CMOS芯片制作工艺设计院系：自动化学院电子工程系专业班级：学生学号：学生：指导教师：职称：起止时间：6月27日—7月8日成绩：目录一、设计要求 31、设计任务 32、特性指标要求 33、结构参数参考值 34、设计容 3二、MOS管的器件特性设计 31、NMOS管参数设计与计算 32、PMOS管参数设计与计算4三、工艺流程设计 51、衬底制备 52、初始氧化 63、阱区光刻 64、P阱注入 65、剥离阱区的氧化层 66、热生长二氧化硅缓冲层67、LPCVD制备Si3N4介质 68、有源区光刻：即第二次光刻79、N沟MOS管场区光刻710、N沟MOS管场区P+注入711、局部氧化812、剥离Si3N4层及SiO2缓冲层813、热氧化生长栅氧化层814、P沟MOS管沟道区光刻815、P沟MOS管沟道区注入816、生长多晶硅817、刻蚀多晶硅栅818、涂覆光刻胶919、刻蚀P沟MOS管区域的胶膜920、注入参杂P沟MOS管区域921、涂覆光刻胶922、刻蚀N沟MOS管区域的胶膜923、注入参杂N沟MOS管区域924、生长PSG 925、引线孔光刻1026、真空蒸铝1027、铝电极反刻10四、P阱光刻版111.氧化生长112.曝光123.氧化层刻蚀124.P阱注入135.形成P阱136.氮化硅的刻蚀147.场氧的生长148.去除氮化硅159.栅氧的生长1610.生长多晶硅1611.刻蚀多晶硅1712.N＋离子注入1713.P+离子注入1714.生长磷化硅玻璃PSG 1815.光刻接触孔1816.刻铝1917.钝化保护层淀积20五、工艺实施方案20六、心得体会22七、参考资料23一．设计要求：1、设计任务：N阱CMOS芯片制作工艺设计2、特性指标要求n沟多晶硅栅MOSFET：阈值电压V Tn=0.5V, 漏极饱和电流I Dsat≥1mA, 漏源饱和电压V Dsat≤3V，漏源击穿电压BV DS=35V, 栅源击穿电压BV GS≥25V, 跨导g m≥2mS, 截止频率f max≥3GHz（迁移率µn=600cm2/V·s）p沟多晶硅栅MOSFET：阈值电压V Tp= -1V, 漏极饱和电流I Dsat≥1mA, 漏源饱和电压V Dsat≤3V，漏源击穿电压BV DS=35V, 栅源击穿电压BV GS≥25V, 跨导g m≥0.5mS, 截止频率f max≥1GHz（迁移率µp=220cm2/V·s）3、结构参数参考值：N型硅衬底的电阻率为20cmΩ；垫氧化层厚度约为600 Å；氮化硅膜厚约为1000•Å；μ；P阱掺杂后的方块电阻为3300Ω/ ，结深为5~6mμ；NMOS管的源、漏区磷掺杂后的方块电阻为25Ω/ ，结深为1.0~1.2mμ；PMOS管的源、漏区硼掺杂后的方块电阻为25Ω/ ，结深为1.0~1.2mμ；栅氧化层厚度为500 Å；多晶硅栅厚度为4000 ~5000 Å。
场氧化层厚度为1m4、设计容1、MOS管的器件特性参数设计计算；2、确定p阱CMOS芯片的工艺流程，画出每步对应的剖面图；3、分析光刻工艺，画出整套光刻版示意图；4、给出n阱CMOS芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果）二．MOS 管的器件特性设计1、NMOS 管参数设计与计算： 由ox B GS t E BV =得417106256=⨯≥=cm V B GS ox E BV t Å ,oxox ox t C ε=则28103.8cm F C ox -⨯≤ GHz LV V f T GS n 12)(2max ≥-=πμ得m L μ23.3≤ 再由mA V V LC W I T GS OXp DSAT ≥-=2)(2μ，式中（V GS -V T ）≥V DS (sat)，得2.12≥LW又ms V V L C W V I g T GS OX n GS D m 5.0)(≥-=∂∂=μ，得1.9≥LW2.12≥∴LW阈值电压ms fn oxoxSS SD TP t Q Q V φφε+---=2)||((max)T A SD xd eN Q =(max) 21)4(Afn s T eN xd φε=)ln(iD fn n Ne KT =φ V ms 1.1=φ 取D N 发现当317101-⨯=cm N D 时V V TP 05.1-=符合要求,又22L qN BV sD DS ε=得m L μ7.0≥ 2、PMOS 管参数设计与计算：因为ox B GS t E BV =,其中，=B E 6×610cmV ，V BV GS 25≥ 所以417106256=⨯≥=cmV B GS ox E BV t Å 饱和电流：2()()2p oxD GS T W C I sat V V Lμ=-，式中（V GS -V T ）≥V DS (sat)，81022.8-⨯==oxoxox t C εI Dsat ≥1mA 故可得宽长比：51.4≥LW由ms V V LC W V I g T GS OXn GS D m 2)(≥-=∂∂=μ可得宽长比： 51.13≥L W∴51.13≥LWGHz L V V f T GS n 32)(2max ≥-=πμ ∴ m L μ1.3≤ms fp oxoxSS SD TN t Q Q V φφε++-=2||(max)取nmos 衬底浓度为316104.1-⨯cm 查出功函数差与掺杂浓度的关系可知：V ms 12.1-=φ)ln(iA fp n N e KT =φ 2'8106.1cm c qQ Q SSSS -⨯== T D SD xd eN Q =(max) 21)4(Dfp s T eN xd φε=取A N 发现当36108.2-⨯=cm N A 时；V V TN 045.0=符合要求又 22L qN BV sA DS ε=可知m qN BV L ADS s με23.12=≥故取m L μ2= 14=L W三 .工艺流程分析1、衬底制备。
由于NMOS管是直接在衬底上形成，所以为防止表面反型，掺杂浓度一般高于阈值电压所要求的浓度值，其后还要通过硼离子注入来调节。
CMOS器件对界面电荷特别敏感，衬底与二氧化硅的界面态应尽可能低，因此选择晶向为<100>的P型硅做衬底，电阻率约为20Ω•CM。
2、初始氧化。
为阱区的选择性刻蚀和随后的阱区深度注入做工艺准备。
阱区掩蔽氧化介质层的厚度取决于注入和退火的掩蔽需要。
这是P 阱硅栅的第一次氧化。
←3、阱区光刻。
是该款P 阱硅栅CMOS 集成电路制造工艺流程序列的第一次光刻。
若采用典型的常规湿法光刻工艺，应该包括：涂胶，前烘，压板，曝光，显影，定影，坚膜，腐蚀。
去胶等诸工序。
阱区光刻的工艺要刻出P 阱区注入参杂，完成P 型阱区注入的窗口4、P 阱注入。
是该P 阱硅栅COMS 集成电路制造工艺流程序列中的第一次注入参杂。
P 阱注入工艺环节的工艺要形成P 阱区。
5、剥离阱区氧化层。
6、热生长二氧化硅缓冲层：消除Si-Si3N4界面间的应力，第二次氧化。
7、LPCVD 制备Si 3N 4介质。
综合5.6.7三个步骤如下图8、有源区光刻：即第二次光刻薄氧Si3N49、N沟MOS管场区光刻。
即第三次光刻，以光刻胶作为掩蔽层，刻蚀出N沟MOS管的场区注入窗口。
10、N沟MOS管场区P+注入：第二次注入。
N沟MOS管场区P+的注入首要目的是增强阱区上沿位置处的隔离效果。
同时，场区注入还具有以下附加作用：A 场区的重掺杂注入客观上阻断了场区寄生mos管的工作B 重掺杂场区是横向寄生期间失效而一直了闩锁效应：C 场区重掺杂将是局部的阱区电极接触表面的金—半接触特性有所改善。
综合9，10两个步骤如图11、局部氧化：第三次氧化，生长场区氧化层。
12、剥离Si3N4层及SiO2缓冲层。
综合11，,12两个步骤如图13、热氧化生长栅氧化层：第四次氧化。
14、P沟MOS管沟道区光刻：第四次光刻-以光刻胶做掩蔽层。
15、P沟MOS管沟道区注入：第四次注入，该过程要求调解P沟MOS管的开启电压。
综合13,14,15三个步骤如图16、生长多晶硅。
17、刻蚀多晶硅栅：第五次光刻，形成N沟MOS管和P沟MOS管的多晶硅栅欧姆接触层及电路中所需要的多晶硅电阻区。
综合16,17两个步骤如图多晶硅18、涂覆光刻胶。
19、刻蚀P沟MOS管区域的胶膜：第六次光刻20、注入参杂P沟MOS管区域：第五次注入，形成CMOS管的源区和漏区。
同时，此过程所进行的P+注入也可实现电路所设置的P+保护环。
综合18.19.20三个步骤如图21、涂覆光刻胶。
22、刻蚀N沟MOS管区域的胶膜：第七次光刻23、注入参杂N沟MOS管区域：第六次注入，形成N沟MOS管的源区和漏区。
同时，此过程所进行的N+注入也实现了电路所设置的N+保护环。
24、生长磷硅玻璃PSG。
综合21.22.23.24四个步骤如图PSG25、引线孔光刻：第八次光刻，如图26、真空蒸铝。
27、铝电极反刻：第九次光刻综合26.27两个步骤如图PSG至此典型的P 阱硅栅CMOS 反相器单元的管芯制造工艺流程就完场了。
四．P 阱光刻板计算过程；P 沟：m L μ2=14=L Wm L μ28=m L μ35.1= N 沟：m L μ2= 13=LWm L μ26= m L μ35.1= 对于掩模板m l μ8232=+⨯= 实际取值应稍大于所以 故最终m l μ9= m w μ28= 1.氧化生长VDDAl2.曝光3.氧化层刻蚀4.P阱注入5.形成P阱6.氮化硅的刻蚀计算过程；P 阱有源区应与P 阱相同m L L L L l μ845.15.1==++≥取为9m μ13=LW故6≥w w 取28m μ7.场氧的生长8.去除氮化硅μ宽应与掩模板宽一致而上方宽度取5mμ计算过程；l应略大于沟道长度故取为2.5m不影响结果19.栅氧的生长1110.生长多晶硅1111.刻蚀多晶硅12.N＋离子注入13.P+离子注入1114.生长磷化硅玻璃 PSG15.光刻接触孔 计算过程；接触孔模板 源极长 3 m 故接触孔长应小于 3 m取 2 m，宽取 3 m1116.刻铝1117.钝化保护层淀积五．工艺实施方案工工工工艺艺艺设计目标艺步名目结构参数方骤称的法1 衬底选择 得到衬底 电 阻 率20cm1工艺条件1晶向<100>2 一次氧化 为形成 p 阱 厚度：0.435m 干氧-湿 干氧 1200℃ 10min（外延） 提供掩蔽膜氧-干氧 湿氧 1200℃ 20min干氧 1200℃ 10min3 一次光刻 为硼提供扩电 子 束 正胶散窗口 4 一 次 离 子 注入形成 P R 3300曝光 离子注注入阱入5 一次扩散 热驱入达到 结深 5m有 限 表 T 1200 C t 180minP 阱所需深 NA 31016cm3 面 源 扩度散6 二次氧化 作为氮化硅干 氧 氧 T 1200 C t 9min膜的缓冲层 膜厚膜厚 600Å 化7 氮 化 硅 膜 作为光刻有 膜厚 1000Å LPCVD淀积源区的掩蔽膜8 二次光刻 为磷扩散提电 子 束 正胶供窗口曝光9 场氧一 利用氮化硅 厚度 1000Å 湿 氧 氧的掩蔽，在化T 1200 C ，11没有氮化95℃水温。