数电第4讲 第二章(3)同济大学
合集下载
数电第4章
第三十一页，编辑于星期一：二十一点 十分。
第三十二页，编辑于星期一：二十一点 十分。
第三十三页，编辑于星期一：二十一点 十分。
第三十四页，编辑于星期一：二十一点 十分。
第三十五页，编辑于星期一：二十一点 十分。
第三十六页，编辑于星期一：二十一点 十分。
第三十七页，编辑于星期一：二十一点 十分。
第三十八页，编辑于星期一：二十一点 十分。
第三十九页，编辑于星期一：二十一点 十分。
第四十页，编辑于星期一：二十一点 十分。
第四十一页，编辑于星期一：二十一点 十分。
第四十二页，编辑于星期一：二十一点 十分。
第四十三页，编辑于星期一：二十一点 十分。
第四十四页，编辑于星期一：二十一点 十分。
第十七页，编辑于星期一：二十一点 十分。
第十八页，编辑于星期一：二十一点 十分。
第十九页，编辑于星期一：二十一点 十分。
第二十页，编辑于星期一：二十一点 十分。
第二十一页，编辑于星期一：二十一点 十分。
第二十二页，编辑于星期一：二十一点 十分。
第二十三页，编辑于星期一：二十一点 十分。
第五十二页，编辑于星期一：二十一点 十分。
第五十三页，编辑于星期一：二十一点 十分。
第五十四页，编辑于星期一：二十一点 十分。
第五十五页，编辑于星期一：二十一点 十分。
第五十六页，编辑于星期一：二十一点 十分。
第五十七页，编辑于星期一：二十一点 十分。
第五十八页，编辑于星期一：二十一点 十分。
第四十五页，编辑于星期一：二十一点 十分。
第四十六页，编辑于星期一：二十一点 十分。
第四十七页，编辑于星期一：二十一点 十分。
第四十八页，编辑于星期一：二十一点 十分。
数电课件Chapter4
5
4.3 Demorgan’s Theorems
The complement of a product of variables is equal to the sum of the complements of the variables
The complement of a sum of variables is equal to the product of the complements of the variables
Commutative Laws
A+B=B+A AB=BA
Associative Laws
A+(B+C)=(A+B)+C A(BC)=(AB)C
Distributive Law
A(B+C)=AB+AC
3
Rules of Boolean Algebra
0• A=0 1• A = A A• A= A A• A = 0 A•B = B• A A• (B •C) = (A• B) •C A•(B +C) = A• B + A•C A•B = A + B
22
The Standard POS Form
All the variables in the domain appear in each sum term in the expression.
Converting a Sum Term to Standard POS Use
AA = 0 A + BC =( A + B)( A + C)
1
4.1 Boolean Operations and Expressions
4.3 Demorgan’s Theorems
The complement of a product of variables is equal to the sum of the complements of the variables
The complement of a sum of variables is equal to the product of the complements of the variables
Commutative Laws
A+B=B+A AB=BA
Associative Laws
A+(B+C)=(A+B)+C A(BC)=(AB)C
Distributive Law
A(B+C)=AB+AC
3
Rules of Boolean Algebra
0• A=0 1• A = A A• A= A A• A = 0 A•B = B• A A• (B •C) = (A• B) •C A•(B +C) = A• B + A•C A•B = A + B
22
The Standard POS Form
All the variables in the domain appear in each sum term in the expression.
Converting a Sum Term to Standard POS Use
AA = 0 A + BC =( A + B)( A + C)
1
4.1 Boolean Operations and Expressions
数字电子技术课件第二章优秀课件
uI 增大使 uBE > Uth 时，三极管开始导通，
B
uBE < Uth
C 三极管 截止状态 等效电路
E
iB > 0，三极管工作于放 大导通状态。
一、三极管的开关作用及其条件
iC 临界饱和线 放大区
M IC(sat)
T
S
IB(sat)
uI=UIH
+ uBE
-
饱
Q
和
截止区
区
A
O UCE(sat)
N uCE
IBS0.09m 4 A
因为0<iB<IBS，三极管工作在放大 状态。iC=βiB=50×0.03=1.5mA，
因为iB>IBS，三极管工作在 饱和状态。输出电压：
输出电压：
uo=uCE=UCC-iCRc=5-1.5×1=3.5V
uo＝UCES＝0.3V
2.2.2半导体三极管的开关特性
一、三极管的开关作用及其条件
ui/V uo/V
逻辑电平
0 0.7 0.3 1 1 1.7 3 3.7 55
真值表 ui uo
00 11
二极管开关电路
三极管的开关特性
NPN 型三极管截止、放大、饱和 3 种工作状态的特点
工作状态 条件
偏置情况
工
作 集电极电流
特
点
ce 间 电 压
ce 间 等 效 电 阻
截止 iB＝ 0 发射结反偏 集电结反偏 uBE< 0， uBC< 0 iC＝ 0
＋
ui=UIL<0.5V
uo=+VCC
－
e
－
饱和状态
+VCC
精品课件-数字电子技术-第2章
第2章 集成逻辑门电路
图2-7 双极型三极管输入特性曲线
第2章 集成逻辑门电路
图2-8 双极型三极管输出特性曲线
第2章 集成逻辑门电路
3. 双极型晶体管的静态特性 在数字逻辑电路中，三极管作为开关元件，工作于饱和区 和截止区。图2-9是一个由双极性晶体管构成的典型的单管共 射放大电路，三极管V的门限电压为Uon，当输入电压ui小于门 限电压Uon时，发射结处于反向偏置，三极管工作于截止状态， iB≈0，iC≈0, uo=UCC。当输入电压ui大于某一数值时，发射 结和集电结均达到正向偏置，三极管工作于饱和状态，饱和导 通的条件为
第2章 集成逻辑门电路
图2-4 (a) 或门电路；(b) 逻辑符号
第2章 集成逻辑门电路
表2-2(a) 二极管或门电平
第2章 集成逻辑门电路
表2-2(b) 二极管或门真值表
第2章 集成逻辑门电路
从真值表分析可知：只要A、B当中有一个是高电平，Y即
为高电平，只有A、B同时为低电平，Y才为低电平， “或”
第2章 集成逻辑门电路
第2章 集成逻辑门电路
2.1 概述 2.2 分立元件逻辑门电路 2.3 TTL集成逻辑门 2.4 CMOS集成逻辑门
第2章 集成逻辑门电路
2.1 概 述
门电路(gate circuit)是构成数字电路的基本单元。所 谓“门”就是一种条件开关，在一定的条件下，它允许信号通 过，条件不满足时，信号无法通过，从而形成高电平和低电平 两种状态。在二值逻辑中，逻辑变量的取值不是１就是０，在 电子电路中用高、低电平分别表示1 和 0
图2-2 二极管伏安特性的近似方法与等效电路
第2章 集成逻辑门电路
2. 实现与逻辑关系的电路称为与门。最简单的与门可以由二 极管和电阻组成。图2-3(a)所示是有两个输入端的与门电路， 图2-3(b)所示为它的逻辑符号。图中A、B为两个信号输入端， Y为输出端。设UCC=5 V，A、B输入端的高低电平分别为UIH=3 V 和UIL=0 V，二极管VD1、VD2的正向导通压降为UD=0.7 V。输入 端A、B
数字电路PPT课件第四章
AABC B ABC C ABC （2）化简与变换：
A B C
&
≥1
L
L ABC( A B C ) ABC A B C
（3）由表达式列出真值表。 （4）分析逻辑功能 ： 当 A 、 B 、 C 三个变量一致时，输出为
A B C
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
（2）列真值表 （3）分析电路的逻辑功能 多数输入变量为1，输出F为1； 多数输入变量为0，输出 F为0
结论：电路为少数服从多数的 三变量表决电路。
4.1组合逻辑电路分析
例2：电路如图所示，分析该电路的逻辑功能。 解：（1）由逻辑图逐级写出表达式
P ABC
& P & &
真值表
L AP BP CP
在片内是超前进位，而片与片之间是串行进位。
4.2常用组合逻辑电路的介绍 4.2.2数值比较器
1 数值比较器的逻辑功能 数值比较器完成对两个二进制数A、B进行大小比较 1位数值比较器对两个1位二进制数A、B进行比较 • 真值表 • 逻辑表达式
B 1
1位比较器真值表
&
输 入
A B
输 出
≥1
FA＞B
• 逻辑图
4.1组合逻辑电路分析 4.1.2 组合逻辑电路分析
例1：试分析图所示逻辑电路的功能。 解（1）逻辑表达式
AB
BC AC
真值表 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
F AB BC AC AB BC AC
A B C
&
≥1
L
L ABC( A B C ) ABC A B C
（3）由表达式列出真值表。 （4）分析逻辑功能 ： 当 A 、 B 、 C 三个变量一致时，输出为
A B C
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
（2）列真值表 （3）分析电路的逻辑功能 多数输入变量为1，输出F为1； 多数输入变量为0，输出 F为0
结论：电路为少数服从多数的 三变量表决电路。
4.1组合逻辑电路分析
例2：电路如图所示，分析该电路的逻辑功能。 解：（1）由逻辑图逐级写出表达式
P ABC
& P & &
真值表
L AP BP CP
在片内是超前进位，而片与片之间是串行进位。
4.2常用组合逻辑电路的介绍 4.2.2数值比较器
1 数值比较器的逻辑功能 数值比较器完成对两个二进制数A、B进行大小比较 1位数值比较器对两个1位二进制数A、B进行比较 • 真值表 • 逻辑表达式
B 1
1位比较器真值表
&
输 入
A B
输 出
≥1
FA＞B
• 逻辑图
4.1组合逻辑电路分析 4.1.2 组合逻辑电路分析
例1：试分析图所示逻辑电路的功能。 解（1）逻辑表达式
AB
BC AC
真值表 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
F AB BC AC AB BC AC
数字电子技术第二章
2.4 双极型集成门电路
二、I 2 L电路的主要特点：
优点：1）电路结构简单，这样节省了硅片面积又降低了功耗；
2）各逻辑单元之间无需隔离，这样简化了工艺， 省了片上的隔离槽，使集成度大大提高；
抗干扰差，
* IIL ——集成度很大，功耗最低，
速度低；
MOS型：* CMOS——常用之一，低功耗，抗干扰能力强；
* NMOS
* PMOS
Bi-CMOS型：功率小，输出阻抗小。
《数字电子技术》
2.4 双极型集成门电路
§2.4.2 TTL集成门电路 （一） TTL集成门电路的结构
图2.4.2 TTL集成门电路结构图 《数字电子技术》
2、常用的门电路在逻辑功能上有：与门、或门、 非门、与非门、或非门、与或非门、异或门等。
3、在电子电路中，用高、低电平分别表示1、0两 种二值逻辑状态，此为正逻辑，否则为负逻辑。 如图2.1.1所示。
《数字电子技术》
2.1 概述
图2.1.1 正逻辑和负逻辑
对元、器件参数精度和电源稳定度较模拟电路低一些。
《数字电子技术》
2.4 双极型集成门电路
§2.4.3 ECL门电路（*） 一、ECL（Emitter Coupled Logic）门电路的基本单元：
VIH 0.8V VIL 1.6V
T1、T3均工作在非 饱和状态
图2.4.9 ECL门电路的基本单元（差动放大器） 《数字电子技术》
2.4 双极型集成门电路
流和较高电压，可以直接驱动小型继电器。
《数字电子技术》
2.4 双极型集成门电路
3、三态输出门
使T4也截止，输出 呈高阻态
《数字电子技术》
2.4 双极型集成门电路
数电第4讲
例: Y = A B + C D E
Y = ( A + B)(C + D + E )
Y = A ⋅ B ⋅C ⋅ D ⋅ E
Y = A+ B +C + D+ E
3、对偶规则：对于任何一个逻辑表达式Y，如果将表达式中的 、对偶规则 所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成 “0”，而变量保持不变 变量保持不变，则可得到的一个新的函数表达式Y＇， 变量保持不变 Y＇称为函Y的对偶函数。这个规则称为对偶规则。例如：
A ⋅ B = B ⋅ A 交换律： A + B = B + A A ⊕ B = B ⊕ A ( A ⋅ B ) ⋅ C = A ⋅ ( B ⋅ C ) A ⊕ ( B ⊕ C ) = ( A ⊕ B) ⊕ C 结合律： ( A + B ) + C = A + ( B + C )
A ⋅ (B + C) = A ⋅ B + A ⋅ C A( B ⊕ C ) = AB ⊕ AC 分配律： A + B ⋅ C = ( A + B) ⋅ ( A + C )
( AC ) B = AC + B = A + B + C
2、 反演规则 、 反演规则：对于任何一个逻辑表达式Y，如果将表达式中 的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1” 换成“0”，原变量换成反变量 ， 反变量换成原变量 ( 注：不是单 原变量换成反变量， 反变量换成原变量( 变量上的非号不变） 变量上的非号不变），那么所得到的表达式就是函数Y的反函数 Y（或称补函数）。这个规则称为反演规则。
数字电子技术基础第二章逻辑门电路基础[1]
![数字电子技术基础第二章逻辑门电路基础[1]](https://img.taocdn.com/s3/m/b2cf38a4227916888486d7d1.png)
（2）上升时间tr——集电极电流从0.1ICS上升到 0.9ICS所需的时间。
（3）存储时间ts——从输入信号vi下跳变的瞬间 开始，到集电极电流iC下降到0.9ICS所需的时 间。
（4）下降时间tf——集电极电流从0.9ICS下降 到0.1ICS所需的时间。
数字电子技术基础第二章逻辑门电路 基础[1]
l （一）双极型三极管的静态开关特性
u 判断三极管工作状态的解题思路：
Ø （1）把三极管从电路中拿走，在此电路拓扑结构下求三极管 的发射结电压，若发射结反偏或零偏或小于死区电压值，则三 极管截止。若发射结正偏，则三极管可能处于放大状态或处于 饱和状态，需要进一步判断。进入步骤（2）。
Ø （2）把三极管放入电路中，电路的拓扑结构回到从前。假设 三极管处于临界饱和状态（三极管既可以认为是处于饱和状态 也可以认为是处于放大状态，在放大区和饱和区的交界区域， 此时时的三特极征管IC=既ßI有B）饱，和求状此态时时三的极特管征的VC集ES电=极0.临3V界，饱又和有电放流大I状CS 态， 进极而管求的出集基 电极极临可界能饱流和过电的流最大IBS电。流集。电极临界饱和电流ICS是三
PPT文档演模板
数字电子技术基础第二章逻辑门电路 基础[1]
（二）二极管的动态开关特性
•给二极管电路加入一个方波信号，电流的波形怎样呢？
PPT文档演模板
数字电子技术基础第二章逻辑门电路 基础[1]
PPT文档演模板
•ts为存储时 间 •tt称为渡越时 间 •tre ＝ ts 十 tt 称 为 反 向 恢 复时间
PPT文档演模板
数字电子技术基础第二章逻辑门电路 基础[1]
第一节 二极管、三极管的开关特性
l的动态开关特性
PPT文档演模板
（3）存储时间ts——从输入信号vi下跳变的瞬间 开始，到集电极电流iC下降到0.9ICS所需的时 间。
（4）下降时间tf——集电极电流从0.9ICS下降 到0.1ICS所需的时间。
数字电子技术基础第二章逻辑门电路 基础[1]
l （一）双极型三极管的静态开关特性
u 判断三极管工作状态的解题思路：
Ø （1）把三极管从电路中拿走，在此电路拓扑结构下求三极管 的发射结电压，若发射结反偏或零偏或小于死区电压值，则三 极管截止。若发射结正偏，则三极管可能处于放大状态或处于 饱和状态，需要进一步判断。进入步骤（2）。
Ø （2）把三极管放入电路中，电路的拓扑结构回到从前。假设 三极管处于临界饱和状态（三极管既可以认为是处于饱和状态 也可以认为是处于放大状态，在放大区和饱和区的交界区域， 此时时的三特极征管IC=既ßI有B）饱，和求状此态时时三的极特管征的VC集ES电=极0.临3V界，饱又和有电放流大I状CS 态， 进极而管求的出集基 电极极临可界能饱流和过电的流最大IBS电。流集。电极临界饱和电流ICS是三
PPT文档演模板
数字电子技术基础第二章逻辑门电路 基础[1]
（二）二极管的动态开关特性
•给二极管电路加入一个方波信号，电流的波形怎样呢？
PPT文档演模板
数字电子技术基础第二章逻辑门电路 基础[1]
PPT文档演模板
•ts为存储时 间 •tt称为渡越时 间 •tre ＝ ts 十 tt 称 为 反 向 恢 复时间
PPT文档演模板
数字电子技术基础第二章逻辑门电路 基础[1]
第一节 二极管、三极管的开关特性
l的动态开关特性
PPT文档演模板
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
00 01 11 x 10 1
01 1 x x
11 x 1 x
10 先填1项 再填X项 后补0项
x x
《数字电子技术基础》第五版
例：Y = A′B′C ′D + A′BCD + AB′C ′D′ 给定约束条件为： A′B′CD+A′BC ′D+ABC ′D′+AB′C ′D+ABCD+ABCD′+AB′CD′=0
A
BC
00
01
11
10
0 1
《数字电子技术基础》第五版
例5：
Y ( A, B , C ) = AC ′ + A′C + B′C + BC ′
A
BC
00 0 1
01 1 1
11 1 0
10 1 1
0 1
Y = AB′ + A′C + BC ′
《数字电子技术基础》第五版
例5：
Y ( A, B , C ) = AC ′ + A′C + B′C + BC ′
《数字电子技术基础》第五版
前课回顾
1.逻辑函数的表示方法： 真值表、逻辑关系式、逻辑图和波形图 2.各种表示方法间的转换 3.逻辑函数的两种标准形式: 最小项之和形式 最大项之积形式 4.逻辑表达式的与或式、或与式、 与非与非式和与或非式
《数字电子技术基础》第五版
第二章
逻辑代数基础
《数字电子技术基础》第五版
CD AB
00 00 01 11 10
01
11
10
《数字电子技术基础》第五版
例：
Y ( A, B, C , D) = ∑ m(2,4,6,8) + d (5,10,11,12,13,14,15)
CD AB
00 00 01 1 11 10 1
01
11
10 1 1
《数字电子技术基础》第五版
例：
Y ( A, B, C , D) = ∑ m(2,4,6,8) + d (5,10,11,12,13,14,15)
CD 00 1 1 1 1 01 0 0 0 0 11 1 1 0 1
BC 10 1 1 1 1 AC
00 01 D 11 10
例3
《数字电子技术基础》第五版
F=(A,B,C,D)= Σ(0,2,3,5,7,8,9,10,11,12,13，14,15) CD AB 00 01 11 A 10 00 1 0 1 1 01 0 1 1 1 BD 11 1 1 1 1 CD 10 1 0 1 1 F=A+CD+BD+BD BD
11 1 1 0 1
10 1 1 1 1
将函数化成与或非式
00 01 11 10
Y’=C’D+ABD Y=(C’D+ABD)’=(C+D’)(A’+B’+D’)
《数字电子技术基础》第五版
2.7具有无关项的逻辑函数及其化简 2.7.1 约束项、任意项和逻辑函数式中的无关项
• 约束项
在逻辑函数中，对输入变量取值 的限制，在这些取值下为1的最小 项称为约束项。
《数字电子技术基础》第五版
两个相邻最小项可合并为一项， 消去一对因子 例1
A B 0 1 0 0 1 1 1 1
A
B
Y=A+B
或门
《数字电子技术基础》第五版
例2 四个相邻最小项可合并为一项，消去两对因子； 八个相邻最小项可合并为一项，消去三对因子。
《数字电子技术基础》第五版
例2
AB
Y=D+AC+BC
3.2分立元件门电路
• 二极管的结构： PN结 + 引线 + 封装构成
《数字电子技术基础》第五版
• 三极管的结构： 管芯 + 引线 + 封装构成
《数字电子技术基础》第五版
3.2.1二极管的开关特性：
高电平：VIH=VCC 低电平：VIL=0
• VI=VIH D截止，VO=VOH=VCC
• VI=VIL D导通，VO=VOL=0.7V
2.6.2 卡诺图化简法
逻辑函数的卡诺图表示法 • 实质：将逻辑函数的最小项之和的以图形的方 式表示出来 • 以2n个小方块分别代表 n 变量的所有最小项， 并将它们排列成矩阵，而且使几何位置相邻的 两个最小项在逻辑上也是相邻的（只有一个变 量不同），就得到表示n变量全部最小项的卡 诺图。
《数字电子技术基础》第五版
00
00 01 11 10 1
01 1
11 1
10 先填1项 再填X项 后补0项
《数字电子技术基础》第五版
例：Y = A′B′C ′D + A′BCD + AB′C ′D′ 给定约束条件为： A′B′CD+A′BC ′D+ABC ′D′+AB′C ′D+ABCD+ABCD′+AB′CD′=0
CD 00 AB
0 0 1 1
1 1 1 1
Y ′ = ∑ mk
k ≠i
′ Y = (∑ m k )
k ≠i
Y ' = A' D + B ' C ' D Y = ( A' D + B' C ' D)' = ( A + D' )( B + C + D' )
《数字电子技术基础》第五版
AB
CD
00 1 1 1 1
01 0 0 0 0
例6：
Y = ABC + ABD + C ′D′ + AB′C + A′CD′
CD AB
00
01
11
10
00 01 11 10
《数字电子技术基础》第五版
例6：
Y = ABC + ABD + C ′D′ + AB′C + A′CD′
AB
00 00 1
CD
01 0 0 1 0
11 0 0 1 1
10 1 1 1 1
《数字电子技术基础》第五版
3.2.2 二极管与门
设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V
A 0V 0V 3V 3V
B 0V 3V 0V 3V
Y 0.7V 0.7V 0.7V 3.7V
规定3V以上为1 0.7V以下为0
A 0 0 1 1
B 0 1 0 1
《数字电子技术基础》第五版
• 合并最小项的原则：
– 两个相邻最小项可合并为一项，消去一对因子 – 四个排成矩形的相邻最小项可合并为一项，消 去两对因子 – 八个排成矩形的相邻最小项可合并为一项，消 去三对因子 – 2 m(m=1,2,……,n)个排成矩形的相邻最小项可合 并为一项，消去m对因子
《数字电子技术基础》第五版
用卡诺图化简函数（续）
• 化简步骤： ------用卡诺图表示逻辑函数 ------找出可合并的最小项 ------选取化简后的乘积项 （项数最少，每项因子最少）
《数字电子技术基础》第五版
选取化简后乘积项的原则（圈项）
• 化简后的所有乘积项应覆盖函数式的所有最 小项，即圈过图中所有的1。 • 乘积项的数目最少，即圈成的矩形最少。 • 每个乘积项因子最少，即圈成的矩形最大。 • 最小项可以被重复使用，但每个圈中至少有 一个项只被圈过一次。
Y 0 0 0 1
《数字电子技术基础》第五版
3.2.3 二极管或门
设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V
约束项用该最小项恒等于0来表示。如A’B’C=0，表示 A’B’C 在某函数中是约束项。 多个约束项可以写成其与或式恒等于0的形式。 如A’B’C＋A’BC+AB’C+ABC’+ABC=0，表示A’B’C 、 A’BC、AB’C、ABC’和ABC在某函数中都是约束项。
《数字电子技术基础》第五版
任意项
A
BC
00 0 1
01 1 1
11 1 0
10 1 1
0 1
Y = AC ′ + A′B + B′C
《数字电子技术基础》第五版
例5：
Y ( A, B , C ) = AC ′ + A′C + B′C + BC ′
AB′ + A′C + BC ′
AC ′ + A′B + B′C
化简结果不唯一
《数字电子技术基础》第五版
《数字电子技术基础》第五版
例4： 用卡诺图化简逻辑代数式 Y=AB+A’B’C’+AB’C’ 首先: 逻辑代数式→卡诺图 然后: 卡诺图→最简式
C AB 0 1
AB
00 1 0 01 0 0 11 1 1 10 1 0
B ’C ’
Y=AB+B’C’
《数字电子技术基础》第五版
例5：
Y ( A, B , C ) = AC ′ + A′C + B′C + BC ′
CD AB
00
01 x x
11
00 01 1 11 x 10 1 x x
10 1 1 x x
《数字电子技术基础》第五版
例：
Y ( A, B, C , D) = ∑ m(2,4,6,8) + d (5,10,11,12,13,14,15)
AB
00 00 0
CD
01 0 x x 0
11 0 0 x x
∑ m(1,4,6,8,9,10,11)