数字电路 第2章习题解答
《数字电路-分析与设计》第二章习题及解答 北京理工大学出版社
5. A ⊕ B = A ⊕ B = A ⊕ B ⊕1
证明： 左边=AB+AB 中间= AB+AB=(A+B)(A+B)=AB+AB=左边 右边= (AB+AB)1+(AB+AB)1= AB+AB=中间 或者：根据 1⊕A=A，右边=中间
F1=(A+B)(B+C)(C+A)=ABC+ABC F2=(A+B)(B+C)(C+A)=ABC+ABC=F1 所以 F1=F2
习题
2． F1 = ABC + A B C ， F2 = AB + BC + CA
由 1.知：F1=F2
3． F1 = C D + A B + BC ， F2 = ABC + AB D + BC D
= AB + AC + BC
F = ( A + B) ⋅ ( A + C) ⋅ (B + C) = ( A + AB + AC + BC) ⋅ (B + C) = AB + ABC + BC + AC + ABC + AC + BC = AB + AC + BC
2-12 证明下列等式。
1. A ⊕ 0 = A
9. A( A + B ) = A
证明：左边=A+AB=A=右边，得证。 用真值表法略。 2-10 用逻辑代数演算证明下列等式。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点:1.TTL与非门外特性(1)电压传输特性及输入噪声容限:由电压传输特性曲线可以得出与非门得输出信号随输入信号得变化情况,同时还可以得出反映与非门抗干扰能力得参数U on、U off、U NH与U NL。
开门电平U ON就是保证输出电平为最高低电平时输入高电平得最小值。
关门电平U OFF就是保证输出电平为最小高电平时,所允许得输入低电平得最大值。
(2)输入特性:描述与非门对信号源得负载效应。
根据输入端电平得高低,与非门呈现出不同得负载效应,当输入端为低电平U IL时,与非门对信号源就是灌电流负载,输入低电平电流I IL 通常为1～1、4mA。
当输入端为高电平U IH时,与非门对信号源呈现拉电流负载,输入高电平电流I IH通常小于50μA。
(3)输入负载特性:实际应用中,往往遇到在与非门输入端与地或信号源之间接入电阻得情况,电阻得取值不同,将影响相应输入端得电平取值。
当R≤关门电阻R OFF时,相应得输入端相当于输入低电平;当R≥ 开门电阻R ON时,相应得输入端相当于输入高电平。
2.其它类型得TTL门电路(1)集电极开路与非门(OC门)多个TTL与非门输出端不能直接并联使用,实现线与功能。
而集电极开路与非门(OC门)输出端可以直接相连,实现线与得功能,它与普通得TTL与非门得差别在于用外接电阻代替复合管。
(2)三态门TSL三态门即保持推拉式输出级得优点,又能实现线与功能。
它得输出除了具有一般与非门得两种状态外,还具有高输出阻抗得第三个状态,称为高阻态,又称禁止态。
处于何种状态由使能端控制。
3.CMOS逻辑门电路CMOS反相器与CMOS传输门就是CMOS逻辑门电路得最基本单元电路,由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时,无论输出高电平还就是低电平,两管中总有一管导通,一管截止,电源仅向反相器提供nA级电流,功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD,可获得最大限度得输入端噪声容限U NH与U NL=1/2U DD。
数电习题解答_杨志忠_第二章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第二章 逻辑代数基础练习题P58【题2.2】用逻辑函数的基本公式和定律将下列逻辑函数式化简为最简与或表达式。
解题思路：要求熟练理解、运用逻辑代数的定理和公式。
（3）、(1)()Y A ABC ABC BC BC A BC BC C B B A C =++++=++++=+；（4）、()Y AB BD DCE AD AB D A B DCE AB D AB DCE AB D =+++=+++=++=+； （8）、()()()(())()Y A B C D E A B C DE A B C DE A B C DE DE =++++++=++++++=i i ； （9）、()()()Y A C BD A BD B C DE BC ABCD ABD BC BDE BC B =+++++=++++=； 【2.3】、证明下列恒等式（证明方法不限）。
解题思路：熟练使用逻辑函数公式和相关定理、真值表、卡诺图完成证明。
（9）、()A ABC ACD C D E A CD E ++++=++；证明：()A ABC ACD C D E A ACD CDE A CD CDE A CD E ++++=++=++=++； （10）、()()BC D D B C AD B B D ++++=+；证明：()()()())BC D D B C AD B BC D B C AD B BC D BC AD B BC D AD B B D++++=++++=+++=+++=+；【2.4】、根据对偶规则求出下列逻辑函数的对偶式。
解题思路：对任何表达式，将“·”和“+”互换，所有1、0互换，原变量和非变量保持不变、而且原运算顺序不变；可得到一个新的表达式，此式是原式的对偶式。
（1）、()()Y A B C A B C =+++；解：'()()Y A B C A BC =++i i（4）、()()()()Y A C A B C B C A B C =++++++；解：'Y AC ABC BC ABC =+++； 【2.5】、根据反演规则求下列逻辑函数的反函数；解题思路：对任何一个表达式，将“·”和“+” 、原变量和反变量互换，所有1、0互换，而且原运算顺序不变；所得表达式是原式的反。
数电习题解(1,2章)
数电习题解答(1,2章)第一章数制与码制(教材p17)题1.2 将下列二进制整数转换为等值的十进制数。
(3)(10010111)2=1×27+1×24+1×22+1×21+1×20=151题1.4 将下列二进制数转换为等值的十进制数。
(2)(110.101)2=1×22+1×21+1×2-1+1×2-3=6.625题1.4 将下列二进制数转换为等值的八进制数和十六进制数。
(3)(101100.110011)2=(54.63)8, (101100.110011)2=()16题1.6 将下列十六进制数转换为等值的二进制数。
(2)(3D.BE)16=(111101.10111110)2题1.8将下列十进制数转换为等值的二进制数和十六进制数。
要求二进制数保留小数点以后8位有效数字。
(2) (0.251)10≈(0.01000000)2=(0.40)16题1.9将下列十进制数转换为等值的二进制数和十六进制数。
要求二进制数保留小数点以后4位有效数字。
(1) (25.7)10≈(11001.1011)2=(19.B)16题1.10 写出下列二进制数的原码、反码和补码。
(2) (+00110)2(+00110)原=000110, (+00110)反=000110, (+00110)补=000110.(3) (-1101)2(-1101)原=11101, (-1101)反=10010, (-1101)补=10011.题1.11 写出下列带符号位二进制数(最高位为符号位)的反码和补码。
(2) (001010)2(3) (111011)2(001010)2反码: 001010 , (001010)2补码: 001010(111011)2反码:100100, (111011)2补码:100101题1.12 用8位的二进制数补码表示下列十进制数。
数字电路习题-第二章
第二章 逻辑门电路集成逻辑门电路是组成各种数字电路的基本单元。
通过本章的学习，要求读者了解集成逻辑门的基本结构，理解各种集成逻辑门电路的工作原理，掌握集成逻辑门的外部特性及主要参数，掌握不同逻辑门之间的接口电路，以便于正确使用逻辑门电路。
第一节 基本知识、重点与难点一、基本知识（一） TTL 与非门 1．结构特点TTL 与非门电路结构，由输入极、中间极和输出级三部分组成。
输入级采用多发射极晶体管，实现对输入信号的与的逻辑功能。
输出级采用推拉式输出结构（也称图腾柱结构），具有较强的负载能力。
2．TTL 与非门的电路特性及主要参数 （1）电压传输特性与非门电压传输特性是指TTL 与非门输出电压U O 与输入电压U I 之间的关系曲线，即U O=f （U I ）。
（2）输入特性当输入端为低电平U IL 时，与非门对信号源呈现灌电流负载，1ILbe1CC IL R U U U I −−−=称为输入低电平电流，通常I IL ＝-1～1.4mA 。
当输入端为高电平U IH 时，与非门对信号源呈现拉电流负载，通常I IH ≤50μA 称为输入高电平电流。
（3）输入负载特性实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况。
若U i ≤U OFF ，则电阻的接入相当于该输入端输入低电平，此时的电阻称为关门电阻，记为R OFF 。
若U i ≥U ON ，则电阻的接入相当于该输入端输入高电平，此时的电阻称为开门电阻，记为R ON 。
通常R OFF ≤0.7K Ω，R ON ≥2K Ω。
（4）输出特性反映与非门带载能力的一个重要参数--扇出系数N O 是指在灌电流（输出低电平）状态下驱动同类门的个数IL OLmax O /I I N =其中OLmax I 为最大允许灌电流，I IL 是一个负载门灌入本级的电流（≈1.4mA ）。
N O 越大，说明门的负载能力越强。
（5）传输延迟时间传输延迟时间表明与非门开关速度的重要参数。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
数字逻辑电路__刘常澍主编____第二章习题答案
第2章 习题答案2-1 二极管、三极管用于数字电路中与用于模拟电路有什么不同？答：二极管和三极管在数字电路中主要用作开关，工作于大信号状态，即二极管工作在正向导通和反向截止两个状态，三极管工作在饱和于截止两个状态； 模拟电路中二极管一般工作在小信号状态或反向击穿状态，三极管一般工作在放大状态。
2-2 有两个二极管A 和B ，在相同条件下测得A 管的I F ＝10mA ，I R ＝2mA ；B 管的I F＝30mA ，I R ＝0.5μA ；比较而言，哪个性能更好？答：B 管更好，因为其反向漏电流较小而正向允许电流大。
2-3 三极管工作在截止、饱和、放大状态的外部条件各是什么？答：截止时，使发射结反偏即v BE ≤0；饱和时，使基极电流等于或大于基极饱和电流，即i B ≥I BS =V CC /βR C ；放大时，使发射结正偏，而i B <I BS =V CC /βR C 。
2-4 MOS 管工作在截止、恒流、可变电阻区的外部条件各是什么？ 答：对于常用的增强型NMOS 管，截止时，使栅源电压小于开启电压V T 即v GS >V GS(th)N ；工作于恒流区时，使v DS >v GS - V GS(th)N ；工作于可变电阻区时，使v DS <v GS - V GS(th)N2-5 二极管电路如图P2-5所示。
v I ＝5sin ωt （V ），假设二极管是理想二极管，试画出输出 v O 的波形。
若考虑二极管的导通压降V D ＝0.7V ，画出输出v O 的波形。
解：输出波形如图解P2-5所示。
(a)为输入波形， D 为理想二极管时输出波形为(b)， 考虑D 导通压降为0.7伏时输出波形为(c)。
2-6 二极管开关电路如图P2-6所示。
二极管导通电压为0.7V ，试分析输入端A 、B 分别为0V 和5V 时管子的工作状态，输出电压v O ＝？解：v A =5V ，v B =0V 时，D 2、D 1均导通 v O =–0.7V ； v A =5V ，v B =5V 时， D 2、D 1均导通 v O =4.3V ； v A =0V ，v B =5V 时，D 1 导通、D 2截止 v O =4.3V ； v A =5V, v B =0V 时, D 1截止、D 2导通 v O =4.3V 。
《电子技术基础》数电部分课后习题解答
数字电子部分习题解答第1章 数字逻辑概论1.2.2 将10进值数127、2.718转换为2进制数、16进制数解：(2) (127)D = (1111111)B 此结果由127除2取余直至商为0得到。
= (7F)H 此结果为将每4位2进制数对应1位16进制数得到。
(4) (2.718)D = (10.1011)B 此结果分两步得到:整数部分--除2取余直至商为0得到;小数部分—乘2取整直至满足精度要求.= (2.B)H 此结果为以小数点为界,将每4位2进制数对应1位16进制数得到。
1.4.1 将10进值数127、2.718转换为8421码。
解：(2) (127)D = (000100100111)8421BCD 此结果为将127中每1位10进制数对应4位8421码得到。
(4) (2.718)D = (0010.0111 0001 1000)8421BCD 此结果为将2.718中每1位10进制数对应4位8421码得到。
第2章 逻辑代数2.23 用卡诺图化简下列各式。
解：(4) )12,10,8,4,2,0(),,,(∑=m D C B A LD C AB D C B A D C B A D C B A D C B A D C B A +++++= 对应卡诺图为:化简结果: D B D C L +=解：(6) ∑∑+=)15,11,55,3,1()13,9,6,4,2,0(),,,(d m D C B A L对应卡诺图为:化简结果: D A L +=第4章 组合逻辑电路4．4．7 试用一片74HC138实现函数ACD C AB D C B A L +=),,,(4．4．7 试用一片74HC138实现函数ACD C AB D C B A L +=),,,(。
解：将输入变量低3位B 、C 、D 接至74HC138的地址码输入端A 2、A 1、A 0 ，将输入变量高位A 接至使能端E 3，令012==E E ，则有：i i i Am m E E E Y ==123。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。 a、b两图常用于扩展输入 端。 能否用于扩展TTL电路？ 为什么？
F2 A B C D E
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
不能用于扩展TTL电路。 在a图中，当C、D、E中 有低电平输入时，分立元 件与门输入到TTL电路的 电平已大于其VILmax，在逻 辑上可能相当于1，这样 分立元件与门已实现不了 “与”功能了。
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
不能用于扩展TTL电路。 在b图中，当C、D、E均 为低电平时，三个二极管 均截止，100kΩ电阻会使 TTL或非门输入相当于逻 辑1，因而，分立元件或 非门实现不了“或”运算 。
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
错误。 ⒉A=0，无论B、C取何值，AB=AC=0 ，故运算
错误。 ⒊1+B=1，A=B=1时，AB=1，故运算正确。
填空
采用5V电压供电的 CMOS门的抗干扰噪 声容限比5V电压供电的TTL门的抗干扰 噪声容限要（ 宽 ）。
TTL门带同类门的负载能力比CMOS门带 同类门的负载能力要（ 弱 ）。
F(A,B,C,D) =∑m（3，5，6，7，10） 约束条件：∑d（0，1，2，4，8）= 0。
用公式法化简函数 F ABCD ABD ACD
回答下列各题
•门电路组成的电路如图所示，请写出F1、 F2的逻辑表达式，当输入如图所示信号波 形时，画出F1、F2端的波形。
A
&
1
C
EN
TTL
&
A
F1
Tβ=20 R2
I BS
10 0.7 2010
0.0465mA
vI=4.2V
10kΩ -10V
-VBB
IB
I BS
vI
0.7 2
0.7 (10) 10
0.0465mA
上述计图算2-43说三明极管vI电<路2V时，T截止；vI>4.2V时，T饱和。
2-2 一个电路如图2-44所示。⒈ 已知VCC=6V，VCES=0.2V， ICS=10mA，求集电极电阻RC的值。⒉ 已知三极管的β=50、 VBE =0.7V、输入高电平VIH=2V，当电路处于临界饱和时， Rb值应是多少？
解：Rb减少时，IB增加，在IC不变的前提 下，三极管的饱和程度加深了。
RC减小时，ICS增加，在IB不变的前提下， 三极管随着IC增加，饱和程度将减轻。
2-4 为什么说TTL与非门输入端在以下三种 接法时,在逻辑上都属于输入为0?
⒈输入端接地; ⒉输入端接低于0.8V的电源; ⒊输入端接同类与非门的输出低电平0.4V。 解：因为TTL与非门的VILmax=0.8V，所以
异或门的输入 端一为高电平， 一为低电平， 输出Y7=1。
与或非门的三个 输入端接高电平， 一个输入为低电 平，输出为Y8=0
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
F1 A B C D E
2-17已知几种门电路及其输入A、B的波形 如图2-51(a)、(b)所示,试分别写出F1~ F5的 逻辑函数表达式，并画出它们的波形图。
A
F1 AB
B
F2 A B
F1
F3 AB A B F2
F3
F4 A B AB F4
F5 AB AB F5
题 2-17 波形图
2-20 指出图2-52中个门电路的输出是什么 状态? 已知门电路是74系列TTL电路。
解：⒈
RC
VCC VCES I CS
6 0.2 10
0.58k
VCC ⒉ 临界饱和时，IB=IBS。
vI
Rb
RC vO
T
图2-44 三极管电路
I BS
I CS
10 50
0.2mA
Rb
VI VBE I BS
2 0.7 0.2
6.5k
2-3 在图2-6所示电路中，当电路其他参数 不变，仅Rb减小时，三极管的饱和程度是 减轻还是加深？仅RC减小时，三极管的饱 和程度是减轻还是加深？
F AB AC
AB AC
AB AC
2-14写出图2-44中的各逻辑电路的输出F1、 F2的逻辑表达式。
G1
G2
E 0，G2高阻，F1 AB E 1，G1高阻，F1 CD F1 E AB E CD
2-14写出图2-44中的各逻辑电路的输出F1、 F2的逻辑表达式。
F2 BC
F4=A
⑷（× ）
A F6=A
B
⑸ （√ ）
⑹（√ ）
判断
VCC
A
B
& ≥1
C
A& B&
& F7 =A+B
⑺（√ ）
10Ω
⑻（× ）
F1=AB+C
判断
vI D
TG
1
TG
vo1 CMOS
vo2
⑼vo1=D vo2=D
vvII（（√√
） ）
要实现下面逻辑电路输出端的逻辑关系， 请正确选择悬空端的输入。
练习题2
TTL门
A&
B
F1
RL 15kΩ
VDD
CMOS门 RL 5kΩ
A ≥1
B
F2
TTL或CMOS门
A&
B
F3
C& D
F1 AB ( √ )
TTL或CMOS门
A ≥1
B
F4
≥1
F2 A B ( × ) F3 AB CD ( × )
TTL OC门 A& B
TTL TS门
A&
F5 B EN
F1
B
A
1
C
EN
B
TTL
=1
C
F2
B
练习题1
•对于图示 电路分别 写出门 电路为 TTL 和 CMOS时的输出F的表达式。
A
B
&
C
TTL
&
F
EN 20kΩ
练习题1 —TTL电路：
•解：当C=1时，如果B=1，三态门输出低
电平，将20kΩ电阻短路，无论A为何值，
输出F=1；
•当B=0时，三态门输出为1，与非门输出
或非门的输入一高 一低，输出为Y4=0
2-20 指出图2-52中个门电路的输出是什么 状态?已知门电路是74系列TTL电路 。
三态门的使能 端输入无效电 平，输出Y5为高 阻态。
三态门的使能 端输入依然是 无效电平，输 出Y6为高阻态。
2-20 指出图2-52中个门电路的输出是什么 状态 ?已知门电路是74系列TTL电路。
2-1一个电路如图2-43所示，其三极管为硅管， β=20，试求：v1小于何值时，三极管T截止，v1大 于何值时，三极管T饱和。
解：设vBE=0V时，三极管T截止。T截止
时，IB=0。此时
VCC +10V
vI 0 0 (10)
2
10
vI=2V
vI
R1 2kΩ
1R0CkΩvOT临界饱和时，vCE=0.7V。此时
d图输出低电平VO比TTL电路输出低电平 高一个二极管导通压降，即VO=VOL+VD；
如果F的负载仍然是TTL电路。则不可以。
因为在c图中输出高电平可能低于VIHmin； 而在d图中输出低电平可能高于VILmax。
1-11判断下列逻辑运算是否正确?
⒈若A+B=A，则B=0 ⒉若AB=AC，则B=C ⒊若1+B=AB，则A=B=1 解：⒈A=1时，无论B=1或B=0，A=1，故运算
2-8 在用或非门时,对多余输入端的处理方 法同与非门处理方法有什么区别?
A＆ B
A ≥1 B
F =A ·B 与非：接高电平； 或非：接低电平。
F =A +B
2-9 异或门能作为非门使用吗?为什么?
A =1 B
F F AB AB B 1，F A B 0，F A
所以一端接高电平即可构成非门电路。
F3 A BC D E F
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
F4 A B C D E F
c、d两图也常用于扩展输 入端。 能否用于扩展TTL电路？ 为什么？
可以用于扩展TTL电路。
只要满足F后接负载电路对
c图输出高电平VO比TTL电路输出高电平 低一个二极管导通压降，即VO=VOH-VD；
2-6 在挑选TTL门电路时，都希望选用输入 低电平电流比较小的与非门，为什么？
解：负载门的输入端电流小，驱动门的负载 电流才小，才可能带更多的门。
2-7 在实际应用中，为避免外界干扰的影响， 有时将与非门多余的输入端与输入信号输入 端并联使用，这时对前级和与非门有无影响？
解：有影响。将使前级拉电流负载随并联输 入端数成正比例增加。
2-20 指出图2-52中个门电路的输出是什么 状态?已知门电路是74系列TTL电路。
与非门的三个输 入端接高电平， 输出为Y1=0
或非门的输入 分别为高、低电 平，输出为Y2=0
2-20 指出图2-52中个门电路的输出是什么 状态?已知门电路是74系列TTL 电路。
与非门的输入端一 接高电平，一接低 电平，输出为Y3=1
判断
判断下列各电路能否实现输出逻辑功能， 能者，在括号中打√号，否则打×号。对 CMOS 电 路 ， 图 中 给 予 标 注 ， 未 加 标 注 的为TTL电路。