PCB叠层结构知识

合集下载

pcb材料,阻抗控制以及叠层的DFM设计

pcb材料,阻抗控制以及叠层的DFM设计

DFM 设计常用 FR4材料简介 :阻抗控制:表面处理 :叠层设计 :常用 FR4材料简介:由什么组成:不是一种材料名称,而是一种材料等级,目前一般电路板所用的 FR-4等级材料就有非常多的种类,但是多数都是以所谓的四功能 (Tera-Function的环氧树脂加上填充剂 (Filler以及玻璃纤维所做出的复合材料。

板材的种类:如 core , pp 。

各自的厚度参考表我们设置的层叠,工厂是否可以不加改动直接叠压出来,需要结合以下三张表格的数据: 1、常用芯板(即我们常说的 CORE 厚度对照表 (两位小数的代表介质厚度,一位小数的包括铜箔厚度 :芯板 (标称值 mm0.10 0.13 0.21 0.25 0.36 0.51 0.71 英制 (mil 4 5 8 10 14 20 28 芯板 (标称值 mm0.8 1 1.2 1.6 2 2.4 2.5 英制 (mil 31.5 38.98 45.28 61.02 76.77 92.52 96.462、三种常用半固化片 (即我们常说的 PP 在不同条件下的厚度取值 (milcopper 代表 TOP 和 BOTTOM 层 ,gnd 代表电源或地层 ,signal 代表信号层。

0.5Oz介质厚度 Copper/Gnd Gnd/Gnd Copper/Signal GND/signal Signal/Signal 1080 2.8 2.6 2.5 2.4 2.22116 4.6 4.4 4.2 4 3.87628 7.3 7 6.8 6.7 6.61Oz介质厚度 Copper/Gnd Gnd/Gnd Copper/Signal GND/signal Signal/Signal 1080 2.8 2.6 2.5 2.4 2.22116 4.5 4.3 4.1 3.9 3.77628 7.1 6.8 6.6 6.5 6.43、工厂常用的标准铜厚参数对照表:标称基铜规格(um/OZ18/0.5 35/1.0 70/2.0 内层计算铜厚(mil0.6 1.2 2.6 外层计算铜厚(mil1.92.563.94阻抗控制:阻抗受哪些因素影响对于一个 pcb 微带线影响阻抗的主要是线宽、线路的厚度、到参考平面的距离和所使用的材料的介电常数。

叠层与阻抗(SI9000)的学习笔记

叠层与阻抗(SI9000)的学习笔记

叠层与阻抗(SI9000)的学习笔记一.材质知识,规格1.材料的分类1)铜箔:导电图形构成的基本材料2)芯板(CORE):线路板的骨架,双面敷铜的板子,即可用于内层制作的双面板。

3)半固化片(prepreg):芯板与芯板之间的粘合剂,同时起到绝缘的作用。

4)阻焊油墨:对板子起到阻焊、绝缘、防腐蚀等作用。

5)字符油墨:标示作用。

6)表面处理材料:包括铅锡合金、镍金合金、银、OSP等等。

2.名词说明带状线:走在内层(stripline/double stripline),埋在PCB内部的带状走线。

微带线:是走在表面层(microstrip),附在PCB表面的带状走线。

3.常用的半固化片PP为:1080厚度0.075MM、----------3.8(介电参数)3313厚度0.09MM、2116厚度0.115MM、2116H厚度0.12MM、----------4.27628厚度0.175MM、-----------4.5(全部为1GHz状态下)7628H厚度0.18MM。↑常见芯板的厚度跟介电常数↑常见半固化片类型厚度与介电常数标称基铜厚度(um)18(0.5oz)35(1oz)70(2oz)内层计算铜厚(mil)0.65 1.25 2.56外层计算铜厚(mil)2.2 2.9 4.2↑PCB板实际铜厚表格对照表3.特性阻抗的计算1)影响特性阻抗的因素有:介电常数、介质厚度、线宽、铜箔厚度。

一般,介质厚度、线距越大阻抗值越大;介电常数、铜厚、线宽、阻焊厚度越大阻抗值越小。

2)阻抗匹配在高频设计中是很重要的,阻抗匹配与否关系到信号的质量优劣。

而阻抗匹配的目的主要在于传输线上所有高频的微波信号皆能到达负载点,不会有信号反射回源点。

3)铜厚:一般的设计是:表面铜厚做0.5OZ+plating,内层做1OZ。

4介电常数不同板材其介电常数不一样,其与所用的树脂材料有关:FR4板材其介电常数为3.9—4.5,其会随使用的频率增加减小,聚四氟乙烯板材其介电常数为2.2—3.9间要获得高的信号传输要求高的阻抗值。

fpc叠层结构

fpc叠层结构

fpc叠层结构
fpc叠层结构是指柔性电路板(flexible printed circuit,FPC)的板层分布情况,一般由多层叠起来,每一层都有不同的材料、电路层和覆铜层。

典型的fpc叠层结构包括以下几层:
1.基材层:一般为聚酰亚胺薄膜,其具有优良的耐热性、抗化学品侵蚀性和机械强度。

2.导电层:通过化学蚀刻或数控钻孔形成电路图形,一般有铜箔电路层和铜铂合金电路层。

3.覆铜层:通过镀铜处理形成,用于防止阻焊和为表面宽线提供接地。

4.粘合层:用于将不同材料的层粘合在一起,一般为压敏胶或热固性胶。

5.覆盖层:银浆、蓝封胶、镀金、防护油等多种材料,用于保护电路层、形成表面固定图形等。

上述层次不同的fpc叠层结构可以根据不同的设计要求进行调整,以实现特定应用场合的需求。

多层板层叠结构划分

多层板层叠结构划分

多层板层叠结构划分一、什么是多层板层叠结构?说到多层板层叠结构,大家可能会想,这是什么东西?是不是又是什么高大上的科技术语?其实不然,咱们说得简单点,它就是一种像“千层饼”一样的材料结构。

就拿大家熟悉的PCB板(也就是电路板)来说,大家可能觉得它就那么一块平平的板子,但你要知道,它其实是由多层不同材料叠加在一起的,而且每一层都有自己的“任务”。

如果想让这块板子能承受复杂的电流、信号传输,还得让它保持坚固和耐用,层叠结构就显得至关重要了。

所以,多层板其实就像是叠起来的“家族谱”,每一层都有它的角色和责任,互相合作,才能做到完美。

你也别觉得这个过程简单。

想象一下,像做一个大拼图,每一块拼图都得精准无误,差了个毫米可能就得“重头再来”。

多层板的“叠加”是有技术含量的,需要精确控制每一层的厚度、材料,甚至是温度。

就好像做饭,你要做一个五花肉,得把肉、皮、油、调料都掌握得恰到好处,才能做出既嫩又香的效果。

二、多层板为什么需要层叠结构?很多人可能会问了,既然可以做成单层板,为什么非得搞这些层叠的结构呢?说白了,如果你想让电路板具备更多功能、更高效的性能,你就得考虑让它“更厚实”一点。

试想一下,如果你把所有的电路都挤在一个平板上,空间有限,电流也容易发生“碰撞”,传导信号时可能会相互干扰。

到你的电路板就成了“超载的公交车”,既不够稳,也不够快,甚至还可能会过热,损坏。

但如果你把这些电路分层处理,那每一层就像是“独立工作的小组”,它们不再拥挤,信号传输更清晰,也能减少干扰。

好比你在学校里分配任务,一个班级的人太多,任务就很难完成,搞不好会“乱成一团”。

但如果你把任务分给不同的小组,分工明确,每个小组都能把工作做好,最后整体效果就完美了。

再说了,层叠结构还有一个好处——节省空间。

多层板通过上下叠加,不仅能把更多的电路“装进”有限的空间里,还能让整体结构变得更紧凑。

这就像你把柜子里的东西按大小、轻重排序,折叠好之后,空间一下子就能腾出不少,让整体更加整洁,效率也提高了。

PCB叠层与阻抗制作工艺介绍

PCB叠层与阻抗制作工艺介绍

阻抗计算

介质层厚度、介电常数参数
层压测试100%残铜率时PP厚度; 介电常数通过阻抗值反推获得(部分板材直接采用供应商提供值)。 常用FR4板材介电常数
芯板(mm) 英制(mil) 介 电 常 数 普通TG (S1141) 高TG (IT180A) 0.051 2 3.6 3.9 0.075 3.0 3.65 3.95 0.102 4 3.95 4.25 0.13 5.1 3.95 4.25 0.15 5.9 3.65 3.95 0.18 7.0 4.2 4.5 0.21 8.27 3.95 4.25 0.25 10 3.95 4.25 0.36 14.5 4.2 4.5 0.51 20 4.1 4.4 0.71 28 4.2 4.5 ≥0.8 ≥31.5 4.2 4.5
在设计混压时,应先遵循客户设计要求,但顾客要求必须要满足以下条 件:同一次层压中不允许出现两种型号半固化片,尤其是不同Tg材料; 多次压合可以使用2种半固化片,但需满足第一次压合材料的温度≥第二 次压合温度。(例如:第一次压合只使用Ro4450B,第二次只使用S0401)
阻抗计算

叠层规则

二.叠层设计
高频材料PTFE和非PTFE类型:
因高频PP片含胶量低,结合力差容易分层,因此不可采用铜箔 +PP+CORE+PP+铜箔的结构。 需采用CORE+PP+CORE的类型,另外关于单张高频PP片的使用还需谨慎考 虑是否会存在填胶不足、微短和分层等问题和隐患,建议至少使用2张; 板材混压: 混压板是指不同型号材料压合在一起,常见的混压类型为高频材料材料 与常规FR-4材料混压,起到节约高频材料成本的目的;
阻抗计算中需注意的事项

PCB常用阻抗设计及叠层(完整资料).doc

PCB常用阻抗设计及叠层(完整资料).doc

【最新整理,下载后即可编辑】PCB阻抗设计及叠层目录前言 (5)第一章阻抗计算工具及常用计算模型 (8)1.0 阻抗计算工具 (8)1.1 阻抗计算模型 (8)1.11. 外层单端阻抗计算模型 (8)1.12. 外层差分阻抗计算模型 (9)1.13. 外层单端阻抗共面计算模型 (9)1.14. 外层差分阻抗共面计算模型 (10)1.15. 内层单端阻抗计算模型 (10)1.16. 内层差分阻抗计算模型 (11)1.17. 内层单端阻抗共面计算模型 (11)1.18. 内层差分阻抗共面计算模型 (12)1.19. 嵌入式单端阻抗计算模型 (12)1.20. 嵌入式单端阻抗共面计算模型 (13)1.21. 嵌入式差分阻抗计算模型 (13)1.22. 嵌入式差分阻抗共面计算模型 (14)第二章双面板设计 (15)2.0 双面板常见阻抗设计与叠层结构 (15)2.1. 50 100 || 0.5mm (15)2.2. 50 || 100 || 0.6mm (15)2.3. 50 || 100 || 0.8mm (16)2.4. 50 || 100 || 1.6mm (16)2.5. 50 70 || 1.6mm (16)2.6. 50 || 0.9mm || Rogers Er=3.5 (17)2.7. 50 || 0.9mm || Arlon Diclad 880 Er=2.2 (17)第三章四层板设计 (18)3.0. 四层板叠层设计方案 (18)3.1. 四层板常见阻抗设计与叠层结构 (19)3.10. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm1.6mm 2.0mm (19)3.11. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm1.6mm 2.0mm (20)3.12. SGGS || 50 55 60 || 90 95 100 || 1.6mm (21)3.13. SGGS || 50 55 60 || 85 90 95 100 || 1.0mm 1.6mm (22)3.14. SGGS || 50 55 75 || 100 || 1.0mm 2.0mm (23)3.15. GSSG || 50 || 100 || 1.0mm (23)3.16. SGGS || 75 ||100 105 || 1.3mm 1.6mm (24)3.17. SGGS || 50 100 || 1.3mm (24)3.18. SGGS || 50 100 || 1.6mm (25)3.19. SGGS || 50 || 1.6mm || 混压 (25)3.20. SGGS || 50 || 1.6mm || 混压 (26)3.21. SGGS || 50 || 100 || 2.0mm (26)第四章六层板设计 (27)4.0. 六层板叠层设计方案 (27)4.1. 六层板常见阻抗设计与叠层结构 (28)4.10. SGSSGS || 50 55 || 90 100 || 1.0mm (28)4.11. SGSSGS || 50 || 90 100 || 1.0mm (29)4.12. SGSSGS || 50 || 90 100 || 1.6mm (30)4.13. SGSGGS || 50 || 90 100 || 1.6mm (31)4.14. SGSGGS || 50 || 90 100 || 1.6mm (32)4.15. SGSSGS || 50 75 || 100 || 1.6mm (33)4.16. SGSSGS || 50 || 90 100 || 1.6mm (34)4.17. SGSSGS || 50 || 100 || 1.6mm (35)4.18. SGSSGS || 50 60 || 90 100 || 1.6mm (36)4.19. SGSSGS || 50 60 || 100 110 || 1.6mm (37)4.20. SGSSGS || 50 || 90 100 || 1.6mm (38)4.21. SGSSGS || 65 75 || 100 || 1.6mm (39)4.22. SGSGGS || 50 55 || 85 90 100 || 1.6mm (40)4.23. SGSSGS || 50 55 || 90 100 || 1.6mm (41)4.24. SGSGGS || 50 55 || 90 100 || 1.6mm (42)4.25. SGSGGS || 50 || 90 100 || 1.6mm (43)4.26. SGGSGS || 50 60 || 90 100 || 1.6mm (44)4.27. SGSGGS || 37.5 50 || 100 || 2.0mm (45)4.28. SGSGGS || 37.5 50 || 100 || 2.0mm (46)4.29. SGSGGS || 37.5 50 || 100 || 2.0mm (47)4.30. SGSGGS || 37.5 50 || 100 || 2.0mm (48)第五章八层板设计 (49)5.0. 八层板叠层设计方案 (49)5.1. 八层板常见阻抗设计与叠层结构 (50)5.10. SGSSGSGS || 50 55 || 90 100 || 1.0mm (50)5.11. SGSGGSGS || 50 55 || 90 100 || 1.0mm (51)5.12. SGSGGSGS || 55 || 90 100 || 1.0mm (52)5.13. SGSSGSGS || 55 90 100 || 1.6mm (53)5.14. SGSGGSGS || 50 || 100 || 1.6mm (54)5.15. SGSGGSGS || 55 90 100 || 1.6mm (55)5.16. SGSGGSGS || 50 55 || 100 || 1.6mm (56)5.17. SGSSGSGS || 37.5 50 55 75 || 90 100 || 1.6mm (57)5.18. SSGSSGSS || 50 || 100 || 1.6mm (58)5.19. SGSGSSGS || 50 55 || 90 100 || 1.6mm (59)5.20. GSGSSGSG || 50 60 || 100 || 2.0mm (60)5.21. SGSGGSGS || 37.5 50 55 75 || 90 100 || 2.0mm (61)5.22. SSGSSGSS || 50 55 60 || 100 || 2116 2.0mm (62)5.23. SGSG GSGS || 55 || 90 100 || 2116 2.0mm (63)5.24. SGSGGSGS || 50 65 70 || 50 85 100 110 || 2.0mm645.25. GSGSSGSG || 50 ||100 || 2.0mm (65)5.26. SGSGSSGS || 50 55 60 || 85 90 100 || 2.0mm (66)5.27. SGSSGSGS || 50 55 || 90 100 || 2.0mm (68)第六章十层板设计 (69)6.0 十层板叠层设计方案 (69)6.1. 十层常见阻抗设计与叠层结构 (70)6.10. SGSSGSGSGS || 50 || 100 || 1.6mm (70)6.11. SGSSGSGSGS || 50 || 100 || 1.6mm (71)6.12. SGSSG GSSGS || 50 || 90 100 || 1.6mm (72)6.13. SGSGG SGSGS || 50 || 90 100 || 2.0mm (73)6.14. SGSSGGSSGS || 50 || 100 || 1.8mm (74)6.15. SGSSGGSSGS || 50 || 100 || 2.0mm (75)6.16. SGSSGGSSGS || 50 || 90 100 || 2.0mm (76)6.17. SGSGGSGSGS || 50 || 100 || 2.0mm (77)6.18. SGSSGSGSGS || 50 || 90 100 || 2.0mm (78)6.19. SGSGSGGSGS || 50 || 100 || 2.0mm (79)6.20. SGSGSGGSGS || 50 75 || 150 || 2.4mm (80)6.21. SGGSSGSGGS || 50 75 || 100 || 1.8mm (81)第七章十二层板设计 (82)7.0 十二层板叠层设计方案 (82)7.1 十二层常见阻抗设计与叠层结构 (83)7.10. SGSGSGGSGSGS || 33 37.5 40 50 || 85 90 100 ||1.6mm (83)7.11. SGSSGSSGSSGS || 50 || 100 || 1.6mm (84)7.12. SGSGSGGSGSGS || 50 || 100 || 1.6mm (86)7.13. SGSGSGGSGSGS || 33 37.5 40 50 || 85 90 100 ||1.6mm (87)7.14. SGSGSGGSGSGS || 33 37.5 40 50 || 85 90 100 ||1.6mm (88)7.15. SGSSGGSSGSGS || 45 50 || 100 || 1.6mm (90)7.16. SG SG SG GS GS GS || 50 || 100 || 1.6mm (91)7.17. SGSGSGGSGSGS || 50 60 || 100 || 2.0mm (92)7.18. SGSGSGGSGSGS || 50 55 || 90 100 || 2.0mm (93)7.19. SGSGSGGSGSGS || 50 60 || 100 || 2.2mm (94)前言随着信号传输速度的迅猛提高以及高频电路的广泛应用,对印刷电路板也提出了更高的要求。要得到完整、可靠、精确、无干扰、噪音的传输信号。就必须保证印刷电路板提供的电路性能保证信号在传输过程中不发生反射现象,信号完整,传输损耗低,起到匹配阻抗的作用。为了使信号,低失真﹑低干扰、低串音及消除电磁干扰EMI。阻抗设计在PCB设计中显得越来越重要。对我们而言,除了要保证PCB板的短、断路合格外,还要保证阻抗值在规定的范围内,只有这两方向都合格了印刷板才符合客户的要求。

四层PCB电路板叠层设计方案

四层PCB电路板叠层设计方案

四层PCB电路板叠层设计方案
设计四层PCB电路板时,叠层一般理论上来,可以有三个方案:方案一,1个电源层,1个地层和2个信号层,分别是这样排列:TOP(信号层), L2(地层),L3(电源层),BOT(信号层)。

方案二,1个电源层,1个地层和2个信号层,分别是这样排列:TOP(电源层), L2(信号层),L3(信号层),BOT(地层)。

方案三,1个电源层,1个地层和2个信号层,分别是这样排列:TOP(信号层), L2(电源层),L3(地层),BOT(信号层)。

这三种方案的优缺点:
方案一,此方案四层 PCB 的主叠层设计方案,在元件面下有一地平面,关键信号优选布TOP 层;至于层厚设置,有以下建议:
满足阻抗控制芯板(GND 到 POWER)不宜过厚,以降低电源、地平面的分布阻抗;保证电源平面的去藕效果。

方案二,主要为了达到一定的屏蔽效果,把电源、地平面放在 TOP 、BOTTOM 层,但是此方案要达到理想的屏蔽效果,至少存在以下缺陷:1、电源、地相距过远,电源平面阻抗较大。

2、电源、地平面由于元件焊盘等影响,极不完整。

由于参考面不完整,信号阻抗不连续,实际上,由于大量采用表贴器件,对于器件越来越密的情况下,本方案的电源、地几乎无法作为完整的参考平面,预期的屏蔽效果很难实现;方案二使用范围有限。但在个别单板中,方案二不失为最佳层设置方案。
方案三:此方案同方案 1 类似,适用于主要器件在 BOTTOM 布局或关键信号底层布线的情况;。

叠层铜排布线结构

叠层铜排布线结构

叠层铜排布线结构
叠层铜排布线结构是一种多层电路板的设计方式,其结构特点在于电源层、地层和信号层的层数以及它们之间的排列方式。

1. 电源层和地层的排列:主电源层应尽可能与对应的地层相邻,并尽可能减少电源和地平面之间的层间距。

这样可以提高电源的稳定性和减小电磁干扰(EMI)。

2. 信号层的排列:所有信号层应尽可能与参考地平面相邻,以降低信号间的电磁干扰。

同时,应尽量避免两信号层直接相邻,如果无法避免,应加大两相邻信号层的层间距,使两层信号走线呈垂直或交叉的状态。

3. 对称性:对应层应尽量对称排列,并采用偶数层的叠层结构。

这样可以提高结构的稳定性和减小EMI。

4. 元件面和布线:元件面下面(第二层)应为地平面,为器件提供屏蔽层并为顶层布线提供参考平面。

敏感信号层应与一个内电层相邻,利用内电层的大铜膜来为信号层提供屏蔽。

高速信号传输层应夹在两个内电层之间,这样两个内电层的铜膜可以为高速信号传输提供电磁屏蔽,同时也能有效地将高速信号的辐射限制在两个内电层之间,不对外造成干扰。

在两信号层之间加入地平面可以有效地避免串扰。

请注意,具体的叠层铜排布线结构需要根据实际的应用需求和电路板设计规则来确定。

如有需要,建议咨询专业的电路板设计工程师或查阅相关技术文档。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

PCB叠层结构知识 较多的PCB工程师,他们经常画电脑主板,对Allegro等优秀的工具非常的熟练,但是,非常可惜的是,他们居然很少知道如何进行阻抗控制,如何使用工具进行信号完整性分析.如何使用IBIS模型。我觉得真正的PCB高手应该还是信号完整性专家,而不仅仅停留在连连线,过过孔的基础上。对布通一块板子容易,布好一块好难。 小资料 对于电源、地的层数以及信号层数确定后,它们之间的相对排布位置是每一个PCB工程师都不能回避的话题; 层的排布一般原则: 元件面下面(第二层)为地平面,提供器件屏蔽层以及为顶层布线提供参考平面; 所有信号层尽可能与地平面相邻; 尽量避免两信号层直接相邻; 主电源尽可能与其对应地相邻; 兼顾层压结构对称。 对于母板的层排布,现有母板很难控制平行长距离布线,对于板级工作频率在50MHZ以上的(50MHZ以下的情况可参照,适当放宽),建议排布原则: 元件面、焊接面为完整的地平面(屏蔽); 无相邻平行布线层; 所有信号层尽可能与地平面相邻; 关键信号与地层相邻,不跨分割区。 注:具体PCB的层的设置时,要对以上原则进行灵活掌握,在领会以上原则的基础上,根据实际单板的需求,如:是否需要一关键布线层、电源、地平面的分割情况等,确定层的排布,切忌生搬硬套,或抠住一点不放。 以下为单板层的排布的具体探讨: *四层板,优选方案1,可用方案3 方案 电源层数 地层数 信号层数 1 2 3 4 1 1 1 2 S G P S 2 1 2 2 G S S P 3 1 1 2 S P G S 方案1 此方案四层PCB的主选层设置方案,在元件面下有一地平面,关键信号优选布TOP层;至于层厚设置,有以下建议: 满足阻抗控制芯板(GND到POWER)不宜过厚,以降低电源、地平面的分布阻抗;保证电源平面的去藕效果;为了达到一定的屏蔽效果,有人试图把电源、地平面放在TOP、BOTTOM层,即采用方案2: 此方案为了达到想要的屏蔽效果,至少存在以下缺陷: 电源、地相距过远,电源平面阻抗较大 电源、地平面由于元件焊盘等影响,极不完整 由于参考面不完整,信号阻抗不连续 实际上,由于大量采用表贴器件,对于器件越来越密的情况下,本方案的电源、地几乎无法作为完整的参考平面,预期的屏蔽效果很难实现;方案2使用范围有限。但在个别单板中,方案2不失为最佳层设置方案。 以下为方案2使用案例; 案例(特例):设计过程中,出现了以下情况: A、整板无电源平面,只有GND、PGND各占一个平面; B、整板走线简单,但作为接口滤波板,布线的辐射必须关注; C、该板贴片元件较少,多数为插件。 分析: 1、由于该板无电源平面,电源平面阻抗问题也就不存在了; 2、由于贴片元件少(单面布局),若表层做平面层,内层走线,参考平面的完整性基本得到保证,而且第二层可铺铜保证少量顶层走线的参考平面; 3、作为接口滤波板,PCB布线的辐射必须关注,若内层走线,表层为GND、PGND,走线得到很好的屏蔽,传输线的辐射得到控制; 鉴于以上原因,在本板的层的排布时,决定采用方案2,即:GND、S1、S2、PGND,由于表层仍有少量短走线,而底层则为完整的地平面,我们在S1布线层铺铜,保证了表层走线的参考平面;五块接口滤波板中,出于以上同样的分析,设计人员决定采用方案2,同样不失为层的设置经典。 列举以上特例,就是要告诉大家,要领会层的排布原则,而非机械照搬。 方案3:此方案同方案1类似,适用于主要器件在BOTTOM布局或关键信号底层布线的情况;一般情况下,限制使用此方案; *六层板,优选方案3,可用方案1,备用方案2、4 方案 电源 地 信号 1 2 3 4 5 6 #1 1 1 4 S1 G S2 S3 P S4 #2 1 1 4 S1 S2 G P S3 S4 #3 1 2 3 S1 G1 S2 G2 P S3 #4 1 2 3 S1 G1 S2 G2 P S3 对于六层板,优先考虑方案3,优选布线层S2(stripline),其次S3、S1。主电源及其对应的地布在4、5层,层厚设置时,增大S2-P之间的间距,缩小P-G2之间的间距(相应缩小G1-S2层之间的间距),以减小电源平面的阻抗,减少电源对S2的影响; 在成本要求较高的时候,可采用方案1,优选布线层S1、S2,其次S3、S4,与方案1相比,方案2保证了电源、地平面相邻,减少电源阻抗,但S1、S2、S3、S4全部裸露在外,只有S2才有较好的参考平面; 对于局部少量信号要求较高的场合,方案4比方案3更适合,它能提供极佳的布线层S2。 *八层板:优选方案2、3、可用方案1 方案 电源 地 信号 1 2 3 4 5 6 7 8 #1 1 2 5 S1 G1 S2 S3 P S4 G2 S5 #2 1 3 4 S1 G1 S2 G2 P S3 G3 S4 #3 2 2 4 S1 G1 S2 P1 G2 S3 P2 S4 #4 2 2 4 S1 G1 S2 P1 P2 S3 G3 S4 #5 2 2 4 S1 G1 P1 S2 S3 G2 P2 S4 对于单电源的情况下: 方案2比方案1减少了相邻布线层,增加了主电源与对应地相邻,保证了所有信号层与地平面相邻,代价是:牺牲一布线层; 对于双电源的情况: 推荐采用方案3,方案3兼顾了无相邻布线层、层压结构对称、主电源与地相邻等优点,但S4应减少关键布线; 方案4:无相邻布线层、层压结构对称,但电源平面阻抗较高;应适当加大3-4、5-6,缩小2-3、6-7之间层间距; 方案5:与方案4相比,保证了电源、地平面相邻;但S2、S3相邻,S4以P2作参考平面;对于底层关键布线较少以及S2、S3之间的线间窜扰能控制的情况下此方案可以考虑; *十层板:推荐方案2、3、可用方案1、4 方案3:扩大3-4与7-8各自间距,缩小5-6间距,主电源及其对应地应置于6、7层;优选布线层S2、S3、S4,其次S1、S5;本方案适合信号布线要求相差不大的场合,兼顾了性能、成本;推荐大家使用;但需注意避免S2、S3之间平行、长距离布线; 方案4:EMC效果极佳,但与方案3比,牺牲一布线层;在成本要求不高、EMC指标要求较高、且必须双电源层的关键单板,建议采用此种方案;优选布线层S2、S3,对于单电源层的情况,首先考虑方案2,其次考虑方案1。方案1具有明显的成本优势,但相邻布线过多,平行长线难以控制; *十二层板:推荐方案2、3,可用方案1、4、备用方案5 方案2、4具有极好的EMC性能,方案1、3具有较佳的性价比; 以上层排布作为一般原则,仅供参考,具体设计过程中大家可根据需要的电源层数、布线层数、特殊布线要求信号的数量、比例以及电源、地的分割情况,结合以上排布原则灵活掌握。 EMC问题 在布板的时候还应该注意EMC的抑制!这很不好把握,分布电容随时存在! 如何接地: PCB设计原本就要考虑很多的因素,不同的环境需要考虑不同的因素。 地的分割与汇接 接地是抑制电磁干扰、提高电子设备EMC性能的重要手段之一。正确的接地既能提 高产品抑制电磁干扰的能力,又能减少产品对外的EMI发射。 接地的含义 电子设备的“地”通常有两种含义:一种是“大地”(安全地),另一种是“系统基准地”(信号地)。接地就是指在系统与某个电位基准面之间建立低阻的导电通路。“接大地”就是以地球的电位为基准,并以大地作为零电位,把电子设备的金属外壳、电路基准点与大地相连接。 把接地平面与大地连接,往往是出于以下考虑: A、提高设备电路系统工作的稳定性; B、静电泄放; C、为工作人员提供安全保障。 接地的目的 A、安全考虑,即保护接地; B、为信号电压提供一个稳定的零电位参考点(信号地或系统地); C、屏蔽接地。 基本的接地方式 电子设备中有三种基本的接地方式:单点接地、多点接地、浮地。 单点接地: 单点接地是整个系统中,只有一个物理点被定义为接地参考点,其他各个需要接地的点都连接到这一点上。适用于频率较低的电路中(1MHZ以下)。若系统的工作频率很高,以致工作波长与系统接地引线的长度可比拟时,单点接地方式就有问题了。当地线的长度接近于1/4波长时,它就象一根终端短路的传输线,地线的电流、电压呈驻波分布,地线变成了辐射天线,而不能起到“地”的作用。 为了减少接地阻抗,避免辐射,地线的长度应小于1/20波长。在电源电路的处理上,一般可以考虑单点接地。对于大量采用的数字电路的PCB,由于其含有丰富的高次谐波,一般不建议采用单点接地方式。 多点接地: 多点接地是指设备中各个接地点都直接接到距它最近的接地平面上,以使接地引线的长度最短。 多点接地电路结构简单,接地线上可能出现的高频驻波现象显著减少,适用于工作频率较高的(>10MHZ)场合。但多点接地可能会导致设备内部形成许多接地环路,从而降低设备对外界电磁场的抵御能力。在多点接地的情况下,要注意地环路问题,尤其是不同的模块、设备之间组网时。地线回路导致的电磁干扰: 理想地线应是一个零电位、零阻抗的物理实体。但实际的地线本身既有电阻分量又有电抗分量,当有电流通过该地线时,就要产生电压降。地线会与其他连线(信号、电源线等)构成回路,当时变电磁场耦合到该回路时,就在地回路中产生感应电动势,并由地回路耦合到负载,构成潜在的EMI威胁。 浮地 浮地是指设备地线系统在电气上与大地绝缘的一种接地方式。 由于浮地自身的一些弱点,不太适合一般的大系统中,其接地方式很少采用 关于接地方式的一般选取原则: 对于给定的设备或系统,在所关心的最高频率(对应波长为)入上,当传输线的长度L〉入,则视为高频电路,反之,则视为低频电路。根据经验法则,对于低于1MHZ的电路,采用单点接地较好;对于高于10MHZ,则采用多点接地为佳。对于介于两者之间的频率而言,只要最长传输线的长度L小于/20 入,则可采用单点接地以避免公共阻抗耦合。 对于接地的一般选取原则如下: (1)低频电路(<1MHZ),建议采用单点接地; (2)高频电路(>10MHZ),建议采用多点接地; (3)高低频混合电路,混合接地。

相关文档
最新文档