PCPCPCPC机与机与机与机与DSPDSPDSPDSP之间的并行通讯

合集下载

DSP和PC机之间通过USB实现通信

DSP和PC机之间通过USB实现通信
据 传输但 允 许 以 FF IO或 R AM 的方 式访 问这些 共 享 FF IO。这种被 称之 为 “ 子 FF ” ( unu 量 IO Q atm FF ) 的 处 理 架 构 ,较 好 地 解 决 了 U B高 速 模 式 IO S 的带 宽 问题 。
是 I 端 点 , 也 是 O T 端 点 。 E 0 E IN 和 N U P , PI E 1U P O T只 能 由 F 2的 固 件 访 问 ;而 E 2 E 4 X P, P,
串行 接 口引 擎 (I ) 1 U B收发 器 、85K SE 、 个 S . B片 上 R M、4K IO存 储 器 以及 1 通用 可 编程 接 A BFF 个 口 ( PF 。C 7 60 3是 一个 全 面集 成 的解 决 方 G I) Y C 8 1 案 ,它 占用更 少 的电路 板空 间 ,并缩 短 开发 时 间 。
维普资讯
应 用 技
太 原 科技 2 0 0 8年 第 7期 锻 0 西 @ 匡 啪 ∞ 0 @
文 章 编 号 :0 6 4 7 (0 80 — 0 9 0 10 — 8 7 2 0 )7 0 4 — 3
D P 口P S C机 艺 司通 过 U B实 现 通 ) S 言
C 7 6 0 3芯 片包 括 1个 8 5 Y C81 0 1处 理 器 、 1 个
C 7 60 3 Y C 8 1 定义 了 7 个端点 ,在高速模式下的
端 点 缓 存 E ON O T,E IN,E 1 U PI& U PI P O T是 6 4
bt y e的端点缓存 。E 0是默认 的控制传输端点 ,既 P
C 7 60 3 Y C 8 1 拥有 1 个独特 的架构 .其中包括 1 个智

一种在DSP和PC之间实现串行通信的方法

一种在DSP和PC之间实现串行通信的方法

第7卷第12期南阳师范学院学报V o.l 7No 122008年12月Jour nal ofN anyang Nor m a lUn i v ersity Dec .2008[22]黄涛.高能物理学面临的两大难题[J].现代物理知识,2000(5):6-8.[23]戴元本.相互作用的规范理论[M ].北京:科学出版社,2006.[24]朱传界.超弦理论:量子理论和广义相对论的统一,21世纪100个科学难题[M ].长春:吉林人民出版社,1999.[25]常哲.超弦与理论[J].现代物理知识,2002(2):18-21.[26]欧阳耿.人类科学中现有经典极限论的终结I[J].喀什师范学院学报,2006(6):29-34.St udy on the logical basis of modern physics fro m Zeno paradoxand G del inco mpleteness t heore mHUANG Jin -shu ,SONG Ta-i p i n g(S chool of Phy sics and E lectronic Engineering,Nanyang N or m al University,N anyang 473061,Ch ina)Abst ract :Starting fr o m Zeno paradox and G del i n co m pleteness t h eo re m,this paper discusses the basic features ofN e w ton sm echanics ,f u rther m ore ana l y ses i n deta il the l o g ica lbases ofm oder n physics such as theor y o f rela -ti v ity ,quantum m echan i c s ,standard m odel o f partic le physics ,grand un ifi e d theory and superstri n g theory ,and po i n ts out the i n herent dyna m is m and developm ent trends ofm odern sc ience .K ey words :Zeno paradox ;G del inco m pleteness theore m;sel-f consistency ;co m pleteness ;m odern physics ;m at h e -m atical log ic收稿日期:2008-09-15作者简介:巩 琼(1982-),女,甘肃甘谷人,助教,主要从事信息与通信方面研究。

DSP与PC间的数据通讯(精)

DSP与PC间的数据通讯(精)

DSP与PC间的数据通讯摘要:DSP由于具有高性能和灵活可编程的优点而得到广泛的应用。

文章给出了用PC机作主机,DSP作从机来实现DSP与PC机间有效、可靠通讯的实现方法。

同时通过一个数据传输程序的例子来详细阐述如何使用VB6.0专业版作为开发工具,并利用DSP中的SCI (Serial Communication Interface)模块来实现DSP与微机间的数据传递方法。

关键词:DSP;串口通信接口;PC机;TMS320C24X1引言TMS320C24x是美国TI(德州仪器)公司专为电机控制(DMC)应用而推出的一种低价格、高性能16位定点运算DSP。

该器件将高性能的DSP内核和丰富的微控制器外设功能集于一身,从而为控制系统应用提供了一种理想的解决方案。

TMS320C24x的串行通信接口(SCI)支持CPU与其它采用标准NRZ(不归零)格式的异步外设间的数字通信。

异步模式使用两条线来与诸如采用RS-232-C格式的终端和打印机等众多标准器件进行连接,因此,利用DSP中的SCI模块来与微机间的指令和数据传递便可实现微机对生产现场的检测和控制。

VB6.0是运行于Windows上的交互式可视化集成开发环境,利用其强大的通讯控件(MicrosoftCommActiveXControl6.0)可方便地实现PC机与DSP间的通信。

2DSP部分该DSP控制器的串行通讯接口由发送和接收两大部分组成,其与串行通讯相关的引脚如下:SCIRXD:串行通讯接收引脚,也可用作普通I/O端口。

SCITXD:串行通讯发送端,也可用作普通I/O。

该DSP的系统时钟由SYSCLK设定,其中SYSCLK为CPUCLK/2CPUCLK为20MHz。

通过TMS320C24x中的一个16位波特率选择器可获得超过65000种不同的可编程波特率。

波特率的设置与SCIHBAUD和SCILBAUD有关,其具体算式如下:BRR=SYSCLK/(SCI异步波特率×8)-1,其中SYSCLK为10MHz。

简析DSP与PC机间的数据通信

简析DSP与PC机间的数据通信
通信技术
_ 旗 + l 1 数 字 技 术 棼
简析 D S P与 P C机问的数据通信
彭 雯
( 江 苏省 无锡 市 工业 高级技 工 学校 江苏无锡 2 1 4 0 0 0 )
摘要: 在 目前, D S P 的应 用 日 益 增 多, 应 用之 时D S P 会与 外界一 直维持 通信 , 基于此 , 该 文简单介 绍 了DS T Ms 3 2 0 L F 2 4 0 7 之 中能够用 以通 信的模 块


地 把现场情 况回馈 到操作者 , 进 而工作者熟悉现场状况 、 给出合 理 的反应。 在L F 2 4 0 7 内, 串行 外设接 口一 s P I 模 块、 C AN总线通信模块 以及 串行通信接 H- S C I 模块 , 都能用来和P C 机间维持通信 。 L F 2 4 0 7 本身具备这些模块 , 实 际应用之时 , 做 出合理 的扩展 , 便能实 现通
块, 该模块主要进行S C I 某些 特. 陛的设置 , 比如 : 波特率 、 工作方式 ; 其次是通用以及专用 中断服务程序模块, 前者为对一大类 中断均可 用的服务程序 , L F 2 4 0 7 之 中, 全 部中断包括六个大类 , 各 类里存在 很多中断源。 通过 . V EC T O RS 这一文件 , 给六个大类 中断服务 提供 服务, 其针对D S P 出现的 中断类型会跳转至对应 的通用 中断服务程
1串行通信接口一 S C I 模块简介
S C I 于系统时钟处于4 0 MHZ 的时候 , 通过波特率进行寄存器 的 编程选择 , 波特率 的速度保持在7 6 - 2 5 0 0 b i t /s , 传输最远能达到 5 0 m。 其提供了奇偶性 以及 间断测试等 , 以确保数据 的完整性 。 对于 硬件连接 , 使用输入与输出二根线就 行。 S C I 的速度虽然不高 , 它却 能够满足一般传输要求 。 在 多数 工业控制 中, 非实 时数据 的传输波 特率处于 2 0 Kb p s  ̄! ; 右, 传 输距离在3 0 - 5 0 m左 右。 同时它 的硬件 连 接不难 , 不用增设接 口芯片 , 在D S P 与P C 机 间进行简单的近距离命 令、 数据传输之 时, 运用S C I 模块就行 。

DSP与PC机之间的数据通信研究

DSP与PC机之间的数据通信研究

it d c d d ti d T e sf r sma eb kn s fCo e C mp srSu i rvd d b I S me nr u e eal . o e h ot ei d yma igu e o d o o e tdop ie yT . o wa o
编程集成环境来实现 L 2( 的编程控制。最后给出了D P和 P FA ̄ S c机编程中的部分关键代码。
关键词 : MS 2 L 2 0 通信 ; T 3 0 F 4 7; 串行通 讯接 口
中 图分类号 :P T3
文献 标 识码 : A
Hale Waihona Puke 文章编 号 :02— 29 20 )4—05 0 10 27 (0 8 0 15— 3
信的模块有很多 , 串口通信接 口(C ) 如 S I模块 , 口 串
外设接 口( P) S I 模块 , A C N总线 通信模块等。这些 都是 L20 F4 7自身带 的模 块 , 在应用 的时候只要进
行相应的扩展 , 就可以方便 的实现通信 。
c d s ae g v s e a l s o e a e a x mp e . r Ke r s: MS 2 U 4 7; o y wo d T 3 O O C mmu ia in; C nc t o S I
1 引 言
随着社会的进步 , 数字 信号处理器 ( S ) D P 在越 来越多的领域 中起着 重要作用 。按照功能特性 , 可 将 D P分为两大类 , S 一类 D P主要是用来做数据计 S 算; 另一类专门用来做工业控制 。这类 D P控制芯 S 片的代表要数 T 公司的 T S2 L 20 I M 30 F47芯片 , 它具
Co mmu ia in Re e rh Bewe n DSP a d P nc t s a c t e o n C

简析DSP与PC机间的数据通信

简析DSP与PC机间的数据通信

简析DSP与PC机间的数据通信
DSP(数字信号处理器)是一种专门用于数字信号处理的处理器,它可以实现高速、高效的数字信号处理功能。

在数字信号处理应用领域,DSP经常需要与PC机进行数据通信,以实现
数据采集、处理、显示等功能。

本文将从以下几个方面简析DSP与PC机间的数据通信。

一、串口通信
串口通信是DSP与PC机间最常见的数据通信方式。

这种通信方式的特点是通信速度较慢,但通信距离较远,对于一些需要长距离传输数据的应用场合十分有用。

串口通信需要使用串口线连接DSP和PC机,并通过串口通信协议进行数据交换。

二、并口通信
并口通信是另一种常用的数据通信方式,它与串口通信相比通信速度更快,但通信距离较短。

并口通信需要使用并口线连接DSP和PC机,并通过并口通信协议进行数据交换。

三、网络通信
网络通信是一种较为高级的数据通信方式,它可以通过局域网、广域网等网络技术实现DSP与PC机之间的数据传输。

网络通信需要使用网络协议进行数据交换,如TCP/IP协议等。

四、USB通信
随着USB技术的不断发展,USB通信也成为了一种越来越受欢迎的数据通信方式。

DSP与PC机间的USB通信可以通过USB线连接,通过USB通信协议进行数据交换。

相比于串口和并口通信,USB通信的通信速度更快,通信距离更远。

总之,在选择DSP与PC机间的数据通信方式时,需要根据实际应用需求选择最合适的通信方式。

不同的通信方式都有其优势和劣势,应该根据实际情况进行选择。

同时,应该根据通信方式选择合适的通信协议,以保证数据的正确传输。

DSP的HPI与PC机并口通信接口设计


De i n o o sg f c mm u i a i n i t r a e b t e P a d PC n c t n e f c e we n DS n o
W U — i Yi n .W U in pn Ja - ig
( o ee o N c a eh o g n uo a o nier gC eg u U ie i fT cnlg , hnd 10 9 C ia C l g f ul rT cn l ya d A tm t n E gne n , hn d n rt o eh oo C eg u 60 5 , hn) l e o i i v sy y
Ab t a t sr c :Ge e ay n r .DS n C w 出 P C c mp s d m ii ad a e s s m.Al o g P i w r l l P ad P i L o o e a mo e d g t h r w r y t l a e t u h DS s a p e u h o f dg tl sg a p o e s r i a d s d a tg o h r n c n r l a a i .T i ia v n g c n e ov d y h i i in l r c so , t s ia v n a e f s o t o t c p ct a h i o y h s d s d a t e a b s le b t e a s se c mp s d wi I a d P .S ,t e k y i o ra ie t e d t o y tm o o e t HP n C o h e s t l z h aa c mmu i ain b t e C a d HP .Usn I h e n c t we n P n I o e ig HP i tr c d h aa e c a e e s t e C a d DS T i a e r p s d a f x be i l a a u t n e a e ma e t e d t x h mg a y b we n P n E h s p r p o e e i l,smp e w y t t s i f e p o l h s a y a p i a l y t m n l d n n p l be s s c e ic u ig HP d I a DS n E I p o ie a n w d t m h r n e ie to o e e r h r . t rv d d e a u s a e a d d l r me d f r r s a c e s v h E p rme tl rs l h w t a e c mmu iai n b t e n HP n C p rl l it r c s v i n t b e x i n a e u t s o h tt o e s h n c t e w e I a d P a al n e a e i a d a d sa l. o e f l

DSP与PC机串行通信的几种方法

文章编号:100423365(2002)0120074204D SP与PC机串行通信的几种方法邓 勇,施文康(上海交通大学 电子信息学院,上海 200030)摘 要: 数字信号处理器由于具有高性能和灵活可编程的优点而得到广泛的应用。

在许多应用系统中,一般采用PC机作主机、D SP作从机的方式,实现D SP与PC机之间有效可靠的通讯是系统设计的重要部分。

介绍了几种D SP与PC机串行通信的软硬件方案,并对各种方法的优点和缺点进行了比较。

关键词: 数字信号处理器;PC机;串行通信中图分类号: TN915102文献标识码: ASevera l M ethods for Rea l iz i ng Ser i a l Comm un ica tion Between D SP and PCD EN G Yong,SH IW en2kang(S chool of E lectron ics&Inf or m a tion T echnology,S hang ha i J iaotong U n iversity,S hang ha i200030,P1R1Chn ia) Abstract: D igital signal p rocesso r has been w idely used fo r its h igh perfo r m ance and flexible p rogramm ing abil2 ity1In m any app licati on system s,the D SP serves as co2p rocesso r and PC acts as m ain p rocesso r1It is i m po rtant to realize comm unicati on betw een D SP and PC in an effective and reliable w ay during system design1Severalm ethods to realize serial comm unicati on betw een digital signal p rocesso r and personal computer,including bo th the hard2 w are and softw are,are described in the paper1T he advantages and disadvantages of each m ethod are also discussed and compared1Key words: D igital signal p rocesso r;Personal computer;Serial comm unicati onEEACC: 6150P1 引 言随着微电子技术和计算机技术的发展,近十几年来,各种集成化单片数字信号处理器(D SP,D igi2 tal Signal P rocesso r)的性能不断改进,相应的软件和开发工具日臻完善,价格迅速下降。

利用DSP的McBSP实现与PC机串行通信


0 ! 硬件接口电路设计
’$ 机 通 常 有 两 个 可 编 程 的 ;G%1, 分别是 $&"- 和 $&"0 。它们的接口通信标准通常是 %) 8 020$ , %) 8 020$ 对逻辑电平作了如下规定: 在 1X*
作者简介: 陆志洋 ( -699 8 ) , 男, 安徽贵池人, 硕士研究生, 主研 收稿日期: 0//3 8 /3 8 -.
/ ! 引! 言
数字信号处理器 ( *)’) 因其强大的数据处理能 力已在通信和信号处理、 信号与信息处理、 自动控制 等领域得到越来越广泛的应用。尤其象美国 1# 公 司的 1")20/$34X 系列, 更 具有通用性。经过 *)’ 处理后的 数据通常 要送到 ’$ 机进行 显示或 监控 等。但 1")20/$34X 只具有同步串口, 而通常 ’$ 机 都是 通 用 异 步 串 行 接 口 ( ;G%1 ) 。目前常用的 1")20/$34X 系列 *)’ 与 ’$ 机进行串行通信的方 式要么在软件编程上过于烦琐, 使通信速率慢; 要么 在硬件设计上过于复杂, 增大系统的体积。在利用 1")20/$34/0 ( 简称 $34/0 ) 进行抗噪声对消系统的 设计时, 为了在软件和硬件不过于复杂化的情况下 实现该系统与上位机 ( 这里即为 ’$ 机) 进行数据信 息的交换, 我们设计了一种利用 $34/0 的 "+,)’ 与 ’$ 机进行异步串行通信的方案。这种方案能够实 现 $34/0 与 ’$ 机之间的高速全双工通信。
和 %X* 上, 逻辑 ( "G%Y)Z 8 2[ \ 8 -3[, 逻辑 / ( )’G$()Z ] 2 \ ] -3[。而 $34/0 的 # ^ & 电平是: 逻辑 - 或无信号 Z 27 2[, 逻辑 / Z /[。为了使它们 相互通信, 必须通过 "G_020 芯片进行 电平转换。 但由于 "G_020 供给电平为 3[ , 故采用两串联电阻 进行分压以达到与 $34/0 的接收电 平匹配。具 体 的硬件接口电路如图 - 所示。另外这里把 $34/0 的 数据接收线 *% 和接收帧同步 信号线 ‘)% 接在 一 起, 是利用一帧的起始位始终为低电平进行接收帧 同步触发的。但为了接收帧同步信号不受起始位后 面其他位 的干 扰, 必须将 "+,)’ 的 %$%0 寄存 器 %‘#a 位设置 为 - , 即 忽略第 一字以 后的 帧同步 信 号。

PC机与DSP通讯方法的研究与实现

PC机与DSP通讯方法的研究与实现王荆江林新春康勇陈坚(华中理工大学)摘要:本文对用于SMES(Super-conducting Magnetic Energy Storage)中PCS(Power Conditioning System)控制的DSP与 PC机之间的通讯方法进行了较为详细的研究,并通过PC机和DSP的编程实现了两者的通讯。

联机运行表明,本文采用的查询方式的异步串行通讯方法具有简单、实用的特点,能够满足PCS调制过程中的要求。

关键词:DSP 通讯1 概述近年来,随着DSP应用的日益广泛,采用PC机与DSP构成控制系统越来越受到人们的青睐。

这样做既利用了DSP控制方便、抗干扰性好、价格低廉等优点,又结合了PC机具有丰富的硬件和软件资源,为用户提供了非常友好的人机界面等特点,而且采用这种方法便于观察电路的工作状态和运行参数,为调试电路提供了指导方向,因此这种控制系统具有广阔的应用前景。

2 通讯的基本原理PC机的8250芯片是一个采用异步串行通讯方式的接口,通讯口采用的是RS—232标准,8250有一个通讯线路控制寄存器LCR,其各位定义如下:在本系统中,由于通信距离较短,为简便起见,可以采用以下的各种参数值:SB=0,SP=0,EPS=0,PEN=0,STB=1,WLS1 WLS0=11在传送数据时,由一个“0”电平的起始位开始,随后紧跟8位二进制数据位,没有奇偶校验位,最后两位是电平为“1”的停止位。

起始位的下降沿用于触发接收器内的一个定时装置,然后,延时半个位的时间开始对信号采样。

若此时采样获得的信号是高电平(而不是起始位后半位应有的低电平),则说明此前的下降沿是一个干扰信号,不予受理;若采样获得的信号是低电平,就确认是起始位的到来。

此后,每隔一个位的时间便对信号采样一次,从而实现对数据位的接收。

对DSP而言,数据的帧格式与DSP一致,当发送数据时,数据首先被写入SCITXBUF,然后送到TXSHF时将置位TXRDY,从而产生中断,表示可以向SCITXBUF发送另一个数据;当接收数据时,接收的数据从RXSHF 移位到SCIRXBUF时,RXRDY位将置位,从而产生中断,表示RXSHF可以接收另一个数据。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

下图 1、2 分别是 EPP 数据读/写周期 的时序图,EPP 地址读/写与数据读/写周期 基本相同,唯一区别就是把图 1、2 中的 nDataStb 换为 nAddStb.
图 1 EPP 数据读时序图
图 2 EPP 数据写时序
表 2 EPP 寄存器及其功能
寄存器 偏 移
功能
地址
SPP/PS2 数据 0
NDStb 输出 低 电 平 表 示 数 14
据读写操作
NAddSt 输出 b
低 电 平 表 示 地 17 址读写操作
nReset 输出 低 电 平 外 设 复 16

nIntr
输入 外设请求中断 10
nWait 输入 低 电 平 进 行 数 11
据通信
AD0 ~ 双向 AD7
双向数据/地址 2~9 线
信号,而 Q2:Q3 作为 HCNTL[0:1]信
在 /WRITE 的 下 降沿 启动 写 时序 ,在
号,要实现对连续地址的访问需要改变信 /DSTROB 的下降沿送一个字节到 PD 端,
号 HCNTL0、HCNTL1,所以在依次访问 待第 2 个/DSTROB 的下降沿到来时一起将
16 位数据送到 HD 端,完成第一个半字的 传输。
2 并口的 EPP 模式
EPP 协议是一种与标准并口(SPP)兼 容并能实现双向数据传输的协议。该协议可 支持字节的双向传送,并能在一个 ISA I/O 周期内完成,传输速率与 PC 总线相当,可
高达 2MB/S 的传输率。它有 4 个数据传输周
期:数据写周期、数据读周期、地址写周期
和地址读周期。数据周期用于主机与外设之
5 结论
HPI 口的应用极大的方便了主机与 DSP 系统的数据交换,使在线修改 DSP 存储器 的数据成为可能。该方案灵活、简单,很 有实用价值。
参考文献:
1 霍晓方.用增强并口 EPP 协议扩展计算 机 ISA 接口. 电子技术应用,2000 (6)
2 Jan Axelson. Parallel Port Complete, Lakeview Research[M]. Madison USA, 1999.267-277.
络信号,并检测外设的应答。读取一个字节 的过程与此类似,对 EPP 数据寄存器进行 读写操作将引发一个完整的数据读写周期。
地址的传输过程基本也是这样,但需 要写入或读取的是地址寄存器(基地址 +3),并随即完成整个地址读写周期。其中 地址的读写周期与数据读写周期基本是一样 的,唯一不同点就在于地址周期使用的是 nAddStb 控制信号向接收设备传送字节。
Technology, Anshan 114044, China)
Abstract: This paper introduces the parallel communication based on the EPP mode between PC and DSP’HPI port and a method of high speed bi-directional parallel communication between DSP and parallel interface of PC by EPP protocol and CPLD, and the technical design solution is given in detail. PC can directly get access to the memory of DSP, including memorymapped peripheral on chip, and read from or write to it. The means has been succeed in the DSP system and can be used in other subject with parallel communication.
PC 机与 DSP 之间的并行通讯技术
王晓慧
吴庆洪
(鞍山科技大学电子与信息工程学院 ,辽宁 鞍山 114044)
摘要:对 PC 机在 EPP 模式下与 C6000 系列 DSP 的 HPI 口之间进行的并行通讯进行了 研究,提出了用 EPP 协议和 CPLD 实现 DSP 与计算机并口的双向高速数据传输的方法并给出 了技术解决方案。通过 HPI 口 PC 机可实现直接访问 DSP 的存储空间(包括映射的片内外 设),并实现对 DSP 存储空间的读、写功能,同时在高级语言下完成了对 DSP 应用系统的在 线监控。该电路设计已成功应用到信号处理系统中,并可以应用到利用并口进行通讯的其 他课题中。
由于 EPP 是每次传输 8 位数据,而 HPI 口则处理 16 位数据,所以在主机读/写 HPI 时要分别用到两个数据锁存器与数据缓冲器, 分别暂存 16 位数据的高低 8 位。
在接口电路中,我们用到一个 12 进制 的计数器,EPP 的 DSTROB 和 ASTROB 分别
图 4 EPP 与 HPI 接口时序(写时序)
Key Words: EPP; parallel communication; DSP; HPI
1 概述
目前,在工业应用的各种控制系统和 实验室中,串口是常用的计算机与外部系统 之间的数据传输通道。由于串行通讯简单 易行,所以应用广泛。但是由于串口一次 只能传输一个位,所以串行通讯在实时性、 数据量、速度等方面受到限制。而计算机的 并口可以一次传送 8 个位(一个字节)或更 多,速度要比串口快很多,因此在许多要求 较高传输速度的系统中,并行通讯被广泛采 用。
关键词:EPP;并行通讯;DSP;HPI 中图分类号:TN41,TP33
The Parallel Communication Between PC And DSP
WANG XiaoHui, WU QingHong (School of Electronics and Information Engineering, Anshan University of Science and
方式访问数据寄存器 HPID,具体方式见表 3 所示。
HPI 有两个数据选通信号 HDS1/2,读 写选通信号 HR/W 及地址选通信号 HAS, 这几个信号在功能上非常相似,只是在时序 上有所差别,主要是为了满足与不同工业标 准 处 理 器 的 接 口 需 要 。 实 际 上 HDS1 、 HDS2 和 HCS 信号在片内组合为一个低有 效的 HSTROBE 信号,分别在下降沿初始化 HPI 的读操作和在上升沿初始化 HPI 的写操 作。另外还有 HRDY 信号允许在和高速主 机通讯时插入等待状态。上述特点使 HPI 可以方便的与工业标准的主机接口。
3 TI. TMS320C6000 Peripherals Reference Guide. 2001,7:2-41.
4 李方慧,王飞,何佩琨.TMS320C6000 系列 DSPs 原理与应用. 电子工业出版 社,2003.
3 C6000 的 HPI 接口
TMS320C6000 系列的 DSP 提供了 16 位或 32 位的增强型 HPI 接口,本系统采用 的是 TMS320C6711 为例做详细介绍。6711 的 HPI 口是由 16 位的数据总线和用于设置 和控制接口的控制信号线组成。HPI 的时序 图及外部接口信号分别如图 3 所示。
EPP 的基地址(BASE)通常是 378h 或 278h , 接 口 所 使 用 的 地 址 为 378h ~ 37Fh,或者使用地 址 278h~27Fh。EPP 模 式支持 4 种操作,分别是地地址写入、数据 写入、地址读取和和数据读取。每一种操作 使用是不同的联络信信号。需要注意的是在 访问 EPP 寄存器和开始进行传输之前,控制 端口位/C0、/C1、/C3 必须处于高电平状 态。由于接口硬件对这些位进行了倒相,因 此为将它们置高,需要向相应的寄存器位写 入 0。
通过 HPI 接口,主机和 C6000 之间可 以相互发送中断请求。主机通过 HPIC 寄存 器的 DSPINT 位来中断 CPU,而 CPU 可以 通过 HPIC 寄存器的 HINT 位发中断请求到 主机。
4 EPP 与 HPI 的接口
本系统采用可编程逻辑器件 XC95144XL-TQ100 实现接口逻辑和控制逻 辑,由于 EPP 并口只能进行 8 位的读写操 作,而 C6000 的 HPI 是 16 位的总线,因此 若要进行通信,必须设计好组合逻辑,所以 我们采用 CPLD 来实现接口时序。具体的接 口时序如图 4 所示。
读入或写入数据线
SPP/EPP 状态 1
读取 5 根数据线, 在 EPP 模式中附加
位(0)指示超时
EPP 控制
2
读取或写入 4 根控 制线,还包括启用
中断配置位和字节
模式方向控制位
EPP 地址
3
读取或写入数据 线,有握手信号,
地址周期
EPP 数据
4
读取或写入数据 线,有握手信号,
数据周期
前 3 个寄存器与 SPP 中的数据、状 态、控制寄存器基本相同,用来兼容 SPP 传 输。对于 EPP 传输来说,接口还用到了附 加的寄存器。在 EPP 模式下写一个数据字 节 , 需 要 将 数 据 写 入 EPP 的 数 据 寄 存 器 (基地址+4),而不是写入基地址。对 EPP 数据寄存器的写操作将导致接口开启一个完 整的数据写入周期。接口的硬件把待写数据 置于 D0~D7,然后接口将自动触发握手联
作为计数器的计数脉冲和清零信号,在输 完 HPIC 、 HPIA 之 后 , HCNTL0 和
出 Q0 的上升沿和下降沿分别锁存低/高 8 HCNTL1 应固定在 01 上,实现对 HPID 地
位数据,并且在 HCS 的下降沿一起将 16 址自增方式的访问。即 HCNTL[1:0]的变
位数据送给 HPI 口。输出 Q1 作为 HHWIL 化范围为: 00 01 10 00。
相关文档
最新文档