锁相技术第3章

通过一个宽
度为BL、功率响应为滤后的输出相等效, 如图 3-4 所示。这样就有
的矩形响应过
图 3-4 环路BL的含义说明
因此, 等效矩形滤波器的带宽为
BL的大小很好地反映了环路对输入噪声的滤除能力。BL
越小,
也越小, 说明环路对噪声的滤波能力越强。
采用不同滤波器的环路, 其闭环频率响应H(j2pF)是不同的, 因此计算出的BL也不同。计算BL可采用下面的定积分：
(3-8)
第二节对输入白高斯噪声的线性过滤特性
在线性近似下, 输入噪声等效为N(s)的环路的线性化噪声相位模型如图 3-3(a)所示。对线性系统, 运算上可使用拉氏变换, 故图 3-3中使用了拉氏算符s。
图 3-3 有输入噪声时环路线性化噪声相位模型 (a) 等效为N(s)；(b) 等效为θni(s)
(3-17)
通常, BL<<Bi/2, 因此
反映了环路对噪声的
抑制作用。显然BL值愈小, 即环路带宽愈窄, 环路对输入噪声的
抑制能力愈强。
各种环路的BL是不相同的, 下面将讨论BL的含义与计算。
必须指出, 在线性近似与假设θ1(t)=0 的情况下, 环路输出噪声相位差方差与环路相位差方差是相等的, 即有
(3-1) 经环路前置带通滤波器的作用, n(t)为一个窄带白高斯噪声电压, 可表示为(见附录一)
(3-2)
图 3-1 有输入噪声时环路的基本组成
这样, 加在环路输入端的电压是信号与噪声之和, 即
压控振荡器输出电压为
(3-3)
ui(t)+n(t)与uo(t)经鉴相器相乘作用, 并略去二次谐波项后, 其输出为
式得
(3-23)
由于因此
(3-24)
3. 采用有源比例积分滤波器的二阶环这种二阶环的闭环响应为
对照(3-18)式, 有c0=d0=ωn2, c1=d1=2xwn及d2=1, 代入(3-20)式可
得 (3-25)z。
图 3-5 采用简单RC积分滤波器二阶环的|H(j2πF)|2曲线族
图 3-2 有输入噪声时环路相位模型
在环路带宽比输入信号带宽窄得多时, 则仅由输入噪声作用引起的环路输出相位θ2(t)的变化要比nc(t)、ns(t)慢得多, 因而可认为θ2(t)与nc(t)、ns(t)互不相关。在这个前提下, 根据 nc(t)、ns(t)的性质, 不难证明N(t)也是均值为零、自相关函数与 nc(t)、ns(t)的自相关函数相同的窄带白高斯噪声, 而且方差值为
由于环路已近似为线性系统, 研究环路对噪声电压N(t)的响应就成为环路对噪声的线性过滤问题。此外, 对于线性系统, 若只研究噪声的过滤问题, 可令输入信号相位θ1(s)=0, 这不影响分析的结果。按照图 3-3(a)所示模型, 可列出环路方程式为
因此得
(3-9) 若将(3-9)式中N(s)/Kd看做等效输入相位噪声θni(s), 则有
(3-27)
按照(3-12)式, (S/N)i与即
之间有对应的单值关系,
(3-4)
式中为瞬时相位误差；
为等效相加噪声电压；为误差电压的幅度。
(3-5)
显然, ud(t)经环路滤波器处理后加至压控振荡器输入端, 压控振荡器的输出相位θ2(t)则为
(3-6) 或表示为
(3-7)
(3-7)式就是考虑输入白高斯噪声时环路的非线性随机微分方程, 与之对应的环路噪声相位模型如图 3-2所示。与无噪声时环路相位模型相比, 在鉴相器输出端增加了相加项N(t)。按照 (3-5)式, N(t)也是一个随机的变化量, 其统计特性同nc(t)、ns(t) 及θ2(t)有关。
按照(3-10)式, 可获得经环路过滤后的输出相位噪声的单边
功率谱密度
为
环路输出相位噪声方差
(3-13) (3-14)
通常, 环路带宽比Bi／2小得多, 且有较强的阻带衰减, 即在F＞Bi/2时, 可认为|H(j2πF)|2≈0, 这样
式中
(3-15)
为环路单边噪声带宽。
(3-16)
将(3-15)式与(3-12)式相比, 可得
(3-18)
当n=1～3 时, 可得积分结果为
(3-19) (3-20) (3-21)
1. 一阶环一阶环的闭环频率响应为
对照(3-18)式, 有c0=d0=K, d1=1, 因而有
(3-22)
2. 采用简单RC积分滤波器的二阶环
环路的闭环频率响应
对照(3-18)式, 有c0=d0=ωn2, d1=2xwn, d2=1, 将其代入(3-20)
这是一个有用的结论, 在进一步分析环路的非线性噪声性能时也将要用到。而且, 输出噪声相位差方差也就是通常所指的环路输出均方相位抖动
二、环路噪声带宽BL
由(3-16)式BL的定义不难看出BL的物理含义。功率谱密度为常数的等效输入相位噪声经功率响应为|H(j2πF)|2
的环路过滤后, 其输出相位噪声功率与让
图 3-6 理想二阶环的BL/ωn～ζ关系曲线
4. 采用无源比例积分滤波器的二阶环采用与有源比例积分滤波器的二阶环相同的方法, 可得
(3-26) 当环路增益很高, 即K>>ωn时, 上式近似为
与理想二阶环BL相同。
三、环路信噪比在定义环路信噪比之前, 先看看环路输入信噪比。所谓输
入信噪比(S/N)i, 指的是输入信号载波功率Ui2/2与通过环路前置带宽Bi的噪声功率NoBi之比, 即
(3-10)
一、环路输出噪声相位方差
前面已经谈到, 等效相加噪声电压N(t)是一个功率谱在［ 0,Bi／2 ］区域内均匀分布的白高斯噪声电压, 其单边功率
谱密度为2(Ud2／Ui2)No, 故等效输入相位噪声qni(t)的单边功率
谱密度为
对应地, 环路等效输入相位噪声方差则为
(3-11)
(3-12)
第三章环路噪声性能
第一节第二节第三节第四节第五节习题
环路的加性噪声相位模型对输入白高斯噪声的线性过滤特性环路对压控振荡器相位噪声的线性过滤环路对各类噪声与干扰的线性过滤环路跳周与门限
第一节环路的加性噪声相位模型
图 3-1为仅计及输入白高斯噪声n(t)作用的锁相环路的基本组成。图中ui(t)为环路输入信号电压, 其表示式为

合集下载

锁相技术

§1.1锁定与跟踪的概念
锁相环路(PLL)是一个相位跟踪系统,方框图表示如下。
载波角频率相对与 i t的瞬时相位
设输入信号为： ui (t ) Ui sin[it i (t )]
u 1.当 i (t ) =常数时，i (t ) 是初相， i (t )是载波。 u 2.当 i (t ) 是t 的函数时，i (t )是角度调制信号（调频或调相）。
i t i (t ) ot (i o )t i (t ) o i o 锁相环路的
“固有频差”
固有频差：为输入信号角频率与环路自由振荡 o i o 角频率之差，称为环路的固有频差。
输入信号的瞬时相位为：
it i (t ) ot ot i (t ) 以 ot 为参考 ot 1 (t ) 的输入信号的
2. 无源比例积分滤波器电路构成如图所示：
τ1=(R1+R2)C τ2=R2C
相位超前因子积分因子
1 2s F ( s) 1 1s
1 j 2 F ( j) 1 j 1
对数频率特性如图所示：
低通特性、相位滞后
3、有源比例积分滤波器
1 p 2 F ( p) A 1 p 1
e 2n (t )
特例：环路输入固定频率信号时的分析设输入信号为：ui (t ) Ui sin[it i (t )] 输出信号为： uo (t ) Uo cos[ot o (t )]
载波常数
则有： e (t ) 1 (t ) 2 (t )
K KoU d pe (t ) p1 (t ) KF ( p)sine (t )
uc (t )

锁相技术——张厥盛第三章

20)式可得
n BL (1 4 2 ) 8
(3-25)
《锁相技术》
第 3章环路噪声性能
图3-5 采用简单RC积分滤波器二阶
《锁相技术》
第 3章环路噪声性能
图3-6 理想二阶环的BL／ωn～ζ关系曲线
《锁相技术》
第 3章环路噪声性能 4.采用无源比例积分滤波器的二阶环采用与有源比例积分滤波器的二阶环相同的方法,可得
(3-3)
(3-4)
e ( t ) 1 ( t ) 2 ( t )
Ud Ud N (t ) [ne (t ) cos 2 (t ) ne (t ) sin 2 ( t )] n ( t ) (3-5) Ui Ui 1 U d K mU iU o 2
《锁相技术》
s
《锁相技术》
2 ( s)
第 3章环路噪声性能
图3-3 有输入噪声时环路线性化噪声相位模型《锁相技术》
(a)等效为N(s)； (b)等效为θni(s)
第 3章环路噪声性能
因此得
N ( s ) F ( s ) Ko KF ( s ) N ( s) N ( s) s 2 ( s) H ( s) KF ( s ) s KF ( s ) K d Kd 1 s 2 s ) H ( s ) ni ( s )
相位模型如图3-10所示。
Ko F ( p ) 2 (2) [U d sin e (t ) N (t )] p d e d1 Ko F ( p )[U d sin e (t ) N (t )] dt dt
(3-6)
(3-7)
《锁相技术》
第 3章环路噪声性能

毕业设计论文：PLL锁相环电路

摘要随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进。

本次毕业设计的主要任务是，采用0.18μm CMOS工艺，设计实现一个基于改进的鉴频鉴相器，压控振荡器，环路滤波器的全集成的CMOS PLL锁相环电路，设计重点为PLL锁相环电路的版图设计，设计工具为Laker。

本论文介绍了PLL锁相环电路的基本原理以及其完整的版图设计结果。

本次设计表明，采用该方案实现的锁相环电路主要功能工作正常，初步达到设计要求。

关键词：PLL锁相环电路，鉴频鉴相器，压控振荡器，环路滤波器，版图设计，0.18μm CMOS工艺AbstractWith the development of the communications and electronic systems, the technology of the integrated PLL and digital PLL develops rapidly.The main task of graduation is to design and realize a fully integrated CMOS PLL circuit which is based on an improved phase detector, VCO, loop filter using the 0.18μm CMOS technology. The design focus on the layout of the PLL circuit, and the design tools is the Laker.This paper introduces the basic principles of PLL phase locked loop circuit and its comprehensive layout results. This design shows that the program implemented by the main function of PLL circuit is working well, and it meets the design requirements.Key words:PLL phase locked loop circuits, popularly used phase detectors, discrimination, VCO loop filter, layout design, 0.18 μm CMOS process目录摘要 (1)Abstract (2)第1章绪论 (4)1.1 锁相技术的发展 (4)1.2 锁相环路的主要特性 (4)1.3 PLL锁相环的应用领域 (5)第2章基于CMOS锁相环的电路设计 (7)2.1 锁相环的基本组成 (7)2.2 锁相环工作原理 (7)2.3 鉴相器 (8)2.3.1 鉴频鉴相器（PFD） (9)2.3.2 鉴频鉴相器设计 (10)2.4 环路滤波器 (10)2.5 压控振荡器 (11)第3章关于COMS锁相环的版图设计 (12)3.1 电路设计 (12)3.2 版图设计 (12)3.2.1 版图设计规则检查 (13)3.2.2 注意事项 (13)3.3 锁相环的版图设计 (15)第4章结束语 (17)参考文献 (18)致谢 (19)第1章绪论1.1锁相技术的发展锁相技术起源于20世纪30年代，提出无线电调幅信号的锁相同步检波技术。

锁相技术复习大纲（第一章到第四章）

第1章锁相环路的基本工作原理一、锁相环的基本组成及原理PLL 由鉴相器(PD)、环路滤波器(LF)和电压控制振荡器(VCO)三个基本部件组成的,基本构成如图，了解这三个基本部件的功能及数学模型，在此基础上完成环路动态方程模型的建立。

应理解θ1(t)与θ2(t)是以VCO 的自由振荡角频率w0为参考频率进行相位比较。

具体说明参见教材P2。

1、鉴相器鉴相器是一个相位比较装置,用来检测输入信号相位θ1(t)与反馈信号相位θ2(t)之间的相位差θe(t)。

输出的误差信号ud(t)是相差θe(t)的函数,即鉴相特性f ［θe(t)］可以是多种多样的,有正弦形特性、三角形特性、锯齿形特性等等。

常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型,如图所示。

鉴相器的输出电压：2、环路滤波器环路滤波器具有低通特性,它可以起到低通滤波器的作用,更重要的是它对环()sin ()d d e u t U t θ=路参数（如环路稳定性、环路单边噪声带宽、环路捕获时间等）调整起着决定性的作用。

环路滤波器是一个线性电路,在时域分析中可用一个传输算子F(p)来表示,其中p(≡d ／dt)是微分算子；在频域分析中可用传递函数F(s)表示,其中s(a+j Ω)是复频率；若用s=j Ω代入F(s)就得到它的频率响应F(j Ω)。

主要了解RC 积分滤波器、无源比例积分滤波器及有源比例积分滤波器这三类环路滤波器的电路形式及传输函数。

a 、 R C 积分滤波器：式中τ1=RC 是时间常数,这是这种滤波器唯一可调的参数。

滤波器的频率特性b 、无源比例积分滤波器式中τ1=(R1+R2)C ；τ2=R2C 。

这是两个独立的可调参数,其频率响应为c 、有源比例积分滤波器式中τ1=(R1+AR1+R2)C ；τ2=R2C ；A 是运算放大器无反馈时的电压增益。

若A 很大则有不考虑负号的影响，因为负号表示，鉴相器工作在鉴相器特性曲线斜率为负的那一段。

锁相环基本概念PPT课件

ui(t)
PD ud(t) LF
uc(t) VCO
uo(t)
uf(t)
PLL
图1.2.1 基本锁相环组成
实际使用的锁相环还可能包含放大器、混频器、分频器、滤波器等部件,但这些部件不影响锁相环的工作原理,可不予考虑。
u(t) VCO
uf(t)
PLL
uo(t)
图1.2.1 基本锁相环组成
ui(t)
PD
ud(t) LF
uc(t) VCO
uo(t)
uf(t)
PLL
图1.2.1 基本锁相环组成
在锁相环中,PD是控制器,VCO是控制对象,LF是校正网络,基本锁相环中反馈网络的传递函数为1。反馈网络的传递函数为1 的环路称为单位反馈环,它的反馈信号等于输出信号,反馈量等于输出量。在本书中,无特殊说明的锁相环皆是单位反馈环。
由图可见,锁相环是一个反馈系统(闭环控制系统) 。基本锁相环是一个全反馈系统,因为uf(t)=uo(t) 。
PD对输入信号ui(t)和反馈信号uf(t)的相位作比较, 其输出信号可表示为
ud(t)=f[θe(t)]
(1.2.1)
式中θe(t)是输入信号和反馈信号的相位差,f[·]表示运算关系。
2021/6/19
12
LF是一个线性低通网络,用来滤除ud(t)中的高频成分和调整环路参数,它对环路的性能指标有重要影响。它的输出uc(t)被用来控制VCO的频率和相位。常称ud(t)为误差信号,uc(t)为控制信号,它们之间的关系为 uc(t)=F(p)ud(t)…(1.2.2)
式中p为微分算子,F(p)为LF的传输算子。
到70年代,随着集成电路技术的发展,逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路,这就为锁相技术在更广泛的领域应用提供了条件,从而使锁相技术得到了广泛的应用。

基本理论锁相环是一个闭环的相位负...

基于Matlab的锁相环设计摘要随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。

锁相环电路是一种输出信号在频率和相位上能够与输入参考信号同步的电路，锁相环由于其具有一系列独特的优良性能，它已经成为通信、雷达、导航、电子仪器仪表等设备中不可缺少的一部分。

所以这些年来锁相环的设计与研究工作也越来越受到人们的重视，人们开始利用人工计算或计算机软件来分析锁相环的性能。

在研究大量资料的基础之上，先对锁相系统的基本工作原理进行了分析，以传统模拟锁相环的结构为基础，分析了锁相环的数学模型，详细描述了锁相环的整体电路以及鉴相器、环路滤波器、压控振荡器等电路模块。

并以此为出发点对锁相环的锁定性能、及稳定性能、等各种性能进行了分析。

在分析和设计的同时，也采用Matlab软件对锁相环电路进行了仿真。

首先分析了一阶锁相环和二阶锁相环的锁定性能，并进行了比较。

其次分析了阻尼系数对环路稳定性能的影响。

最后介绍了锁相环的调制作用。

从锁相环的仿真结果可知，我们的理论研究结果和实验结果相符，锁相环电路达到了设计指标要求。

关键词锁相环；Matlab；仿真Phase-Locked Loop Design Based on MatlabAbstractWith the development of modern integrated circuit technology, phase locked loop has become a significant component of integrated circuit, which makes the research of phase-locked loop valuable. Phase-locked loop is a kind of circuit that an output signal in the frequency and phase reference signal can be synchronized with the input. Because of a series of uniquely excellent performances, it is becoming an indispensable part of the equipments such as communication, radar, airmanship, electronic instrument etc. People realize the importance of the design and study of PLL , they come to use artificially calculation or software to analyze the property of PLL.After a deep study of the materials about PLL, this thesis starts with the analysis of the fundamental principles of a phase-locked system , then we build the mathematical model based on the traditional of the PLL, describes the overall PLL circuit and phase detector, loop filter, VCO circuit module, etc, and afterwards investigate some of its characters such as locking performance and stability.In the analysis and design, but also we conducted a phase locked loop circuit simulation by Matlab software. First of all, we analyzed the first-order phase lock loop and a second order phase-locked loop lock performance, and on the basis of the comparison. Secondly we analyzed the damping how to stability of the loop. Finally we introduced the modulation of the phase locked loop. From the simulation results, we know that the theory conclusions and the simulation results fit well phase-locked loop circuit to the design requirements.Keywords PLL, simulation, Matlab目录摘要 (I)Abstract (II)第1章绪论 (1)1.1 课题背景及研究意义 (1)1.2 发展历程 (2)1.3 国内外发展现状 (3)1.4 锁相环的应用 (4)1.4.1 频率合成 (5)1.4.2 时钟产生器 (5)1.4.3 时钟恢复电路 (5)1.4.4 偏移减小 (6)1.5 本文的章节安排及主要内容 (6)第2章锁相环理论 (7)2.1 基本理论 (7)2.2 基本模块 (8)2.2.1 鉴相器 (8)2.2.2 环路滤波器 (10)2.2.3 压控振荡器 (11)2.3 环路的相位模型及基本方程 (12)2.4 环路性能 (12)2.4.1 线性化相位模型和传递函数 (13)2.4.2 锁定状态下锁相环的动态特性 (14)2.5 本章小结 (16)第3章锁相环仿真 (17)3.1 Matlab软件介绍 (17)3.2 锁定性能 (18)3.2.1 一阶锁相环 (18)3.2.2 二阶锁相环 (19)3.2.3 一阶锁相环与二阶锁相环比较 (21)3.3 环路性能 (21)3.3.1 鉴相器的输出 (22)3.3.2 低通滤波器的输出 (23)3.3.3 压控振荡器的输出 (24)3.4 稳定性能 (25)3.5 调制作用 (27)3.6 本章小结 (28)结论 (29)致谢 (30)参考文献 (31)附录A (33)附录B (36)第1章绪论1.1课题背景及研究意义在现代集成电路中，锁相环（Phase Locked Loop）是一种广泛应用于模拟、数字及数模混合电路系统中的非常重要的电路模块。

锁相技术总复习

第一章一.锁相环组成PLL 两种工作状态：捕获状态和锁定（或称同步）状态锁定后频差0=∙e θ，相差为常数=e θ基本锁相环的组成：⑴ 鉴相器（Phase Detector ）---PD ⑵ 环路滤波器（Loop Filter ）---LF⑶ 压控振荡器（Voltage Controlled Oscillator ）---VCO()t 1θ为输入量()t u i 的瞬时相位。

()t 2θ为输入量()t u o 的瞬时相位。

各部分分析：1．鉴相器是一个相位比较器，用于比较()t 1θ与()t 2θ之间的相位差错误！未找到引用源。

)]()(sin[21)]()(2sin[21)](cos[)](sin[)()(212121t t U U K t t t U U K t t U t t U K t u t u K o i m o o i m o o o i m o i m θθθθωθωθω-+++=++= 再经过低通滤波器（LPF ）滤除o ω2成分之后，得到误差电压)]()(sin[21)(21t t U U K t u o i m d θθ-=令 o i m d U U K U 21=为鉴相器的最大输出电压，得到)](sin[)(t U t u e d d θ= 2.环路滤波器及其传输函数环路滤波器是一个线性电路，在时域分析中可用一个传输算子)(p F 来表示，其中)(dt d p ≡是微分算子；在频域分析中可用传递函数)(s F 表示，其中)(Ω+=j s α是复频率；若用Ω=j s 代入就得到它的频率响应)(Ωj F ，故环路滤波器模型可表示为图定义控制电压 ()()()p F t u t u d c =（1）RC 积分滤波器这是结构最简单的低通滤波器, 传输算子：111)(τp p F +=，RC =1τ是时间常数，这是这种滤波器唯一可调的参数。

令p=j Ω,并代入(1-18)式,即可得滤波器的频率特性：111)(τΩ+=Ωj j F低通特性，相位滞后。

《锁相技术第章》课件

影响。
优化方法
通过调整环路带宽和相位裕量，可以提高线性范围和降低失
真性能。
04
锁相环路的设计与实现
设计步骤与注意事项
设计步骤确定系统性能指标：包括锁定时间、跟踪精度、噪声抑制等。
选择合适的鉴相器、环路滤波器和压控振荡器。
ቤተ መጻሕፍቲ ባይዱ
设计步骤与注意事项
计算相关参数：如环路带宽、滤波器阶数等。搭建电路并测试性能。
仿真验证法
利用仿真软件模拟环路行为，验证环路设计的正确性。
测试系统搭建与性能评估
测试系统搭建
性能评估指标
根据锁相环路的特性，搭建相应的测试系统，包括信号源、示波器、频谱分析仪等。
设定环路性能评估指标，如锁定时间、跟踪精度、噪声性能等。
测试步骤
性能评估
按照设定的测试步骤，对环路进行测试，记录测试数据。
数字化与软件化
01
随着技术的发展，锁相技术正朝着数字化和软件化的方向发展
，提高集成度和灵活性。
高性能与低成本
02
追求高性能的同时降低成本是锁相技术的重要发展趋势，以满
足更广泛的应用需求。
多功能与智能化
03
未来的锁相技术将具备更多的功能和智能化特性，如自适应滤
波、自动校准等。
THANKS
感谢观看
跟踪范围与动态响应
跟踪范围
指锁相环路能够跟踪的输入信号频率范围。
动态响应
指锁相环路对输入信号频率变化的响应速度。
影响因素
跟踪范围和动态响应受到环路带宽、相位裕量
和阻尼系数的影响。
优化方法
通过调整环路带宽和相位裕量，可以提高跟踪
范围和动态响应。
噪声性能

基于AT89C51的锁相频率合成器的设计

第一章绪论1.1 锁相环路锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，它在无线电技术的各个领域得到了很广泛的应用。

锁相环路有其独特的优良性能，它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。

它具有调制跟踪特性，可制成高性能的调制器和解调器。

它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。

70 年代以来，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，这就为锁相技术在更广泛的领域应用提供了条件。

锁相环是一个相位误差控制系统。

它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。

所谓全数字锁相环路(DPLL)就是环路部件全部数字化，采用数字鉴相器（DPD）、数字环路滤波器(DLF)、数控振荡器(DCO)构成的锁相环路。

本文采用锁相式频率合成的实现方法，实现中必须解决的关键技术问题是减小相位噪声，以满足用户提出的较为苛刻的相位噪声指标。

本课题是设计一个由单片机、定时计数器及单片机集成锁相环路组成的可程控频率合成器，所以设计过程会涉及到锁相环路、频率合成器和单片机方面的知识。

1.2 锁相技术发展锁相原理在数学理论方面，早在 30 年代无线电技术发展的初期就己出现。

1930 年己建立了同步控制理论的基础。

1932 年贝尔赛什(Bellescize)第一次公开发表了锁相环路的数学描述，用锁相环路提取相干载波来完成同步检波。

到了 40 年代，电视接收机的同步扫描电路中开始广泛地应用锁相技术，使电视图像的同步性能得到很大改善。

进入 50 年代，随着空间技术的发展，由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功，并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时解决了锁相环路最佳化设计问题。