国内外锁相环发展状况
锁相环控制技术
锁相环控制技术
锁相环控制技术（PLL）是一种用于同步电路的技术，它可以将不稳定的高频信号转换为稳定的低频信号，并将此信号与参考时钟同步。
在现代的电子系统中，PLL被广泛应用于时钟和频率合成器、相位偏振调制器和数字通信系统等方面。
PLL的基本原理是将输入信号通过相移器、低通滤波器和反馈路径输入到相频检测器中，相频检测器会将输入信号与参考时钟进行比较，以产生控制电压，调节相位，使输入信号同步于参考时钟。
PLL具有快速锁定、高精度、低抖动、宽锁定范围等优点，可以在不同频率范围内实现同步。
PLL控制技术在数字通信领域中的应用比较广泛，特别是在高速调制解调中。
PLL可以统一不同速率的数字数据信号，实现位同步，在光通信和宽带通信等领域起到了重要的作用。
另外，PLL还可以用于数字音频应用和稳定化射频源。
值得注意的是，PLL控制技术虽然具有较高的性能，但也存在一些缺点。
例如，PLL对于输入信号幅度和相位偏差的灵敏度较高，所以需要对输入信号进行预处理和加入缓冲电路等措施，以保证稳定性和性能。
在未来的发展趋势中，PLL控制技术将继续深入研究和应用。
随着数
字通信和无线通信等领域的发展，PLL技术将越来越受到重视。
同时，PLL控制技术的创新和发展也会促进数字电路和通信系统的进一步发展，为人们带来更多的便利和创新。
总之，作为一种重要的同步控制技术，PLL具有广泛的应用和前景。
未来的研究和发展将进一步推动其在不同领域中的应用和创新，为数
字电路和通信系统的发展带来更多的机遇和挑战。
数字锁相环
摘要本设计是在FPGA上设计数字锁相环。
选用的是ALTERA公司开发的的QuartusⅡ7.0作为软件开发平台，采用自上而下的设计方法，将数字锁相环（DPLL）分成了鉴相器（DPD）模块，数字环路滤波器（DLP）模块，数控振荡器（DCO）模块和除Ｎ分频。
最后将用VHDL语言编写好的程序通过QuartusⅡ7.0软件仿真，验证设计的正确性。
关键词：数字鉴相器（DPLL）,数字环路滤波器（DLP），数字压控振荡器（DCO），除N分频计数器；VHDL.。
Digital Phase-Locked LoopAbstract：This design is designed in the FPGA digital phase-locked loop. ALTERA selection is developed in the Quartus Ⅱ7.0 as a software development platform, using top-down design method, digital PLL (DPLL) is divided into a phase detector (DPD) module, digital loop filter (DLP ) module, numerical controlled oscillator (DCO) module and inter-N frequency. Finally a good use of VHDL language program through the Quartus Ⅱ 7.0 software simulation, design verification.Keywords:digital phase detector (DPLL), digital loop filter (DLP), Digital voltage controlled oscillator (DCO), except N frequency Counter；VHDL。
锁相环原理及应用PLL
锁相环原理及应用PLL（Phaze Locked Loop）锁相环自1932年问世以来，其应用领域遍及频率相位跟踪控制的各个领域，如通信、雷达、航天、测量、电视、控制等。
随着集成技术的发展，其应用的重要性已成为从事检测、通信、控制工作人员非常重要的应用工具手段，成为电子设备中常用的一种基本部件。
鉴于上述情况，非常有必要学习和掌握这门技术。
它是什么器件有如此大的威力呢？锁相环：是一个闭环的相位控制系统，它跟踪输入信号的相位，并自动锁定。
实现对输入信号频率和相位的自动跟踪。
它跟踪固定频率的输入信号时无频差，跟踪信号的相位时（锁相控制）精度很高；跟踪信号的频率变化的输入信号时（收音机）精度也很高。
它对输入信号恰似一个窄带跟踪滤波器，能够跟踪淹没在噪声之中的微弱信号。
鉴于上述种种独特功能，它在电子设备中越来越广泛地被采用。
它的窄带跟踪滤波和低门限特性，使它成为从噪声中检测调频调相合调幅信号的最佳方法之一。
§1 锁相环工作原理一、组成：锁相环由三个基本部件组成：鉴相器（PD）、低通滤波器（LF）和压控振荡器（VCO）构成。
与相敏检测器的不同之处在于参考信号由输出的信号闭环形成。
1.鉴相器：是一个相位比较环节，它把输入信号与压控振荡器输出信号的相位进行比较，产生对应两信号相位差的误差电压。
是两信号相位差鉴相器特性可以是多种多样的，有正弦形、方波、三角形、锯齿形特性。
它的电路有各种形式，主要有两类：1）相乘器电路2）序列电路：它的输出电压是输入信号过零点与反馈电压过零点之间时间差的函数。
这类鉴相器的输出只与波形的边沿有关，适用于方波，通常用电路构成。
2.低通滤波器（环路）：具有低通特性，滤除中的变频成分和噪声，以保证环路要求的性能，增加环路的稳定性，产生对应的一个直流控制电压。
常用的环路滤波器有：RC积分滤波器、无源比例积分滤波器和有源比较积分滤波器3.VCO（Voltage Controlled Oscillator）：它是一个电压—频率转换器，由控制产生相应频率，使其频率朝着输入信号的频率靠拢，由于相位负反馈的作用直至消除频差实现环路锁定。
锁相环技术的应用和发展
在社会的很多领域中锁相环技术得到了 广泛应用，这主要是因为锁相环路与其他控制 系统相比，优越性能较多，以下为其具体是我 性能。
4.1 跟踪性能
在锁定环路的情况下，如果频率输入发 生变化，那么压控振荡器就将会对这个变化有 所响应，从而及时对这一频率进行跟踪，从而 使输入以及输出能够同步。比较常见类型是锁 相接收机。
5 锁相环技术的实际应用
5.1 方波发生器
图 1 所示的电路是一个方波发生器，由 一个集成的 VCO 和一个锁相环 CD4046 组成。
图 1：双音频报警电路
只要 9 引脚连接器连接到电源，就可以实现基 本的方波振荡器。引脚 6 和引脚 7 之间的电容 器 C1 的功能是对振荡器进行加载和放电。可 以调节可变电阻 R1 的电阻对振荡器振荡频率 进行控制，并且通过 4 个引脚发射所需的方波 信号。
1 锁相环的原理
锁相环利用检测对信号的相位差进行输 入、输出，同时通过鉴相器将其向电压形式进 行转换，从而输出信号，再使用低通滤波器进 行滤波，将这一期间的信号当做压控振荡器的 电压控制，进而能够实现控制振荡器信号输出 的频率。接着通过反馈通道，在鉴相器输入端 接到振荡器信号输出的频率以及相位的反馈， 进而出现闭环控制。若是信号的输出频率和信 号的输入频率成正比，则电压输出和电压输入 间的相位差会保持恒定，从而实现电压输出和 电压输入的“锁相”。环路信号的输入如果在 相位以及频率上都是瞬变的，则压控振荡器相 位以及频率也是能够持续地跟踪信号输入的相 位以及频率变化，这一状态又叫做跟踪状态。
馈，并连续调节压控振荡器信号所产生的相位 , 以满足 VCO 信号输出相位和参考频率相位保 持常数或者是一致。
3 锁相环类型和特点
锁相环
如今，数字电路，特别是大规模集成数字电路技术的发展，给通信技术领域的发展提供了更有力的支持。
各种电子产品潮水般涌现入各个领域。
电子线路以其制作简单、易于控制、可靠性强、体积小、成本低廉等优点，以广泛应用于各个行业，电子产品无处不在，电子技术无处不用。
随着新器件的不断面市，新电路出现了更多的新功能，新的设计如雨后春笋般涌现！电子系统设计的多样化和复杂化的发展趋势，推动着EDA（电子设计自动化）软件的发展和完善进程。
传统的实现载波提取的部件通常是由CMOS 集成电路构成4046数字锁相环，中小规模TTL 集成电路74系列构成平方律部件和分频电路。
这类的载波提取部件工作频率低，可靠性差。
正因为大规模数字电路的发展，现在可将数字锁相环，平房律部件以及分频器直接写入FPGA，完成载波提取的功能。
现场可编程门阵列(FPGA)的出现是超大规模集成电路技术和计算机辅助设计技术发展的结果。
FPGA 器件集成度高、体积小，具有通过用户编程实现专门应用的功能。
他允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。
使用FPGA 器件可以大大缩短系统的研制周期，减少资金投入。
更吸引人的是，采用FPGA 器件可以将原来的电路板级产品集成为芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便地对设计进行在线修改。
FPGA 器件成为研制开发的理想器件，特别适合产品地样机开发和小批量生产，因此有时人们也把FPGA 称为可编程的ASIC。
另一方面，20世纪90年代以后高精密度PLD 在生产工艺、器件地编程和测试技术等方面都有了飞速的发展。
例如CPLD 的集成度一般可达数千甚至上万门，ALTERA 公司推出的EPM9560，其单密度达到12000个可用门，包括多达50个宏单元，216个用户I/O 引脚，并能提供15ns 的脚至脚延时，16位计数器的最高工作频率为118MHZ。
可编程逻辑器件的技术的高速发展。
锁相环与MATLAB仿真讲解
目录中文摘要 (3)英文摘要 (4)前言 (6)第一章绪论 (7)1．1 锁相环的发展及国内外研究现状 (7)1．2 本文的主要内容组织 (9)第二章锁相环的基本理论 (10)2.1锁相环的工作原理 (11)2.1.1鉴相器 (11)2.1.2 低通滤波器 (13)2.1.3 压控振荡器 (15)2.2锁相环的工作状态 (15)2.3锁相环的非线性工作性能分析 (17)2.3.1跟踪性能 (18)2.3.2捕获性能 (18)2.3.3失锁状态 (19)2.4锁相环的稳定性 (20)2.5信号流程图 (21)2.6锁相环的优良特性 (21)2.7锁相环的应用 (22)2.7.1锁相环在调制和解调中的应用 (22)2.7.2锁相环在频率合成器中的应用 (23)2.8本章小结 (23)第三章锁相环的噪声分析 (24)3.1锁相环的输入噪声 (24)3.2压控振荡器的噪声 (24)3.3相位噪声的抑制 (26)3.4本章小结 (27)第四章二阶锁相环仿真及结果 (28)4.1仿真介绍 (28)4.2程序代码 (28)4.3仿真结果 (34)4.4本章小结 (36)结论 (38)致谢 (39)参考文献 (40)毕业设计小结 (41)摘要锁相环电路是使一个特殊系统跟踪另外一个系统，更确切的说是一种输出信号在频率和相位上能够与输入参考信号同步的电路，它是模拟及数模混合电路中的一个基本的而且是非常重要的模块。
由于锁相环具有捕获、跟踪和窄带滤波的作用，因此被应用在通信、微处理器、以及卫星等许多领域。
锁相环是通信电路里时钟电路的一个重要模块。
本文详细介绍了锁相环设计中所涉及的各项指标计。
论文首先对锁相环的发展历史和研究现状做了介绍，然后从其基本工作原理出发，以传统锁相环的结构为基础，得到了锁相环的数学模型，对锁相环的跟踪性能、捕获性能、稳定性以及噪声性能等各种性能进行了分析，对锁相环的各项指标参数进行了详细推导，得出了锁相环数学分析的结论。
锁相环论文
毕业设计（论文）论文题目：锁相环设计学生姓名：何宝园学号： 082006008专业：电子信息工程指导教师：程伟第1章绪论1.1 课题研究的目的意义本次进行研究的课题是全数字锁相环。
锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop，简称PLL。
其作用是使得电路上的时钟和某一外部时钟的相位同步。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛，随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。
因此，对全数字锁相环的研究和应用得到了越来越多的关注。
传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据。
对于高阶全数字锁相环，其数字滤波器常常采用基于DSP 的运算电路。
这种结构的锁相环，当环路带宽很窄时，环路滤波器的实现将需要很大的电路量，这给专用集成电路的应用和片上系统SOC（system on chip）的设计带来一定困难。
另一种类型的全数字锁相环是采用脉冲序列低通滤波计数电路作为环路滤波器，如随机徘徊序列滤波器、先N 后M 序列滤波器等。
这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算，获得可控振荡器模块的振荡控制参数。
1.2 国内外研究现状1.2.1 锁相环技术的产生背景锁相环路诞生于20世纪30年代。
在40年代开始在电视接收技术中得到广泛应用。
此后空间技术的发展又极大的促进了锁相技术的发展，现已广泛应用于电子技术的各个领域。
随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。
数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。
锁相环
1.引言从1932年，de Bellescize实现第一个锁相环，提出同步检波理论开始，人们就在不断探索锁相环技术的应用。
但直到20世纪70年代，由于集成电路技术高速发展，集成锁相环技术逐渐兴起，锁相环的成本逐渐降低，功能逐渐完善，才为锁相环技术的应用提供了广阔的空间。
到目前为止，在通信雷达、测量仪表、航天航海、计算机以及工业、地质等等技术领域，广泛的应用锁相环进行滤波，频率合成，调制解调等工作。
随着数字电子技术逐渐成熟，数字锁相环也随之兴起。
大量涌现的数字锁相环在数字载波信号传输同步，位同步，相干解调技术等方面应用广泛。
但是数字锁相环的出现一开始其实是一个半模拟的电路，电路中还是有一部分模拟器件，模拟器件就会受到温度和电压等因素的影响，为了解决这些问题，出现了全数字锁相环技术。
全数字锁相环精度高，不会受到电压和温度的影响，可预设锁相环的中心频率和环路带宽，易于构建高阶锁相环。
随着集成电路技术的发展，锁相环的频率不断提高，而且还可以把整个系统制造成SOC，将锁相环电路制作成一个功能IP核嵌入SOC中构成片内锁相环。
同时随着FPGA和CPLD等技术的快速发展，全数字锁相环的实现方法和性能指标也得到了很快的发展和很大的提高。
锁相环技术虽然已经80多年的发展历史，但锁相环技术的应用领域也在不断扩大，不断发展的高科技对锁相环技术的性能要求也在不断提高，国内外许多电路设计工程师都在对锁相环技术进行持续研究以获得新的锁相环结构来满足不同场合的性能需要。
区别于传统的全数字锁相环，本文在电路中加入N值控制电路，着重讨论两个方面的问题，一是对锁相状态进行监测，通过对异或门鉴相器输出波形dout 的监测来判断锁相环是否已进入锁定状态；二是对N分频器的N值制作了一个N值产生模块，通过高频时钟对输入信号fin的高电平时间进行采样，产生出系统实际需要的N值，大大方便了锁相环在带宽范围内对任意频率的输入信号的频率跟踪。
2. 系统方案经典的数字锁相环（DPLL）是一个半模拟的电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
国内外锁相环发展状况
锁相环（PLL）是自动频率控制和自动相位控制技术的融合。
其发展历程如下：
- 20世纪30年代：在数学理论方面的原理已出现。
1930年建立了同步控制理论的基础，1932年法国工程师贝尔赛什（Bellecize）发表了锁相环路的数学描述和同步检波论，第一次公开发表了对锁相环路的数学描述。
- 20世纪40年代：锁相技术首先被用在同步接收中，为同步检波提供一个与输入信号载波同频的本地参考信号，同步检波能够在低信噪比条件下工作，且没有大信号检波时导致失真的缺点，因而受到人们的关注，但由于电路构成复杂以及成本高等原因，当时没有获得广泛应用。
- 20世纪50年代：随着空间技术的发展，锁相环开始得到应用，迅速发展。
- 20世纪60年代：维特比（Viterbi）研究了无噪声锁相环路的非线性理论问题，发表了相干通信原理的论文。
最初的锁相环都是利用分立元件搭建的，由于技术和成本方面的原因，所以当时只是用于航天、航空等军事和精密测量等领域。
集成电路技术出现后，直到1965年左右，随着半导体技术的发展，第一块锁相环芯片出现之后，锁相环才作为一个低成本的多功能组件开始大量应用各种领域。
- 20世纪70年代：随着数字集成电路的发展，锁相环逐渐实现数字化，锁相环的应用范围也不断扩大。
- 20世纪80年代：锁相环的设计更加注重性能和功能的提升，同时也开始出现了一些高性能的锁相环产品。
- 20世纪90年代：锁相环的应用范围进一步扩大，包括通信、计算机、消费电子等领域。
- 21世纪初至今：锁相环的发展更加注重集成度、性能和功耗的优化，同时也出现了一些新的应用领域，如物联网、汽车电子等。
总的来说，随着科技的不断发展，锁相环的应用场景将越来越广泛，同时也将面临更多的挑战和机遇。