采样保持电路
采样保持电路
一、采样保持电路结构的选择常见的采样保持结构有以下两种：图1、电荷传输型采样保持电路图2、电容翻转型采样保持电路图3、图1，图2所用的时钟信号工作原理：一、电荷传输型采样保持电路首先Φ1、Φ1’为高电平，采样电容CS 对输入信号进行采样，然后Φ1’比Φ1提前0.4ns 进入下降沿，此时x 点为高阻状态，故当Φ1变为低电平，即ks1开关关断时，x 点不再导通，即抑制了开关ks1的电荷注入效应。
当Φ2为高电平的时候，Φ1、Φ1’此时为低电平，电路进入保持状体。
CS 上的差分电荷就传到了Cf 上，此时差分输出电压即为差分输入电压（CS=Cf ）。
二、电容翻转型采样保持电路首先Φ1、Φ1’为高电平，采样电容CS 对输入信号进行采样，然后Φ1’比Φ1提前0.4ns 进入下降沿，此时x 点为高阻状态，故当Φ1变为低电平，即ks1开关关断时，x 点不再导通，即抑制了开关ks1的电荷注入效应。
当Φ2为高定平时，采样电容C 的左端接放大器的输出端，因为输出共模电平等于输入共模电平，所以采样保持电路的输出等于采样保持电路的输入。
对两种结构进行对比。
1、 所需放大器的带宽。
为简化分析我们将其简化为单极点系统，则放大器的传输函数为：()1A A S sω=+ (1)式中：A 表示低频增益，0ω为3dB 带宽。
将放大器接成闭环后，其闭环传输函数为：00/(1/)/(1)()1/(1)11/A s A fA Ac S Af s fA s ωωω++==++++ （2） 其中f 为反馈系数。
则该闭环系统的时间常数为： τ=01/fA ω= 1/n f ω (3) 其中n ω为运放的单位增益带宽对于单位阶跃输入信号，闭环系统输出阶跃响应为： Vout （t ）= /1(1)()t e u t f-τ- （4）同样我们要求输出的误差必须小于1/2LSB ，得/t e -τ<112N + (5)从（3）、（5）我们可得11ln 2N n pft ω+>（6） 其中p t 为信号建立时间，大约为3/8T 。
信号转换I-模拟开关采样保持电路概要
36
➢模拟开关中存储电容的性能要求
选用介质吸附效应小和泄漏电阻大的电容器，如聚 苯乙烯，钽电容和聚碳酸脂电容器等。
➢当电路从采样转到保持（充电结束时），介质的吸附 效应会使电容器上的电压下降，被保持的电压低于采样 转保持瞬间的输入电压； ➢开关接通时，电容放电，介质吸附效应会使放电后的 电容电压回升，引起小信号峰值的误差。 ➢电容器的泄漏电阻引起电容上的保持电压随时间逐渐 减小，降低保持精度
➢实际的场效应模拟开关模型
1 当闭合时,相当一个小电阻 (如DG403, RON<30欧姆)
2 当断开时,相当一个小的电容 (如DG403;约0.5PF)
3 当断开时,还存在一定量的泄漏电流 (DG403;<0.5NA)
35
MOS开关
MOS采样电路
采样模式时的等效电路
ＭＯＳ开关在“开”状态，存在一定的电阻；
a)吸电流；b）拉电流
N沟道MOSFET的 Ron-ui特性
N沟道增强型MOSFET开关原理 当ui吸入电流时，ui端为S，uo为D； 当uo吸入电流时，uo端为S，ui为D；
Ron随ui不同而变化
31
➢P沟道增强型MOSFET开关（绝缘栅型）
VGS小于VT的绝对值, 场效应管不能导通。 P沟道增强型MOSFET衬底B接高电位才能正常工作 32
5
一、基本理论
6
如何实现采样和保持？
采样: 采集器必须与输入信号相连接，且不影响输入 信号；采样的信号是被采信号的“拷贝”。 保持：能储存信号（信号的存在是以能量来刻画） 能够存储能量的元件：电感和电容
通常电感体积大，价格高，在集成电路中制造较 困难，同时,电流的信号也很难处理,故较少使用。 通过分析，我们用一个开关和电容就可实现信号 的采样和保持。
采样保持电路名词解释，采样保持器作用是什么？一文给你讲清楚
采样保持电路名词解释，采样保持器作用是什么？一文给你讲清楚主要是关于：采样保持名词解释、采样保持电路工作原理、采样保持电路功能、采样保持电路作用以及采样保持电路设计。
一、采样保持名词解释采样保持电路从模拟输入信号中提取样本并将它们保持特定时间段，然后输出输入信号的采样部分。
采样保持电路仅适用于对几微秒的输入信号进行采样。
采样保持电路由开关器件、电容和运算放大器组成。
电容是采样和保持电路的核心，因为它是保持采样输入信号并根据命令输入将其提供到输出端的电路。
采样电路主要用于模数转换器，以消除输入信号中的某些变化，这些变化可能会破坏转换过程。
最简单的采样保持电路原理图如下图所示。
最简单的采样保持电路•Vs：输出信号•C：电•S：作为开关工作的 MOS 晶体管•Va：输入信号二、采样保持电路典型的采样保持电路框图如下：采样保持电路框图一般施加的输入电压信号是连续变化的模拟信号。
提供命令输入来触发输入信号的采样和保持。
命令输入只不过是一个开/关信号，用于开始/停止输入信号的采样，一般是PWM。
采样和保持过程取决于命令输入。
当开关闭合时，信号被采样，当它打开时，电路保持输出信号。
开关的开/关状态由指令输入控制。
时钟脉冲激活开关(S)。
根据时钟脉冲，输入信号被采样或保持为最近采样的值。
当时钟脉冲为高电平时对输入信号进行采样，并在时钟脉冲为低电平时保留这些值。
该电路可以在两种模式下工作，这取决于采样和保持时钟信号的逻辑电平。
时钟切换的输入脉冲和电路的输出如下图所示。
开关时钟脉冲和电路输出三、采样保持电路功能及工作原理采样保持电路的工作原理可以通过其组件的工作原理来简单理解。
构建采样保持电路的主要部件包括一个 N 沟道增强型 MOSFET、一个电容和一个高精度运算放大器。
作为开关元件，使用了 N 沟道增强型 MOSFET。
输入电压通过其漏极端子给出，控制电压也通过其栅极端子给出。
当施加控制电压的+ve 脉冲时，MOSFET将处于激活状态。
3.1、采样保持电路
第三章高性能的ADC和DAC模数转换时一种将模拟输入信号转换成N位数字输入信号的技术。
在进行AD转换时，转换需要一定的时间，因此通常需要在转换期间将输入信号保持不变，才能保证转换的正确性。
故需要对输入信号进行采样和保持。
先介绍采样和保持放大器(简称采保电路)。
问题：一般在哪几种情况下必须使用采保？3.1采样与保持放大器(Sample & Hold Amplifier) S/H也有称为(Track & Hold) T/H1.基本工作原理和框图采样与保持放大器是一种具有2个输入(信号输入和控制输入)，一个输出的电路。
两种工作模式(1)采样Sample(跟踪Track)模式：输出精确地跟踪输入的变化，直到出现保持命令。
(2)保持模式(Hold)：输出保持控制命令出现时刻的输入信号的最终值。
2.S/H放大器的用途(1)最主要的用途：作为ADC的驱动器。
如：逐次比较和分量程ADC都要求在数模转换期间输入信号保持不变(像直流)。
(2)多通道同步采样系统。
(3)峰值检波器，延迟线。
3.S/H放大器的基本电路电路构成：四部分。
输入放大器A1，储能元件(保持电容，外接)C，输出缓冲器A2和开关驱动器(1)储能元件：是S/H放大器的心脏，其上的电压在保持期间要求基本不变，在采样期间要能精确跟踪输入信号的变化。
(2)输入放大器：要求具有高输入阻抗，以减少对前级影响。
其输出可作为一个低输出阻抗的信号源，用来对保持电容充电。
(3)输出放大器：要求其输入阻抗极高，以减少保持期间对保持电容的放电。
(4)开关驱动器：用来切换两种工作模式。
要求导通时开关内阻小，关断时阻抗大。
保持电容的容值：大，利于保持不利于跟踪；小，利于跟踪不利于保持；4.S/H放大器的技术指标分两种模式来讨论技术指标，分为静态和动态两类。
(1)跟踪模式(和普通的放大器一样)1)失调：对零输入，输出随时间和温度对零点的偏移。
2)非线性：输出作为输入的函数，该曲线对理想直线的偏差，一般用满标度的百分数表示。
简述mos采样保持电路
简述mos采样保持电路英文回答：MOS Sampling and Hold Circuit.A MOS sampling and hold circuit (S/H) is an analog circuit that captures and holds a voltage signal at a specific point in time. It is commonly used in signal processing applications where a signal needs to be held constant for дальнейшая обработка.The basic operation of a MOS S/H circuit involves two main stages:1. Sampling: During the sampling phase, a switch (typically a MOSFET) is closed, connecting the input signal to a capacitor. The capacitor rapidly charges to the voltage level of the input signal.2. Holding: Once the sampling phase is complete, theswitch is opened, disconnecting the capacitor from the input signal. The capacitor retains the stored voltage, effectively "holding" the signal at that instant.中文回答：MOS采样保持电路。
MOS采样保持电路（S/H）是一种模拟电路，它可以在特定的时间点捕捉并保持电压信号。
采样保持电路（一）
采样保持电路（一）
采样保持电路(采样/保持器)又称为采样保持放大器。
当对模拟信号进行A/D转换时，需要一定的转换时间，在这个转换时间内，模拟信号要保持基本不变，这样才能保证转换精度。
采样保持电路即为实现这种功能的电路。
一、基本原理
在输入逻辑电平控制下出于“采样”或“保持”两种工作状态。
“采样”状态下电路的输出跟踪输入模拟信号，在“保持”状态下电路的输出保持前次采样结束时刻的瞬时输入模拟信号，直至进入下一次采样状态为止。
下图为采样/保持示意图：
最基本的采样/保持器由模拟开关、存储元件(保持电容)和缓冲放大器组成。
如下图：
当Vc为采样电平时，开关s导通，模拟信号Vi通过S向CH充电，输出电压Vo跟踪模拟信号的变化；当Vc为保持电平时，开关S 断开，输出电压Vo保持在模拟开关断开瞬间的输入信号值。
高输入阻抗的缓冲放大器的作用是把CH和负载隔离，否则保持阶段在CH上的
电荷会通过负载放掉，无法实现保持功能。
二、采样/保持器的基本结构
1、串联型
2、反馈型
3、电容校正型。
采样保持电路
➢ 在这种条件下，V1的漏电流大约减小两个数量级。
-E
V ui
R V1
∞
-
+
+N
uo
C
Uc
➢ 可见采用V1后能将V与存储电容C隔离， ➢ 一方面使V的漏电流不流经存储电容， ➢ 另一方面又有效地降低了V1的漏流，从而提高了存储电容的
保持精度。
二、采样保持实用电路
（2）电容校正方法 ➢ 应用补偿电容C1来减小开关漏电流及运算放大器偏
对采样保持电路的主要 要求：
基本原理
精度和速度，充电快、 放电慢
导通电阻、截止电 阻、延迟时间
∞
-
+Biblioteka ui+ N1
∞
-
S
+
+
C UC
为提高实际电路的精度 和速度，需同时从元件 和电路两方面着手解决。
uo
带宽，上升速 率、最大输出 电流和漂移
漏电流
输入阻抗、上升速 率、漂移
采样保持电路
基本原理
采样保持电路的主要性能指标： 捕捉时间：从发出采样指令的时刻起，到输出值达到
处于采样状态，等效电路如图。
Uc
R1
VD1
VD2 V2
C1
V1
∞
∞ -
R2
+
R3 V
-
+
+ N2
uo
ui
+ N1
C
二、采样保持实用电路
当Uc为高电平时：
Ron2
C1
等效电路如图。
∞
∞
-
-
Ron
+
uo
+
(完整)采样保持电路
采样-保持电路采样一保持（S/H ）电路具有采集某一瞬间的模拟输入信号，并根据需要保持并输出 所采集的电压数值的功能。
S / H 电路广泛应用于多路快速数据检测系统。
采样一保持电路基本工作原理及性能1、S/H 电路基本工作原理S/H 电路的原理电路、电路符号及波形如图所示。
S/H 电路的原理电路、电路符号及波形 电路中，SW 为模拟电子开关，其状态由逻辑控制信号vc 控制.CH 为保持电容，其两端电压即为S/H 电路输出电压vo.当控制信号vc 为高电平“1”时，模拟电子开关SW 闭合S/H 电路进入采样状态，输入信号vs （t ） 迅速对CH 充电，vo （t ）精确地跟踪输入信号；当vc 为低电平“0”时，SW 断开CH 立即停止充电S/H 电路进入保持状态，vo （t ）保持SW 断开瞬间的输入信号电压值不变。
理想采样一保持特性如图（c ） 所示，其数学表达式为5（力Qc = T”,采样期）v s （t D ）（玫=“0”,保持期）式中，to 为逻辑控制信号vc 从“1”变为“0”的时间。
实际的采样一保持电路，常需设置缓冲级把模拟开关SW/保持电容CH 与信号源及负载隔离开，以 提高采样一保持电路的性能.2、S/H 电路性能指标6）电路符号（。
）波弗S/H电路的主要性能指标有采样时间、断开时间；采样精度、保持精度等.（1）采样时间和断开时间S/H电路由保持状态变为采样状态，或由采样状态变为保持状态并不是瞬间完成，需要一定的时间。
从发出采样指令开始到输出信号达到所规定的误差范围内的数值为止，所需的时间称为采样时间（又称捕捉时间），一般为0。
1~10^$数量级。
从发出保持指令开始到模拟开关断开,输出稳定下来为止,所需的时间称为断开时间（又称孔径时间），一般为10〜150门$数量级.采样时间长，电路的跟踪特性差；断开时间长，电路的保持特性不好。
两者都限制了5 /H电路工作频率的提高，即限制了电路工作速度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
采样—保持电路
采样一保持（S/H）电路具有采集某一瞬间的模拟输入信号，并根据需要保持并输出所采集的电压数值的功能。
S/H电路广泛应用于多路快速数据检测系统。
一、采样—保持电路基本工作原理及性能
1、S/H电路基本工作原理
S/H电路的原理电路、电路符号及波形如图所示。
S/H电路的原理电路、电路符号及波形
电路中，SW为模拟电子开关，其状态由逻辑控制信号vc控制。
CH为保持电容，其两端电压即为S/H电路输出电压vo。
当控制信号vc为高电平“1”时，模拟电子开关SW闭合S/H电路进入采样状态，输入信号vs(t)迅速对CH充电，vo(t)精确地跟踪输入信号；当vc为低电平“0”时，SW断开CH立即停止充电S/H电路进入保持状态，vo(t)保持SW断开瞬间的输入信号电压值不变。
理想采样一保持特性如图（c）所示，其数学表达式为
式中，to为逻辑控制信号vc从“1”变为“0”的时间。
实际的采样一保持电路，常需设置缓冲级把模拟开关SW，保持电容CH与信号源及负载隔离开，以提高采样一保持电路的性能。
2、S/H电路性能指标
S/H电路的主要性能指标有采样时间、断开时间；采样精度、保持精度等。
（1）采样时间和断开时间
S/H电路由保持状态变为采样状态，或由采样状态变为保持状态并不是瞬间完
成，需要一定的时间。
从发出采样指令开始到输出信号达到所规定的误差范围内的数值为止，所需的
时间称为采样时间（又称捕捉时间），一般为0.1～10μs数量级。
从发出保持指令开始到模拟开关断开，输出稳定下来为止，所需的时间称为断
开时间（又称孔径时间），一般为10～150 ns数量级。
采样时间长，电路的跟踪特性差；断开时间长，电路的保持特性不好。
两者都
限制了S/H电路工作频率的提高，即限制了电路工作速度。
（2）采样精度和保持精度
实际的S/H电路，采样期间，输出信号难于准确稳定地跟踪输入信号，两信号
间存在一定的偏差，称为采样偏移误差。
保持期间，输出信号也不可能绝对维
持不变，总是有所下降，即实际保持值与理想保持值之间存在一定的误差。
采样精度和保持精度分别说明采样期和保持期实际特性与理想特性接近的程
度。
精度越高，误差越小，说明实际特性就越接近理想特性。
一般来说，对快速变化信号，应采用高速S/H电路，其采样精度和保持精度相
应会比较高，而对于慢速变化信号，当要求保持期较长时，采用高速S/H电路，
则其保持精度不一定高。
二、反相型S/H电路
1、简单反相型S/H电路
图所示为简单的反相型S/H电路。
它由场效应管T构成的模拟电子开关、保持
电容CH及反相工作的运放A组成。
简单的反相型S/H电路
当控制信号V C＞0时，隔离二极管D1截止，N沟道结型场效应管T1导通，输入信号V5通过运放A及Rf，R1对CH充电，电路处于采样状态。
当Vc＜0时，D导通，T的栅极加上比夹断电压VP（＜0＝的数值更大的负电压而截止，CH 停止充电，电路处于保持状态。
S/H电路处于采样状态时，若略去场效应管导通内阻Ron，电路实质上是一个一阶RC有源低通滤波器，其低频传输系数为一Rf/R1，高频端截止频率fH＝1 /2πRfCH。
为使vo能跟踪vS的变化，应取Rf＝R1，而且介应尽可能提高，否则会延长采样时间。
但由于场效应管T 导通电阻Ron约几百欧姆，而且受工作电流及温度的影响，因而将影响采样精度及延长采样时间。
S/H电路处于保持状态时，由于场效应管截止时存在泄漏电流，将影响保持精度。
这种简单的反相型S/H电路仅适用于对精度和速度要求较低
2、改进的反相型S/H电路
改进的反相型S/H电路
上图所示为改进的反相型S/H电路。
它与前面所示简单电路相比，仅增加了双
极型PNP管T2、二极管D2及R4。
当VC＞0时，采样期，T2截止，不影响采样工作状态。
当vc＜0时，保持期，T2饱和导通使场效应管T1源极电压箝位于T2的饱和压降Vces，电压很低，
T1的泄漏电流大大减小，从而减小对保持精度的影响。
反相型S/H电路输入电阻低，其值等于R1，而且精度较低。
三、同相型S/H电路
1、简单同相型S/H电路
图5.3.1所示为简单的同相型S/H电路。
它由场效应管T构成的模拟电子开关、保持电容CH和运放A构成的电压跟随器等组成。
简单的同相型S/H电路
当VC＞0时，T导通，S/H电路处于采样状态；当VC＜0时，T截止，S/H电路处于保持状态。
这种电路，场效应管参数对电路精度的影响与反相型相同，电路精度较低，而输入电阻比反相型S/H电路大。
2、改进的同相型S/H电路
图所示为改进的同相型S/H电路。
改进的同相型S/H电路
由图可知，当VC＞0时，P沟道结型场效应管T2截止，N沟道结型场效应管T1和T3导通，其导通电阻分别为Ron1和Ron2，电路处于采样状态。
运放A1、A2和R3构成负反馈电路，其中A1为误差放大器，当输出电压vo≠0时，通过反馈校正作用，使vO= Vs。
环内Ron1和Ron2及A1、A2的失调和漂移对精度的影响均大大地削弱。
因而提高了S/H电路的采样精度。
当VC＜0时，T1和T3截止，T2导通，电路处于保持状态。
T2导通使A1继续处于负反馈闭环状态，避免A1处于开环应用而进入深度饱和状态，以缩短S/H电路从保持状态到采样状态的过渡时间。
由于T1和T3为对称管，两管的泄漏电流值相等，且反馈补偿电容Cs＝CH，因而开关管泄漏电流、A2的基极偏置电流将在Cs、CH上产生数值相同的电压变化量，而且两电容电压的变化对输出电压vO的影响刚好相反，互相抵消，大大地提高了S/H电路的保持精度。