第9讲数字比较器与加法器
减法器、加法器、倍乘器、反相器、积分器、微分器的运算特点
减法器、加法器、倍乘器、反相器、积分器、微分器的运算特点1. 引言1.1 概述减法器、加法器、倍乘器、反相器、积分器和微分器是数字电路中常用的基本运算单元。
它们在各种电子设备和系统中扮演着重要的角色。
这些运算特点的详细了解对于理解数字电路的工作原理以及设计和应用具有重要意义。
1.2 文章结构本文将从六个方面详细介绍减法器、加法器、倍乘器、反相器、积分器和微分器的运算特点。
首先，我们将介绍每个运算特点的原理，包括其工作原理和数学模型。
然后，我们将讨论它们各自的功能与用途，以及它们在不同领域中的实际应用案例。
最后，我们将进行对比分析，并展望未来关于这些运算特点的发展方向。
1.3 目的本文旨在全面介绍减法器、加法器、倍乘器、反相器、积分器和微分器的运算特点，并探讨它们在实际应用中起到的作用。
通过深入了解这些运算特点，读者可以更好地理解数字电路的基础知识，并能够灵活运用它们进行信息处理和信号处理。
此外，本文还将展望这些运算特点未来的发展方向，为读者提供了进一步研究和应用的参考依据。
2. 减法器的运算特点减法器是一种常见的数字电路，用于实现数字信号的减法运算。
本节将首先介绍减法器的基本原理，包括其电路结构和工作方式。
然后，我们将详细讨论减法器的功能与用途，以及在实际中广泛应用的案例。
2.1 原理介绍减法器是由数个逻辑门组成的电路，在输入端接收两个二进制数作为操作数，并输出它们的差值。
它采用补码运算进行计算，通过对被减数取反并加上减数进行补码相加来得到结果。
通常使用二进制加法器结构实现。
2.2 功能与用途减法器主要功能是进行数字信号的减法运算。
在数字电子领域中，大量应用了减法器来实现不同功能模块——如比较、编码、解码、数据处理和控制等，在计算机系统、通信设备、图像处理和音频处理等领域有着广泛应用。
2.3 实际应用案例减法器在很多领域中都有实际应用。
例如，在计算机的算术逻辑单元(ALU)中，减法器用于进行整数和浮点数的减法计算。
电工与电子技术组合逻辑电路
2．交换律
A + B = B + A AB = BA 3．结合律
A + B + C = (A + B) + C = A + (B + C) (AB)C = A(BC) 4．分配律
A(B + C) = AB + AC A + BC = (A + B) (A + C)
5．吸收律 A + AB = A A(A + B) = A
第9章 门电路和组合逻辑电路
9.1逻辑代数
9.1.1 基本逻辑运算 用1表示逻辑“真”，用0表示逻辑“假” 若规定高电平为1，低电平为0，称为正逻辑系统。 若规定低电平为1，高电平为0，则称为负逻辑系统。 本书中采用的都是正逻辑系统 实际电路中，电平值≥2.4V，是高电平，逻辑值是1； 电平值≤0.4V，是低电平 ，逻辑值是0。
当输入某一个十进制数码时，只要使相应的输入端为高电平，
其余各输入端均为低电平，编码器的4个输出端Y3Y2Y1Y0就将出 现一组相应的二进制代码
8421BCD编码器真值表
I0
I1
I2
I3
I4
I5
I6
I7
I8
I9
Y3 Y2 Y1 Y0
10000000000000
01000000000001
00100000000010
ABC
Y
例如，当A、B、C = 0、1、1时，
Y = 1可写成Y = ABC
000 001
0 0
总的输出表示成这些与项的 或函数。
010
0
011
1
三人表决电路逻辑函数的与或表达式为
cpu中的算术逻辑单元
cpu中的算术逻辑单元CPU中的算术逻辑单元（ALU）是一个集成电路，用于执行基本的算术和逻辑运算，例如加法、减法、位移、比较和逻辑运算。
ALU是CPU的核心组件之一，它通过完成基本的计算操作，使得CPU具备了处理数据的能力。
在本文中，我们将对CPU中的ALU进行详细的介绍。
ALU的组成ALU通常由以下组件组成：1. 加法器和递增器加法器是ALU中最基本的组件之一。
它用于将两个数字相加，并将结果存储在一个寄存器中。
递增器则可以对数字进行递增操作，它也是基于加法器构建的。
加法器和递增器是ALU中最常用的组件之一。
2. 减法器减法器是一个用于执行减法运算的组件。
与加法器不同，它需要从第二个数字中减去第一个数字，并将结果存储在一个寄存器中。
减法器是ALU中另一个重要的组件。
3. 位移器位移器用于将数字左移或右移指定的位数。
它可以用于实现高精度计算、乘法和除法等计算操作。
位移器可以实现单精度或双精度浮点数的移位和移动。
4. 逻辑运算器逻辑运算器是用于执行逻辑运算的组件。
它可以执行AND、OR、XOR、NOT等运算，用于处理数字的位。
逻辑运算器可以用于实现加密、哈希运算等操作。
5. 比较器比较器用于比较两个数字的大小。
它可以比较整数、浮点数和符号数等。
比较器可以用于控制流程和实现条件语句。
ALU的工作原理ALU的工作原理是通过将两个输入数字传递给ALU，然后执行计算操作，最后将结果存储回输出寄存器。
ALU中的控制器会根据执行的操作类型来控制各个子组件的工作。
例如，在执行加法操作时，控制器将读取两个数字并将它们传递到加法器中。
加法器将执行加法运算，并将结果存储回输出寄存器。
然后，控制器将通过数据传输总线将输出数据发送到需要使用该数据的组件中。
CPU中的ALU可以用于执行各种不同的计算操作。
它可用于计算机科学中的各种情况，如浮点数运算、高精度计算、二进制逆向工程和哈希运算等。
ALU还可以用于控制流程和实现条件语句。
数字电路的基础知识 几种常用的组合逻辑组件
（2-1）
加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的叠加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。
（2-2）
（1）半加器：
半加运算不考虑从低位来的进位
A---加数；B---被加数；S---本位和； C---进位。
设ABC每个输出代表一种组合。 b.由状态表写出逻辑式 c.由逻辑式画出逻辑图
（2-23）
2-4线译码器74LS139的内部线路
A1
A0 输入
S
控制端
&
Y3
&
Y2
输出
&
Y1
&
Y0
（2-24）
74LS139的功能表
S
A1 A0
Y0
Y1
Y2
Y3
1XX 1 1 1 1
0000111
0011011
0101101
（2-36）
0111110
“—”表示低电平有效。
（2-25）
74LS139管脚图
Ucc 2S 2A0 2A1 2Y0 2Y1 2Y2 2Y3
2S 2A0 2A1 2Y0 2Y1 2Y2 2Y3
1S
1A0 1A1 1Y0 1Y1 1Y2 1Y3
1S 1A0 1A1 1Y0 1Y1 1Y2 1Y3 GND
一片139种含两个2-4译码器
（2-26）
例：利用线译码器分时将采样数据送入计算机。
总 线
三态门
EA 三态门
EB 三态门
EC 三态门
ED
A
B
C
加法器、比较器
Y( A B ) (A 3 B3 ) (A 2 B2 ) (A 1 B1 ) A 0 B0 ) I ( A B )
Y B ( A B ) A 2 B ( A B ) ( A B ) A1 B ( A B ) A3 3 3 3 2 3 3 2 2 1 ( A B ) ( A B ) ( A B ) A0 B (A3 B3 ) (A 2 B 2 ) (A1 B1 ) A 0 B 0 ) I ( A B ) 3 3 2 2 1 1 0
74LS85逻辑图
L1 (A>B) ≥1 L2 (A<B) ≥1 L3 (A=B)
&
&
&
&
&
&
&
&
&
&
&
≥1 & 1 A3 & 1 B3 & 1 A2
≥1 & 1 B2 & 1 A1
≥1 & 1 B1 & 1 A0
≥1 & 1 B0 A'>B' A'<B' A'=B'
集成电路CC14585 实现4位二进制数的比较
加法器 数值比较器 冒险竞争【VIP专享】
1位加法器
（1）半加器：半加运算不考虑从低位来的进位 A---加数;B---被加数;S---本位和;Co---进位。
真值表
A
B
Co
S
0
0
0
0
0
1
0
1
1
0
0
1
1
1
1
0
S AB AB A B
Co AB
S AB AB A B Co AB
逻辑图
2个输入端
逻辑符号
2个输出 端
（2）全加器
Y3Y2Y1Y0 DCBA 0011
00100101
00110110
01000111
01011000
01101001
01111010
10001011
10011100
题4.26 用一片74LS283将余三码转换成8421BCD码。 解： 余3码－0011=BCD码
设输入余三码用变量DCBA 表示，输出8421码用变量 Y3Y2Y1Y0表示。则有
× × × × × ×
A0>B0 A0<B0 A0=B0 A0=B0 A0=B0
I(A>B) I(A<B) I(A=B)
×××
×××
×××
×××
×××
×××
×××
×××
1
0
0
0
1
0
0
0
Y1 A (AB) A (A B) AB Y2 B (AB) B (A B) AB Y3 ( AB AB) AB AB
二、多位数值比较器
原理：从高位比起，只有高位相等，才比较下一位。
例：4位数值比较器
A3 B3
数电13(比较器,加法器)
74HC283引脚图
S1 1 B1 2 A1 3 S0 4 A0 5 B0 6 C–1 7 GND 8
16 VCC 15 B2 14 A2 13 S2 12 A3 11 B3 10 S3 9 CO
另外，中间变量 Gi被称为产生变量 , Pi被称为传输变量。 WHY?
根据
Gi = Ai Bi Pi = Ai Bi
FA>B = (A1>B1) + ( A1=B1)(A0>B0) FA<B = (A1<B1) + ( A1=B1)(A0<B0) FA=B=(A1=B1)(A0=B0)
FA>B = (A1>B1) + ( A1=B1)(A0>B0)
FA=B=(A1=B1)(A0=B0)
FA<B = (A1<B1) + ( A1=B1)(A0<B0)
＜
FA
B
＞
FA=B
FA
B
＜
FA
B
＞
输出
用74HC85组成16位数值比较器的并联扩展方式。
B15A15~B12A12
B15 A15 B12 A12
B11A11~B8A8
B 8 A8 B 3 A3 B 2 A2 B 1 A 1 B 0 A0 IA＞B C2 FA
B
＜
B7A7~B4A4
B 4 A4 B 3 A3 B 2 A2 B 1 A1 B 0 A0 IA＞B C1 FA
1 ≥ & 1 & & B3 & & CO (C3)
4位超前进位加法器74LS283逻辑图
A3
≥ 1
& P3 1 ≥ & 1 & & & P2 ＝1 1 ≥ & 1 & & P1 ＝1 1 ≥ & 1 & P0 ＝1 1 S0 S1 S2 ＝1 S3
组合电路的基本单元
组合电路的基本单元组合电路的基本单元组合电路是由多个基本单元组成的，这些基本单元是实现特定功能的电路模块。
在设计和分析组合电路时，了解这些基本单元及其特性是非常重要的。
一、逻辑门逻辑门是最基本的组合电路单元之一，它们实现了逻辑运算，如与、或、非等。
逻辑门具有输入和输出端口，并且根据其逻辑运算规则将输入信号转换为输出信号。
常见的逻辑门包括与门、或门、非门、异或门等。
二、译码器译码器是一种将二进制代码转换为其他形式（如BCD码）的电路。
译码器有多个输入端口和一个输出端口，它们可以将不同的二进制代码映射到不同的输出状态。
三、编码器编码器是一种将多个输入信号转换为较少数量的输出信号的电路。
编码器可以将不同状态下多个输入信号编码为较少数量的输出信号，这些输出信号可以用来表示原始输入信号。
四、复用器复用器是一种选择性地将多个输入信号转发到一个输出端口的电路。
复用器有多个输入端口和一个输出端口，并且可以通过控制线选择要传输的输入信号。
五、反相器反相器是一种将输入信号反转（即取反）的电路。
它只有一个输入端口和一个输出端口，输出信号与输入信号相反。
六、加法器加法器是一种将两个或多个二进制数相加的电路。
它们可以用于实现数字运算，如加法和减法。
七、比较器比较器是一种将两个数字进行比较并产生输出信号的电路。
它们可以用于实现数字大小比较等功能。
结论：组合电路的基本单元包括逻辑门、译码器、编码器、复用器、反相器、加法器和比较器等。
这些基本单元在组合电路设计中扮演着重要角色，并且可以通过组合使用来实现复杂的功能。
了解这些基本单元及其特性对于理解组合电路及其应用非常重要。
组合逻辑电路(加法器、比较器、选择器等)
Ci -1
Ai Bi 0 1
00 0 1
01 1 0
11 0 1
10 1 0
Si 的卡诺图
Si m1 m2 m4 m7 Ai Bi Ci 1
一、 二进制译码器
设二进制译码器的输入端为n个，则输出端为2n个， 且对应于输入代码的每一种状态，2n个输出中只有一 个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又 称为变量译码器。
1、3位二进制译码器
真值表
A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Y0 1 0 0 0 0 0 0 0 Y1 0 1 0 0 0 0 0 0 Y2 0 0 1 0 0 0 0 0 Y3 0 0 0 1 0 0 0 0 Y4 0 0 0 0 1 0 0 0 Y5 0 0 0 0 0 1 0 0 Y6 0 0 0 0 0 0 1 0 Y7 0 0 0 0 0 0 0 1
C0-1 A0 B0
=1 &
P0 G0 P1 G1 P2
=1 & & & & & & & =1 ≥1 C2 =1 ≥1 C0 C1 =1
S0
≥1
A1 B1
=1 &
S1
A2 B2
S2
=1 & G2 P3 =1 & G3
S3
A3 B3
& & & ≥1
加法器和数值比较器
加法器和数值比较器1、半加器1．只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。
如在第i位的两个加数Ai和Bi 相加，它除产生本位和数Si之外，还有一个向高位的进位数。
输入信号：加数Ai，被加数Bi 。
输出信号：本位和Si，向高位的进位Ci2．真值表依据二进制加法原则（逢二进一），得以下真值表。
输入输出Ai BiSi Ci0 1 1 01 10 01 01 00 13．输出规律函数式为4．规律电路和符号：由一个异或门和一个与门组成。
2、全加器1．不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。
如在第i位二进制数相加时，被加数、加数和来自低位的进位数分别为Ai 、Bi 、Ci-1 ，输出本位和及向相邻高位的进位数为Si、Ci。
因此，输入信号：加数Ai、被加数Bi 、来自低位的进位Ci-1 。
输出信号：本位和Si，向高位的进位Ci2．真值表输入输出Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 13．Si和Ci的卡诺图4．规律函数表达式采纳圈0的方法化简，这时求得的反函数（与或式）为：可求得Si和Ci的输出规律函数表达式（与或非式）为：5．规律图和规律符号见下图：图1全加器规律电路图和规律符号3、数值比较器用于比较两个数大小或相等的电路，称为数值比较一、1位数值比较器1．数值比较的含义一位二进制数A和B进行比较的电路。
比较结果有三种状况。
（1）A＞B时，即A=1，B=0，这时，输出（2）A＜B时，即A=0，B=1，这时，输出(3) A=B时，即A=B=0和A=B=1，这时2．真值表：A BY（A＞B）Y（A＜B〕Y（A=B）0 1 1 01 11111二、多位数值比较器如两个4位二进制数A＝A3A2A1A 0 和B＝B3B2B 1B0 进行比较时，则需从高位到低位逐位进行比较。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
YA>B YA<B YA=B 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1
例1: 试用两片74LS85组成一个8位数值比较器。
例2：设计三个四位数的比较器，可以对A、B、C进 行比较，能判断： (1) 三个数是否相等。 (2) 若不相等，A数是最大还是最小。 比较原则：
(2) 最低位是两个数的最低位的叠加，没有低位进位。 (3) 其余各位都是三个数相加，包括被加数、加数 和低位来的进位。 用全加器实现
(4) 任何位相加都可能产生两个结果：本位和、向 高位的进位。
一、半加器
实现两个一位二进制数加法运算的电路。 输入 : A---被加数；B---加数； 输出：S---本位和；C---进位。 真值表 逻辑图
an bn cn-1
一位全加器74LS183的管脚图 Ucc 2an 2bn 2cn-1 2cn 14
74LS183
2sn
1
1an
1bn 1cn-11cn 1sn GND
三、四位全加器：
（一）四位串行加法器
S4 C4 S3 C3 S2 C2
串行进位
S1 C1
FA
A4 B4
FA
A3 B3
FA
A2 B2
先将A与B比较，然后A与C比较，若A=B A=C，则A=B=C；若A>B A>C，则A最大；若 A<B A<C，则A最小。
可以用两片74LS85实现。
A最大 &
A=B=C
A最小
&
IA>B IA=B IA<B
1
IA>B IA=B IA<B
&
YA=B YA>B YA=B YA>B YA<B
A3B3 A2B2 A1B1 A0B0
cn
0 0 0 1 0 1 1 1
输入：an---被加数；bn---加数；cn-1--低位的进位； 输出：sn---本位和；cn---进位。
cn sn
=1 =1
逻辑图
≥1
s n a n b n c n 1 a n b n c n 1 a n b n c n 1 a n b n c n 1 a n b n c n 1 c n a n b nc n 1 a n b n c n 1 a n b n c n 1 a n b n c n 1 a n b n ( a n b n )c n 1
A3B3 A2B2 A1B1 A0B0
C3 C2 C1 C0
ห้องสมุดไป่ตู้
A3 A2 A1 A0 B3 B2 B1 B0
YA<B
1
9-2 加法器
举例：A=1101, B=1001， 计算A+B。 1 1 0 1 + 1 0 0 1 1 0 0 1 1 0 1 1 0
加法运算的基本规则： (1) 逢二进一。
用半加器实现
VCC A3 16 15 B2 14 A2 13 A1 12 B1 11 A0 10 B0 9
YA>B YA<B YA=B IA=B IA<B IA>B
74LS85 1 B3 2 3 4 5 6 7 8
A3 B3 … A0 B0
IA<B IA=B IA>B Y A>B YA=B YA<B GND
(a) TTL 数值比较器引脚图
L2 (A<B) 0 1 0 0
L3 (A=B) 1 0 0 1
逻 辑 表 达 式
L1 AB L2 A B L3 A B AB A B AB
1
逻 辑 图
A
& ≥1 &
L1 (A>B) L3 (A=B) L2 (A<B)
B
1
9.1.2 集成4位数值比较器
(b)74LS85 功能示意图
IA > B 、 IA < B、IA = B为设置低位数比较结果输入端，是为了能
与其它数值比较器连接，以便组成更多位数的数值比较器；
输出端 YA＞B、YA＜B、和YA＝B分别表示本级的比较结果。
集成4位数值比较器真值表
比 较 输 入 A 3 B3 A3>B3 A3<B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A2 B2 × × A2>B2 A2<B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A1 B1 × × × × A1>B1 A1<B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A0 B0 × × × × × × A0>B0 A0<B0 A0=B0 A0=B0 A0=B0 级 联 输 入 IA>B IA<B IA=B × × × × × × × × 1 0 0 × × × × × × × × 0 1 0 × × × × × × × × 0 0 1 输 出
C3 A3 A2 A1 A0
A 3 A2 A1 A0
BCD 码
0
0
1
1
被加数/被减数
加数/减数
加减控制
BCD码+0011=余3码
C0-1＝0时，B0=B，电路 执行A+B运算；当C0-1＝1 时，B1=B，电路执行A －B=A+B+1运算。
第9讲
结 束
第9讲 数字比较器与加法器
9-1 数字比较器 9-2 加法器
9-1 数字比较器
用来完成两个二进制数的大小比较的逻辑电路称为 数值比较器，简称比较器。
9.1.1 1位数值比较器
设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。 得1位数值比较器的真值表。
A 0 0 1 1
B 0 1 0 1
L1 (A>B) 0 0 1 0
A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 S 0 1 1 0
A B
=1
S
&
C
S AB AB A B C AB
二、一位全加器： 真值表
实现三个一位二进制数加法运算的电 路。
an
0 0 0 0 1 1 1 1
bn cn-1 sn
0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1
FA
A1 B1
C0
进位按逐级串行传输方式进行，由于各个进位的产 生依赖于低位的进位，因此，运算速度慢。
（二）集成4位二进制并行进位加法器
VCC B2 A2 S2 B3 A3 S3 C3 16 15 14 13 12 11 10 9 74LS283 1 2 3 4 5 6 7 8
C3 A3 A2 A1 A0 S3 S2 S1 S0 C0-1 B3 B2 B1 B0
S1 B1 A1 S0 B0 A0 C0-1 GND TTL 加法器 74LS283 引脚图
74LS283 功能示意图
加法器的应用
1、8421 BCD码转换为余3码
余3码
S3 S2 S1 S0 C0-1 B3 =1 B2 =1 B1 =1 B0 =1
2、二进制并行加法/减法器
S3 C3
S2
S1
S0 C0-1 B3 B2 B1 B0