实验3-1 时序逻辑电路设计

实验3 时序逻辑电路设计（1）

实验内容与步骤：

1.设计一个4路扭环计时器电路。

要求：计数器的状态每隔1S变换一次；利用LED1-LED4（低电平驱动）显示计数器。

实验步骤

1）新建工程文件夹；

2）启动Quartus II；

3）选择File->New Project Wizard，建立新工程；

4）要求：工程名与顶层实体名为johnson，器件选择“Cyclone”中的EP1C6Q240C8

5）File->New->Verilog HDL File建立Verilog设计文件；

module johnson(clk,led);

input clk；//输入时钟信号

output [3:0] led；//输出计数器计数状态，对应于开发板中的LED1-LED4，低电平点亮reg [3:0] led

6）选择Processing->Start->Start Analysis&Elaboration对源程序进行语法分析；6）选择Processing->Start->Start Analysis&Synthesis进行电路综合；

7）选择Tools->Netlist Viewers->RTL Viewer，查看综合后得到的电路；

8）选择Assignments->Pins进行器件引脚分配；

序号信号引脚编号

1 led[0](对应于开发板LED1) 50

2 led1[1](对应于开发板LED2) 53

3 led2[2](对应于开发板LED3) 54

4 led3[3](对应于开发板LED4) 55

5 clk(48MHZ时钟信号输入) 28

9）选择Assignments->Device，选择“Device and Pin Options”按钮，在打开的“Device and Pin Options”对话框中，选择“Unused Pins”选项卡，从中选择“As input tri-stated”选项。10）选择Processing->Start->Start Fitter进行器件适配；

11）选择Processing->Start->Start Assembler生成下载文件；

12）连接好实验箱中的跳线，并将实验箱与计算机相连，并打开实验箱电源；

13）选择Tools->Porgrammer选项，将设计文件下载到FPGA中，并观察实验结果。

2.设计一个4路流水灯电路。

要求：（1）全亮与全灭各两次；

（2）偶数个灯与奇数个灯轮流亮两次；

（3）4个灯逐个亮1次（每次一个灯亮）

（4）计数器的状态每隔1S变换一次；利用LED1-LED4（低电平驱动）显示计数器。

module ledflow(clk,led);

input clk；//输入时钟信号

output [3:0] led；//输出计数器计数状态，对应于开发板中的LED1-LED4，低电平点亮。程序代码可参见课程程序代码文件夹中“流水灯.zip.”中的程序代码。

3.选做：设计一个90S路倒计时电路，用数码管显示倒计时的状态。

程序代码可参见课程程序代码文件夹中“24秒倒计时.zip.”中的程序代码。