一种基于FPGA的多通道数据采集系统的性能分析方法
基于FPGA多通道数据采集系统的设计
第24卷 第6期2017年6月仪器仪表用户INSTRUMENTATIONEIC Vol.242017 No.6基于FPGA多通道数据采集系统的设计刘立军（辽宁机电职业技术学院，辽宁 丹东 118009）摘 要：设计了一种多通道数据采集系统，系统以FPGA作为时序逻辑控制和数据处理的核心，实现了四路传感器信号同步转换数据到FLASH存储器的数据存储方式。
系统硬件电路和软件程序的编写均采用模块化设计，具有较强的可移植性。
该数据采集系统运行稳定、可靠，具有一定的工程实用价值。
关键词：多通道；时序逻辑；数据处理；模块化中图分类号：TP274 文献标志码：AThe Design of Multi Channel Data Acquisition System Based on FPGALiu Lijun（Liaoning mechatronics college，Liaoning，Dandong，118009，China）Abstract: The design of a multi-channel data acquisition system, the system uses FPGA as the logic control and data processing core, it achieved four sensor signal synchronous conversion data to the data storage of FLASH memory. The hardware circuit and software program of the system are designed with modular design, which has strong portability. The sampling frequency of the sys-tem is up to 2MHz, the data acquisition system is stable and reliable, and has certain practical value in engineering.Key words: multi channel；temporal logic；data processing；modularization收稿日期：2017-03-24基金项目：辽宁机电职业技术学院2017教研立项项目（JYLX2017022）。
基于FPGA的多通道数据采集系统设计与实现
基于FPGA的多通道数据采集系统设计与实现摘要：近年来，随着国内航空事业的高速发展，现代空情变得日益复杂，航管雷达目标数据和地空话音通信数据作为航空空情数据保存以及事故分析的主要手段，在空管自动化系统中发挥越来越重要的作用。
其记录系统运行的稳定性、数据记录和回放的真实性是重要空情重演、异常事故分析准确可靠的关键因素。
在航管系统应用中，记录重演系统往往具有数据量大、记录通道多，数据的可靠性、实时性以及设备模块化要求高，并且要求长时间持续不断地进行记录和处理。
为此，文章对基于FPGA的多通道数据采集系统设计与实现方面展开详细研究，希望能够给相关人士提供重要的参考价值。
关键词：数据采集；信号处理；FPGA引言：为适应当前日益复杂的空情，提高航管数据采集的精确性和可靠性，设计了一种多通道雷达话音数据采集系统。
给出了系统硬件设计架构，利用FPGA作为数据采集和逻辑控制核心，实现了16路话音数据编解码以及８路雷达数据采集和转换。
应用层软件采用多线程开发技术和原子访问内存共享设计方案，提高了业务运行的效率以及系统的可靠性。
硬件电路及应用软件实现均采用模块化设计，具有良好的可移植性。
最后，对设计的系统进行了多通道话音和大时段大数据量雷达数据采集回放测试，并对话音和雷达数据采集误差精度进行了分析，验证了系统的可靠性和精确性。
1、系统硬件架构设计数据采集系统硬件系统由以下几个模块组成：MCU控制模块、FPGA算法模块、RS232雷达数据接收串口、FXO/FXS语音、时钟模块、电源模块、连接器等；其中MCU系统是本板的控制单元，完成对板上芯片初始化、性能检测以及通过串口实现本板与其他单板的通信；FPGA模块主要对采集的雷达数据和语音信号进行监控和记录，实现机场空管部门指挥调度的语音通话和雷达探测数据的同步记录和同步回放功能；RS232雷达数据采集串口模块实现简化的三线异步RS232接口的电平转换；FXO/FXS语音模块完成FXO/FXS语音信号的数字化，支持软件切换FXS或者FXO工作模式；时钟模块负责时钟产生、时钟驱动，为各模块提供所需要的时钟；电源模块提供整板各模块所需要的工作电压。
一种基于FPGA的多通道数据采集系统设计
一种基于FPGA的多通道数据采集系统设计简志景0#4#梁昊-4(1.中国科学技术大学核探测与核电子学国家重点实验室，安徽合肥230026；2.中国科学技术大学近代物理系,安徽合肥230026)摘要：设计并实现了一种基于FPGA的四通道数据采集系统$系统由65MS/s的模数转换器AD9219实现对信号的高速采样$为满足采集数据实时存储的要求，设计了高速、大容量的DDR2硬件电路和接口逻辑$采集数据可通过USB接口上传至上位机，上位机负责数据的保存、处理和显示，同时控制数模转换器以直接数字合成的方式输出波形$测试结果表明，系统运行稳定可靠，可灵活控制$该系统为高性能数据采集提供了一套包括软硬件的整体解决方案，可以满足低温等离子诊断的要求$关键词：现场可编程门阵列；多通道数据采集；模数转换器；DDR2SDRAM中图分类号：TP216文献标识码：A DOI:10.19358/j.issn.2096-5133.2020.09.002引用格式：简志景,梁昊.一种基于FPGA的多通道数据采集系统设计[J].信息技术与网络安全,2020,39 (9):6-11.Design of multi-channel data acquisition system based on FPGAJian Zhijing1，2,Liang Hao1，2(1.State Key Laboratory of Particle Detection and Electronics,University of Science and Technology of China,Hefei230026,China；2.Department of Modern Physics,University of Science and Technology of China,Hefei230026,China)Abstract:A four-channel data acquisition system based on FPGA is designed and implemented.The system uses65MS/s Analog-to-Digital Convert(ADC)AD9219to realize high speed sampling.In order to meet the requirements of real一time storage of collected data,a high-speed and high-capacity DDR2hardware circuit and interface logic are designed.ADC data can be uploaded to the host computer through the USB interface.The host computer is responsible for the data storage,processing and visualizing.It can also control the Digital-to-Analog Convert(DAC)to output waveforms in the way of direct digital synthesis.The test results show that the system is stable,reliable and can be controlled flexibly.The system,including software and hardware,provides an overall solution for high-performance data acquisition,which can meet the requirements of low-temperature plasma diagnosis.Key words:FPGA；multi-channel data acquisition；ADC；DDR2SDRAM0引言在低温等离子体诊断领域,Langmuir单探针方法由于结构简单、测量范围大和结果可靠而被广泛应用#目前以单片机为主控芯片的传统诊断设备采样率较低,一般不超过400kS/s[1],甚至只有38kS/s[2],这些设备的ADC数据接口通常采用SPI或I2C,数据传输能力有限,而且数据处理大多依赖软件设计,难以满足现在高速、高精度、长时间和大容量的测量要求[3]$准确高效地获取这些数据对等离子体特性的研究有重要意义$为了提高诊断结果的准确性,需要采集大量的实验数据$本文提出了一套基于FPGA的四通道数据采集硬件系统,每通道采样率为65MS/s,硬件中的ADC与FPGA之间采用高速LVDS信号进行数据传输,并且完成了基于.net框架下WPF技术的上位机可视化软件开发，实现了高速、大容量的数据采集、处理和显示$该系统可以由上位机灵活控制并长期稳定运行$1系统总体架构设计FPGA作为主控芯片控制数模转换器(DAC)输出 激励波形如三角波、锯齿波和正弦波等，波形的幅度、频率和相位等均可由用户在上位机设置#DAC 产生的波形信号经过电压放大和功率放大后施加在等离子体上进行扫描$通过采样电阻将微弱的电流信号转换为电压信号，放大后的电压信号被模数转换器(ADC)采集%传输给FPGA并缓存在DDR2中，当缓存达到所要求的数据量时,上位机控制FPGA 将DDR2中的数据通过USB上传、保存、处理和显示$系统总体结构如图1所示$图1系统总体框图2器件选型2.1FPGA选型FPGA作为系统控制的核心,为系统提供了足够强大的可重构能力，选型时需要兼顾性能与成本$本设计选用了Intel公司Cyclone III系列的EP3C25F324C6芯片=4>,该芯片成本低，具有丰富的逻辑资源，包括24624个逻辑单元，608256bit片上存储空间,4个锁相环，215个可用I/O，其中高速差分引脚83对，最高数据速率875Mb/s，C6系列速度等级最高，可支持最高200MHz时钟频率的DDR2，完全能够满足系统的要求$为FPGA设计了JTAG和AS两种配置接口，JTAG可以将配置逻辑下载到FPGA并使用SignalTap读回数据，方便调试，但由于SRAM工艺的FPGA掉电后数据不能保存，因此需要AS方式将配置逻辑烧录到非易失性的EPCS中存储$2.2ADC选型为了实现对等离子体数据的高速数字化，系统采用了ADI公司的AD9219模数转换芯片=5>，AD9219是内置4个独立通道的ADC，采样率为65MS/s，分辨率10bit$AD9219的模拟输入和数字输出都是差分信号，输出为650Mb/s的高速LVDS信号，差分输入范围为2Vpp$2.3其他器件选型DAC采用了双通道12位的AD5405，刷新频率可以达到21.3MS/s$DAC电路设计为单极性输出，输出电压符合：!our=-!關!"⑴其中!ref为DAC的参考电压，D为从0到4095的数字码值，分辨率#为12$DDR2SDRAM存储芯片选用了Micro公司的MT47H32M16NF颗粒$DDR2在与FPGA进行连接时，应将DDR2的DQS管脚和DM管脚与FPGA中相关管脚相连，因为通过这些管脚的信号工作频率较高，对信号完整性要求也比较高$FPGA不同Bank所能支持DDR2的最大工作频率不同两，使用底部或顶部Bank可以支持到200MHz，而左右Bank仅能支持到167MHz$本设计选择了底部Bank放置相关接口，在200MHz工作频率下理论带宽可达6400Mb/s，可以满足四通道ADC共计2600Mb/s的数据传输要求$容量为512Mb，用来缓存获取的大量数据$ 3FPGA逻辑本设计采用Verilog语言在Quartus II13.0上实现了ADC数据采集%DDR2控制和直接数字合成(DDS)等功能，在完成仿真％综合％布局布线后，生成了下载文件#FPGA总体逻辑框图如图2所示#IJSB 图2FPGA总体逻辑框图I)I)R2a nm1—Kt\r ir v Controller—丿3.1ADC数据采集逻辑FPGA在接收ADC输出的高速LVDS串行信号时，需要考虑数据输出时钟(Data Clock Output，DCO)边沿与数据边沿所存在的相位差，这种相位差主要来自ADC自身，AD9219中约为770ps,此外_不同的电路板走线长度也会产生延时差，在硬件布局布线设计中可以对板上走线延时设置约束,本设计中时钟和数据走线延时差小于5ps。
一种基于FPGA控制的多路并行数据采集设计方法
ＤＣ ） ｌ ： １ ０ ． ７ ６ ８ ７ ／ Ｊ ． Ｉ Ｓ Ｓ Ｎ１ ０ ０ ３ — ８ ８ ６ ８ ． ２ ０１ ４ ． ０ ２ ． ０ ０ ｌ
Ｄｅ ｓ ｉ ｇ ｎ Ｍｅ ｔ ｈｏ ｄ ｆ ０ ｒ Ｍ ｕｌ ｔ ｉ －ｃ ｈａ ｎ ｎｅ ｌ Ｐａ ｒ ａ ｌ ｌ ｅ ｌ Ｄａ ｔ ａ Ａｃ ｑｕ ｉ ｓ ｉ ｔ ｉ ｏ ｎ Ｓ ｙ ｓ ｔ ｅ ｍ Ｂａ ｓ ｅ ｄ ｏ ｎ ＦＰＧＡ
【 关键 词】 Ｆ Ｐ Ｇ Ａ； Ｎ ｉ ｏ ｓ Ｉ Ｉ 软核 ； 多路并行 ； 数 据采 集
【 中 国 图 书 资料 分 类 号】 Ｒ ３ １ ８ ； Ｔ Ｐ ２ ７ ４ ． ２ ［ 文 献 标 志 码】 Ａ ［ 文 章 编 号】 １ ０ ０ ３ — ８ ８ ６ ８ （ ２ ０ １ ４ ） ０ ２ — ０ ０ ０ １ — ０ ４
Ａ ｂ ｓ ｔ ｒ ａ ｃ ｔ ０ ｂ ｊ ｅ ｏ ｔ ｉ ｖ ｅ Ｔ ｏ ｄ ｅ ｓ ｉ ｇ ｎ ａ ｍｕ ｌ ｔ ｉ — ｃ ｈ ａ ｎ ｎ ｅ ｌ ｄ ａ ｔ ａ ａ ｃ ｑ ｕ ｉ ｓ ｉ ｔ ｉ ｏ ｎ ｍ ｏ ｄ ｕ ｌ ｅ ｗ ｉ ｔ ｈ ｈ ｉ ｇ ｈ ｑ ｕ ａ ｌ ｉ ｔ ｙ ａ ｎ ｄ ｈ ｉ ｇ ｈ ｓ ｐ ｅ ｅ ｄ ， ｗ ｈ ｉ ｃ ｈ ｃ ａ ｎ
基于FPGA多通道采样系统设计资料（经典）
基于FPGA多通道采样系统设计资料（经典）摘要本论文介绍了基于FPGA的多通道采样系统的设计。
用FPGA设计一个多通道采样控制器，利用VHDL语言设计有限状态机来实现对AD7892的控制。
由于FPGA器件的特性是可以实现高速工作，为此模拟信号选用音频信号。
由于音频信号的频率是20Hz-20KHz,这样就对AD转换的速率有很高的要求.因为FPGA的功能很强大，所以我们把系统的许多功能都集成到FPGA器件中，例如AD通道选择部分，串并输出控制模块，这样使得整个系统的外围电路简单、系统的稳定性强。
FPGA的配置模式选用被动串行模式，这样就增强了系统的可扩展性。
输出模式可选择性使得系统的应用相当广泛，串行输出可以用于通信信号的采集，方便调制后发射到远程接受端，远程接收端对采集的数据进行解调；而并行输出模式则可以通过高速存储器将采集的信号放到微机或者其他的处理器上，根据采集的数据进行相应的控制。
此系统的缺点是由于FPGA器件配置是基于SRAM 查找表单元，编程的信息是保持在SRAM中，但SRAM在掉电后编程信息立即丢失，所以每次系统上电都需要重新配置芯片，这对在野外作业的工作人员很不方便，解决的方法是专用的配置器件来配置FPGA，在每次系统上电的时候会自动把编程信息配置到FPGA 芯片中。
但设计中没有采用到这种配置方案主要是考虑到专用配置器件的价格问题。
本文开始介绍了多通道系统的组成部分，然后分别介绍了各个组成部分的原理和设计方法,其中重点介绍了FPGA软件设计部分。
还对当前十分流行的基于FPGA的设计技术作了简单的阐述，最后对系统的调试和应用作了简短的说明。
关键词：音频放大；滤波器；FPGA；VHDL；AD7892；有限状态机；AbstractThe paper introduces the design of multiple channel sampling system based on FPGA, It designs a multiple channelcontrol sampling instrument with FPGA, I use VHDL to design ASM and then achieve the control to AD7892. Because the FPGA device can work in high-speed, we select audio signal for analog signals. The range of audio signal frequency is 20Hz-20 KHz, And then the transform speed of AD sampling must be very high. We integrate many modules in the FPGA device. For example the AD sampling channel control, the mode of output which made the circuit simply and the system stably. We choose Passive Serial for configuring the FPGA device which made the system can extend easily. The mode of output can control which made this system can use many field. The serial output mode can use in the sampling of communication. The sampling data can launch to the long-distance sink by brewage, and then the long-distance sink can demodulation the sampling data. The parallel output mode can put the sampling data to the microprocessor or other processor by the high-speed memorizer. And then control accordingly. The disadvantage of this system is that the configure of the FPGA device is based on SRAM LUT. The message of programming is kept in the SRAM, which will lose when the system is out of power supply. So we should reconfigure the programming message into the FPGA device when the system has the power supply again. It is not very convenience for working outside. But this can be resolve by using appropriative configure device which can load the configure message into the FPGA device automatically when the system have power supply. Because the price of the appropriative device, I don't choose this configure mode in this design.This paper introduce the multiple channel sampling system in the first place, and then introduce the principle of each module and design method separately, among these I introduce thedesigns of FPGA especially. I also introduce the designing technique which is popular at present based on FPGA simply. Finally, I introduce debugging and application of this system.Key words: audio amplifying; filter; FPGA; VHDL; AD7892; ASM目录引言 (1)1FPGA和VHDL概述 (1)FPGA发展历程 (1)VHDL语言介绍 (3)2 多通道采样系统的组成 (3)3 总体方案设计与论证 (4)3.1 方案设计 (4)3.1.1方案一 (4)3.1.2方案二 (4)3.1.3方案三 (4)3.2方案比较 (4)4 单元电路的设计 (5)4.1音频放大、滤波部分 (5)4.1.1音频放大部分 (5)4.1.2有源滤波器的设计 (6)4.2 AD采样电路 (8)4.2.1芯片介绍 (8)4.2.2芯片应用 (11)4.3 FPGA控制部分 (11)4.3.1通道选择模块 (11)4.3.2 AD7892控制部分 (12)4.3.3延时模块的设计 (17)4.3.4串并输出选择控制 (18)4.3.5 FIFO模块 (18)4.3.6 AD采样系统顶层电路设计 (19)4.4 FPGA的硬件设计 (20)4.4.1 EP1K30TC144-3芯片介绍 (20)4.4.2芯片组成描述 (20)4.4.3芯片工作电压设计 (21)4.4.4芯片配置介绍 (22)4.4.5电路设计注意事项 (24)4.4.6硬件电路设计技巧 (25)5 软件介绍 (25)5.1 MAX+PlusⅡ (25)5.2 Electronics Workbench(EWB) (25)5.3Protel99SE (26)6 整机调试 (26)6.1 硬件电路的调试步骤 (26)6.1.1音频放大部分调试 (26)6.1.2滤波部分调试 (27)6.1.3LM317稳压块调试 (27)6.1.4FPGA硬件电路调试 (27)6.1.5AD采样模块调试 (28)6.2 联机调试 (28)6.3调试注意事项 (28)7 结论 (29)谢辞 (30)参考文献 (31)附录 (32)引言FPGA（Field-Programmable Gate Array 现场可编程门阵列）是近年来广泛应用的超大规模、超高速的可编程逻辑器件，由于其具有高集成度（单片集成的系统门数达上千万门）、高速（200MHz以上）、在线系统可编程等优点，为数字系统的设计带来了突破性变革，大大推动了数字系统设计的单片化、自动化，提高了单片数字系统的设计周期、设计灵活性和可靠性。
基于FPGA的多通道同步数据采集与处理系统的实现
II
基于 FPGA 的多通道同步数据采集与处理系统的实现
中南民族大学 学位论文原创性声明
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学
校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查
阅和借阅。本人授权中南民族大学可以将本学位论文的全部或部分内容编入
有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本
学位论文。
本学位论文属于
2) In order to ensure synchronization of signal acquisition, a data acquisition driver module for synchronization control was designed. Using a strategy of joint control and multi-channel synchronous-drive, we design the IP core on FPGA, and the intact information of phase and amplitude are captured. Simulation results show that the IP core could achieve high-precision synchronization, and is easy to migrate.
本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取 得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其 他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个 人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果 由本人承担。
基于FPGA的多通道高速数据采集系统
Ｄｅ ｉ ｎ ｏ ｕ ｔ— ｓｇ ｆＭ ｌｉＣｈａ ｎｅ ｉｈ－ ｐｅ ｄ Ｄａ ａ Ａ ｃ ｕ ｓｔｏ Ｓ ｓｅ ｓ ｄ ｏ ＦＰＧＡ ｎ ｌＨ ｇ Ｓ ｅ ｔ ｑ ｉｉｉｎ ｙ ｔ ｍ Ｂａ ｅ ｎ
Ｊ — ｉ．， ｈ －ａ ＨＵ ｕ Ｃ ａ — ｏ ， ＩＤａｗｅ － ＸＵ Ｓ ｕ ｙ ｎ ， Ｊ ｎ ， ＡＯ Ｘｉｏ ｔ ＭＵ ｎ ｔ ａ Ｘｉ
（ ． ｈ ｎ ｃ ｕ ｎｔｕｅｏ ｔ ｓＦｎ ｅｈ ｎｃ ｎ ｈ ｓ ， １ Ｃ ａ ｇｈ ｎＩｓ ｔｔ ｆ ｉ ，ｉｅ ｃａ ｉ ａ ｄＰ ｙｉ ｉ Ｏｐ ｃ Ｍ ｓ ｓ ｃ
Ｃｈ ｎ ｓ ａ ｅ ｃｅ ｃ ｓ Ｃｈ ｎ ｃ ｕ ３ ０ ３， ｉ ａ； ｉ ｅ ｅ Ａｃ ｄ ｍｙ ｏ Ｓ ｉｎ ｅ ， ａ ｇ ｈ ｎ １ ０ ３ Ｃｈ ｎ ｆ
１０ ３ ） ００ ９
欣
１０ ３ ； ３ ０３
（． １ 中国科学院长春光学精 密机械 与物理 研究所 ， 吉林长春
２ 中 国科 学 院研 究 生 院 ， 京 ． 北
摘要 ： 了实时监测 多轴 运动控制单元 ， 测其性能及可靠性 ， 为 检 设计 了一种 集 Ｆ Ｇ Ｐ Ａ与 Ｐ Ｉ Ｃ 总线 于一 体的 多通道 高速 数据采集 系统 。该 系统并行采集 １ ６通道控 制信 号 ， 用 Ｆ Ｇ 应 Ｐ Ａ对采集 的信 号进行分析 并提 取检测信 息和反馈 信息 ； 测 检 信 息通过 Ｐ Ｉ Ｃ 总线传输给计算机 ， 闭环控 制反馈 信息通过 Ｒ ４ ２串行通讯发 送控制 单元。信号采 集实验表 明 ： 系统 Ｓ一 ２ 该
１ 数 据 采 集 系 统 工 作 原 理 及 组 成 １ １ 系统 工 作 原 理 ．
将 ＦＧ Ｐ Ａ的处 理 结果 由外部 ＦＦ ＩＯ缓 存。数 据 通 信模 块 通 过
一种基于FPGA的多通道数据采集系统设计与实现
一种基于FPGA的多通道数据采集系统设计与实现随着科技的发展和应用场景的日益多样化，对于数据采集系统的需求也愈发增长。
在许多应用领域中，需要同时采集多个通道的数据，并实时进行处理和分析。
为了满足这一需求，一种基于FPGA（现场可编程门阵列）的多通道数据采集系统应运而生。
本文将重点介绍这种系统的设计与实现。
在设计过程中，首先需要确定系统的性能指标和需求，以便为后续的设计和实施提供指导。
多通道数据采集系统的主要任务是同时采集多个通道的信号，并将其传输给后续的处理单元或存储单元。
因此，系统的设计需要考虑以下几个方面：1.采样率：系统需要能够支持高速的数据采集，以确保采集到的数据具有足够的准确性和精度。
因此，系统的设计中需要考虑到采样率，并选择适当的硬件资源来满足性能需求。
2.通道数：系统需要支持同时采集多个通道的数据。
这涉及到选择适当的输入接口和数据传输协议，并设计合理的硬件电路来实现这一功能。
4.实时性：多通道数据采集系统需要能够实时地采集和传输数据，以满足实时处理和分析的需求。
为了实现实时性，可以利用FPGA的并行计算和高速数据交换的能力，通过合理设计硬件电路和流水线，来提高系统的处理速度。
基于以上需求和考虑因素，可以按照以下步骤设计并实现多通道数据采集系统：1. 确定输入接口和传输协议：根据系统的应用场景和需求，选择适当的输入接口和数据传输协议。
例如，如果需要采集模拟信号，则可以选择适当的模数转换器（ADC）作为输入接口；如果需要高速数据传输，则可以选择PCIe或Ethernet等传输协议。
2.硬件电路设计：设计合理的硬件电路来实现多通道数据采集功能。
这涉及到选择适合的FPGA芯片，并设计模数转换电路、数据缓冲区和数据传输电路等。
3. 编程和配置：选择合适的开发工具和编程语言，对FPGA进行编程和配置。
可以选择使用相关的开发工具和设计语言，如VHDL（VHSIC Hardware Description Language）或Verilog等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
与音频信号处理等高速 、 高精度和实 时性强 的处理
中， 高性 能 的数据 采集 系统尤 为重 要 。
由于数据采集 系统 实 时性 与 同步性 的要求 ， 限 既
进 行 滤波处 理 ， 然后 再进入 到高速精 密模 数转 换 器进 行 数据 转换 。在这个 过程 中 ， 模拟输 入信 号选 择 的控 制和模 数转 换器 的控制都是 由 Ｆ Ｇ Ｐ Ａ来 实现 ， 同时 转 换后 的数字 信 号 通过 Ｆ Ｇ Ｐ Ａ传 输 给处 理 模 块 。数 字
最有效的模拟信 号进入模数转换 器中， 经过转换 ， 出的数 字量可暂存在 Ｆ Ｇ 输 Ｐ Ａ的缓存 区 中， 整个过程都是 由 Ｆ Ｇ Ｐ Ａ来控 制。最后 ， 用 Ｄ Ｃ Ａ Ｃ间联调 ， 采 Ａ —Ｄ 比较结果 ， 以清楚地看到 Ａ Ｃ的最终结果在 ｌ 可 Ｄ ４位。
关 键 词 ： 据 采 集 系统 ；高精 度 ； 据 转 换 ；Ｆ Ｇ 数 数 Ｐ Ａ；多路 复 用技 术 中 图 分 类 号 ：Ｐ７ Ｔ ２ 文 献 标 识 码 ： Ａ ｄ ｉ １．９ ９ ｊｉ ｎ １０ ￣ ７ ．０ １０ ０ ｏ ： ０ ３ ６／． ｓ．０ ６ ４ ５ ２ １ ．７０ ４ ｓ
０ 引 言
飞速发展的信 息技术和数据采集系统的广泛应
用要求 数据 采集 系 统 的性 能 越 来 越 高。在 图像处 理
１ 数 据 采 集 系统 概 述
基 于 Ｆ Ｇ 的高精 度 多通 道 采 集 系统 由 多路 复 ＰＡ 用 选择器 、 高速 精密放 大器 、 数转换 器 、 模 数模 转换 器 和ＦＧ Ｐ Ａ组成 ， 图 １ 示 。多路模 拟 信号 由多路 复 如 所
（． ｅｈｎ ａ ａｄＥｅｔｎ ．ｉ ｅｎ ｅａｍ ￣， ｕ Ｃｌｇ， ｕ ｇｏｇＵｉ ｒｔｏ ｃｎｌ ｙ Ｇ ａｇｈｕ １ ２， ｈ ａ １Ｍ ｃａｉ ｌｎ ｌ ｒ ｉＥ ｇ ｅｒ ｇＤｐｒ ｅ Ｈ ｏｅｅ Ｇ ａ ｄｎ ｎ ｅ ｉ ｆ ｅｈｏ ｇ， ａ ｚｏ ５ Ｃ ｉ ； ｃ ｃｏｃ ｎ ｉ ｔ ｌ ｎ ｖ ｓｙ Ｔ ｏ ｎ ５１ ３ ｎ ２ Ｓｉ ｔ ｃＴｃ ｎｌ ｙＤ ｐｒ ｎ ， ｕｎｚｏ ａｙ ｏ ｔ ｈ ｉ，Ｇ ａｇｈｕ５ ８ ， ｈｎ ） ． ｃ ｎｉ ｅｈ ｏ ｇ ｅａｔ ｔ Ｇ ａｇｈｕＰｎ ｕＰｌ ｅ ｎｃ ｕ ｎｚｏ ４ ３ Ｃ ｉａ ｅ ｆ ｉ ｏ ｍｅ ｙｃ １ １
Ａｂ ｔ ａ ｔ Ｔ ｅ ｍｕ ｔ ｌｘ ｒ ａ ｔ ａ ｈ ｎ ｕｓ ｏ ｎ ｌｇ ｓｇ ａｓ ｎ ｂ ｉｇ ｍｕｔ ｃ ａ ｎ ｌａ ａｏ ｉｎ ｃ ｕ ｓ ｉｎ；ｔ ｅ ｌ ｒ ｄ ｓ ｒ ｃ ： ｈ ｌ ｐ ｅ ｅ ｃｓ ｓ ｔｅ ｉ ｐ ｔ ｆ ａ ａｏ ｉ ｎ ｌ ，ｅ ａ ｌ ｌ — ｈ ｎ ｅ ｎ ｌｇ ｓｇ ａ ａ ｑ ｉｉ ｏ ｉ ｎ ｉ ｌ ｔ ｈｎｆｔ ｅ ｉ ｅ ｔ ｒ ｕ ｈ ａ ｃ ｒ ｉ ｉ ａ ｐ ｏ ｅ ｓ ｇｔ ｎ ｕ ｅ ｔ ｅｍｏ ｔ ｆ ｃｉｅ ａ ａｏ ｉ ａｓｉ ｔ ｅ ＡＤ ｈｏ ｇ ｅｔ ｎ ｓ ａ ｎ ｇ ｌ ｒｃ ｓ ｉ ｏｅ ｓ ｒ ｓ ｅ ｅ ｔ ｎ ｌ ｇ ｓ ｎ ｈ ｖ ｎ ｇ ｌ ｏ ｔ Ｃ．Ａ ｔｒｃ ｎ ｅ ｓｏ ｎ ｈ ｆ ｏ ｖ ｒｉｎ，ｔ ｅｄ ｇｔ ｌ ｕ ｐ ｔ ｓ ｅ ｈ ｉ ｉ ｔ ｕ ａｏ ｉ
Ｐ ｒ ｏ ｍａ ｃ ｅ ｆ ｒ ｎ ｅ Ａｎａ ｙ ｉ ｅｈ ｄ ｏ ｕ ｔ— ｈ ｎ ｅ ｔ ｑ ｉｉｉｎ ｙ ｔｍ ｓ ｄ ｏ ｌ ｓｓＭ ｔ ｏ ｆＭ ｌｉｃ ａ ｎ ｌＤａ ａ Ａｃ ｕ ｓｔｏ Ｓ ｓｅ Ｂａ ｅ ｎ ＦＰＧＡ
ＬＵＯ ｎ —ｉ ，ＺＨＡＮＧ ｅ ｆ ｎ Ｈｏ ｇ ｘａ Ｘｕ —ｅ ｇ
罗 洪霞 张 雪 峰 ，
（ ． 东 工 业 大 学 华立 学院 机 械 电子 工程 系 ， 东 广 州 ５ ｜２ ； ． 州 番 禺职 业 技 术 学 院科 学技 长 处 ， 东 广 州 ５ １８ ） １广 广 １ １３ ５ ２ 广 广 １４３ 摘 要 ： 多路 复 用 选择 器作 为模 拟 信 号 的输 入 端 口， 而 实现 多路 模 拟 信 号 的 采 集 ， 通 过 一 定 的信 号 滤 波 处 理 来 确 保 以 从 再
ｓｖｄｉ ｔｅｔ ｐｒｒ ｂｆ ｒ ｏｅｏ ｅＦ Ｇ ．Ｔ ｅｗ ｅｐｏｅｓ ｓ ｏｔ ｌ ｄｂ ｅＦ Ｇ ．Ｆ ａｙ ｂ ｈ Ａ — Ｄ ｉｔ ａｅ ｍ ｏａｙ ｕ ｅ ｎ ｆｈ Ｐ Ａ ｈ ｈ ｌ ｒｃｓ ห้องสมุดไป่ตู้ ｃｎｒ ｌ ｙｔ Ｐ Ａ ｉ ｌ ， ｙｔｅＤ ＣＡ Ｃｊ ｎ ｎｈ ｅ ｚ ｔ ｏ ｏｅ ｈ ｎｌ ｏ
ｄ ｂ ｇ ｉ ｇ ｎ ｃ ｍｐ ｒ ｏｔ ｅ ｒ ｓ ｌ ，１ ｂ ｔｐ ｅ ｉ ｏ ｓｇ ａ ａ ｔｅ ｔ ｅ ｕ ｇ ｎ ，ｉ ｏ ａ ｅ ｔ ｈ ｅ ｕ ｔ ｓ ４ ｉ ｒ ｃｓ ｎ ｉ ｕ ｒ ｎｅ ｄ ｗｉ ＡＤＣ． ｉ ｈ Ｋｅ ｒ ｓ ｄ ｔ ｃ ｕｓｔ ｎ ｓ ｓ ｍ ；ｈ ｇ — ｒｃ ｓ ｎ；ｄ ｔ ｏ ｖ ｒｉ ｎ Ｐ ｙ ｗｏ ｄ ： ａ ａ ａ ｑ ｉｉ ｏ ｙ ｔ ｉ ｅ ｉ ｈ ｐ ｅ ｉｉ ｏ ａ ａｃ ｎ ｅ ｓｏ ；Ｆ ＧＡ；ｍｕｔ ｌ ｘｎ ｃ ｎ ｌ ｇ ｌｉ ｅ ｉ ｇ ｔ ｈ ｏｏ ｙ ｐ ｅ
２１ ０ １年第 ７期
文 章 编 号 ：０６２ ７ （ ０ １ ０ －０２０ １０ －４ ５ ２ １ ）７０ １ ４
计 算 机 与 现 代 化 ＪＳ Ａ Ｊ Ｙ Ｉ Ｎ Ａ Ｈ Ａ ＩＵ Ｎ Ｉ Ｕ Ｘ Ａ Ｄ Ｉ Ｕ
１１ ９ 期
一
种基于 Ｆ Ｇ Ｐ Ａ的多通道数据采集系统 的性能分析方法