MDIO
MDIO总线容易弄错的地方
MDIO总线容易弄错的地方?MDIO不像I2C总线数据总是在时钟下降沿变化。
MDIO在802.3标准里面定义。
标准没有要求数据在时钟的哪个沿变化，但是在PHY驱动MDIO总线时要求MDIO必须在MDC上升沿后0~300ns内发生变化。
这就隐含了PHY在MDC的上升沿时打出数据。
所以在MAC通过MDIO 读PHY信息时，前面MAC驱动MDIO部分是在MDC下降沿打出数据，后面PHY驱动MDIO部分是在MDC上升沿打出数据。
还有一个容易引起误解的问题是由MAC转向PHY驱动MDIO时的TA阶段，也叫Turn Around 阶段。
这部分时序比较特殊。
在写操作时，MAC始终驱动MDIO，TA阶段是完整的两个时钟周期，并且都是MDC下降沿时MDIO发生变化。
但是在读操作时，由于涉及到驱动源切换，TA阶段就不是完整的两个时钟周期。
严格来说，读时TA是一个半时钟周期。
开始时PHY一直输出高阻，MAC驱动MDIO在MDC下降沿变化直到最后一个周期，即REGAD最低位那个周期的MDC下降沿，MAC的MDIO输出高阻。
然后MDIO总线进入TA阶段。
MAC输出高阻一直到整个读操作结束，PHY在进入TA阶段的半个周期后，也就是在TA阶段的第一个MDC上升沿时把MDIO拉低，并持续一个周期，TA阶段结束。
下图标明了读操作时MAC和PHY的输出状态。
下图是另一个示意图，可以看出数据在时钟哪个沿变化。
下面是实测波形，右边那个半个周期的尖就是TA前半个周期的高阻。
由上述分析可知，看一个完整的MDIO波形图，如果MDIO都是在MDC下降沿变化，那么就是写。
如果MDIO先在MDC下降沿变化，再在上升沿变化，那么就是读。
MDIO第一次从MDC下降上升到高电平，半周期后在MDC上升沿变低，这个过程就是TA的前半个周期。
此后一个周期是TA的最后一个周期，往后就是读到的数据了。
MII接口介绍
视频硬件培训方案-MII接口介绍蒋汉初1.MII接口名词解释MII (Media Independent Interface 介质无关接口) MII即媒体独立接口，它是IEEE-802.3定义的以太网行业标准。
MII接口一定会包含两部分，一个数据接口，以及一个MAC和PHY之间的管理接口。
数据接口包括分别用于发送器和接收器的两条独立信道。
每条信道都有自己的数据、时钟和控制信号。
MII数据接口总共需要16个信号。
管理接口是个双信号线接口：一个是时钟信号，另一个是数据信号。
通过管理接口，上层能监视和控制PHY。
MII 管理接口（Management interface）只有两条信号线，就是我们熟悉的MDC/MDIO接口。
2.MII接口种类MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
我们在这里只讨论MII、RMII、SMII、GMII接口。
MII 支持10 兆和100 兆的操作，它要求是25 兆的总线时钟，一个接口由14 根线组成（没考虑收发时钟），它的支持还是比较灵活的，但是有一个缺点是因为它一个端口用的信号线太多，如果一个8 端口的交换机要用到112 根线，16 端口就要用到224 根线，到32 端口的话就要用到448 根线，一般按照这个接口做交换机，是不太现实的，所以现代的交换机的制作都会用到其它的一些从MII 简化出来的标准，比如RMII、SMII、GMII 等。
RMII 是简化的MII 接口，在数据的收发上它比MII 接口少了一倍的信号线，所以它一般要求是50 兆的总线时钟。
RMII 一般用在多端口的交换机，它不是每个端口安排收、发两个时钟，而是所有的数据端口公用一个时钟用于所有端口的收发，这里就节省了不少的端口数目。
RMII 的一个端口要求7 根数据线，比MII 少了一倍，所以交换机能够接入多一倍数据的端口。
关于mac与phy连接的标准
关于mac与phy连接的标准
MAC与PHY连接的标准是MII（Media Independent Interface），即媒体独立接口。
它是定义的以太网行业标准，用于MAC与PHY之间的连接。
MII接口提供了MAC与PHY之间、PHY与STA（Station Management）之间的互联技术。
媒体独立表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。
MII接口包括一个数据接口和一个
管理接口，其中管理接口用于在MAC和PHY之间传递配置信息。
MII接口的信号包括发送端信号、接收端信号和配置信号。
发送端信号包括TXCLK、TXD[0-3]、TXEN和TXER，接收端信号包括RXCLK、RXD[0-3]、RXDV、RXER、CRS和COL，配置信号包括MDIO和MDC。
除了MII接口，还有其它变种接口，如RMII（Reduced Media Independent Interface）接口。
相比于MII接口，RMII接口进行了以下改变：将TXCLK和RXCLK两个时钟信号合并为一个时钟REFCLK，时钟速率由25MHz上升到50MHz，单向数据由4 bits变为2 bits，CRS和RXDV
合并为一个信号CRSDV，取消了COL信号。
RMII接口只有9根信号线，
相比于MII的18根信号线有大幅删减，并且在同一个系统中的多个设备可
以共享MDIO、MDC和REFCLK信号线。
以上内容仅供参考，如需更多信息，建议查阅以太网技术的相关书籍或咨询网络技术人员。
xilinx uboot网卡驱动分析和一些概念扫盲
xilinx uboot网卡驱动分析和一些概念扫盲1、MAC控制器、网卡、PHY、MDIO、mii、gmii、rgmii概念扫盲网卡在功能上包含OSI模型的两个层，数据链路层和物理层。
物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。
数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。
网卡中负责数据链路的芯片叫做MAC控制器，负责物理层的芯片叫做PHY。
所以，一个网卡由MAC控制器和PHY组成。
MAC控制器与PHY连接使用MII（Medium independent interface）媒体独立接口，这个接口是IEEE-802.3定义的以太网行业标准定义的接口，包括一个数据接口和一个MAC和PHY之间的管理接口即MDIO。
MII标准接口用于连接MAC和PHY，媒体独立表示不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备接到当前MAC控制器上都可以正常工作。
MII支持10M和100M的网络速率，由于网卡的速率不同，所以在其他速率下工作的与MII等效的接口有：AUI（10M以太网）、GMII（Gigabit以太网）和XAUI（10-Gigabit 以太网）。
此外还有RMII、RGMII、SMII、SGMII等。
所有这些接口都是由MII而来。
MII支持10兆和100兆的操作，一个接口由14根线组成。
RMII是简化的MII接口，在数据的收发上它比MII接口少了一倍的信号线。
SMII是由思科提出的一种媒体接口，它有比RMII更少的信号线数目，S表示串行的意思。
因为它只用一根信号线传送发送数据，一根信号线传输接受数据，所以在时钟上为了满足100的需求，它的时钟频率很高，达到了125兆，为什么用125兆，是因为数据线里面会传送一些控制信息。
GMII采用8位接口数据，工作时钟125MHz，因此传输速率可达1000Mbps。
完整版以太网接口分析
MII 接口MII接口提供了MAC与PHY之间、PHY与STA(Station Management)之间的互联技术，该接口支持10Mb/s与100Mb/s的数据传输速率，数据传输的位宽为4位。
MII接口可分为MAC模式和PHY模式，一般说来MAC和PHY对接，但是MAC和MAC 也是可以对接的。
以前的10M的MAC层芯片和物理层芯片之间传送数据是通过一根数据线来进行的，其时钟是10M，在100M中，如果也用一根数据线来传送的话，时钟需要100M，这会带来一些问题，所以定义了Mil接口，它是用4根数据线来传送数据的，这样在传送100M数据时，时钟就会由100M降低为25M，而在传送10M数据时，时钟会降低到 2.5M，这样就实现了10M和100M 的兼容。
MII接口主要包括四个部分。
一是从MAC层到物理层的发送数据接口，二是从物理层到MAC 层的接收数据接口，三是从物理层到MAC层的状态指示信号，四是MAC层和物理层之间传送控制和状态信息的MDIO接口。
MII接口的MAC模式定义：MII接口PHY模式定义:表上MDIO接口包括两根信号线：MDC和MDIO，通过它，MAC层芯片（或其它控制芯片）可以访问物理层芯片的寄存器（前面100M物理层芯片中介绍的寄存器组，但不仅限于100M 物理层芯片，10M物理层芯片也可以拥有这些寄存器），并通过这些寄存器来对物理层芯片进行控制和管理。
MDIO管理接口如下：MDC：管理接口的时钟，它是一个非周期信号，信号的最小周期（实际是正电平时间和负电平时间之和）为400ns,最小正电平时间和负电平时间为160 ns,最大的正负电平时间无限制。
它与TX_CLK和RX_CLK无任何关系。
MDIO是一根双向的数据线。
用来传送MAC层的控制信息和物理层的状态信息。
RMII 接口MII接口也有一些不足之处，主要是其接口信号线很多，发送和接收和指示接口有14根数据线（不包括MDIO接口的信号线，因为其被所有Mil接口所共享），当交换芯片的端口数据较多时，会造成芯片的管脚数目很多的问题，这给芯片的设计和单板的设计都带来了一定的问题。
PHY芯片88EE1111 MDIO接口调试_0
PHY芯片88EE1111 MDIO接口调试-Lufy-189******** 本次调试88EE1111 PHY芯片之主要目的主要对应为了将其默认的GMII接口通过配置成RGMII接口。
因此，可能本文档涉及到的内容并没有涉及到PHY芯片的88EE1111所有内容。
PHY芯片管理接口：88EE1111芯片可通过硬件设置成两种管理接口，一种就是本文所提的MDIO接口。
一种对应的就是Two_Wire_Serial_Interface(TWSI)，也就是I2c接口，这不做讨论。
主要硬件选择是通过88EE1111的CONFIG[6:0]中的CONFIG[6]配置的Bit2选择，为1，表示配置为TWSI 接口，否则为MDIO接口。
下面讲述对应CONFIG[6:0]硬件配置。
88EE1111芯片可通过CONFIG[6:0]这些IO硬件配置一些基本模式。
可配置PHY Address、PHY Operate Mode（操作模式）、Auto-Negotiation（自适应模式）。
具体见88EE1111的Hardware Configuration部分。
对应通过将CONFIG[6:0]连接模式如下，设置对应模式以及对应值：这个表的意思对应就是如果CONFIG[0]接到VDDO上，对应CONFIG[0]配置的那些参数就是111。
接LED_LINK10对应配置的参数位110。
下面举例说明对应其硬件配置：如下图：以下是对应其硬件连接方式。
对应其配置意义：PHY Address为10010，选择了TWSI管理接口。
下面对应是我们的实际硬件原理图：（对应为Xilinx的SP601开发板）对应图中CONFIG[0]配置为VDDO（111），CONFIG[1]配置为VSS（000），CONFIG[2:5]配置为VDDO（111），CONFIG[6]配置为LED_RX）（010）。
对应其配置PHY ADDRESS为00111，其选择的管理接口为MDIO接口。
mdio协议
mdio协议MDIO协议。
MDIO（Management Data Input/Output）协议是一种用于管理以太网交换机中的PHY芯片的通信协议。
PHY芯片是用于将数字数据转换为模拟信号的芯片，它是以太网通信中的重要组成部分。
MDIO协议通过控制和配置PHY芯片，实现对以太网交换机的管理和监控。
MDIO协议的工作原理是通过两根线路进行通信，一根是MDIO（Management Data Input/Output）线，另一根是MDC（Management Data Clock）线。
MDC线用于传输时钟信号，而MDIO线用于传输数据和控制信号。
MDIO协议定义了一系列命令和数据格式，用于交换管理信息和配置参数。
在MDIO协议中，每个PHY芯片都有一个唯一的地址，用于在总线上进行寻址。
当以太网交换机需要管理或配置某个PHY芯片时，首先发送一个寻址命令，指定要访问的PHY芯片地址。
然后通过读取或写入数据的方式，实现对PHY芯片的管理和配置。
MDIO协议主要用于以下几个方面的功能：1. 读取和设置PHY芯片的状态和配置参数，如速度、双工模式、自协商能力等。
2. 获取PHY芯片的诊断信息，如温度、供电电压、链路状态等。
3. 控制PHY芯片的功能，如重启、复位、休眠等。
MDIO协议的优点在于其简洁、高效的设计，使得以太网交换机能够方便地管理和监控PHY芯片，提高了网络的可管理性和可靠性。
同时，MDIO协议的通用性也使得不同厂家生产的以太网交换机和PHY芯片能够互相兼容，降低了设备的集成成本和维护成本。
在实际应用中，MDIO协议通常由以太网交换机的管理单元（如控制器或处理器）来实现。
管理单元通过MDIO接口与PHY芯片进行通信，实现对PHY芯片的管理和配置。
同时，MDIO协议也被广泛用于以太网交换机的远程管理功能，通过网络管理软件可以实现对远程交换机的管理和监控。
总的来说，MDIO协议作为以太网交换机中管理和配置PHY芯片的通信协议，具有简洁高效、通用性强、可管理性好的特点，对于提高网络设备的可靠性和可管理性具有重要意义。
DM8168 EMAC
DM8168 EMAC/MDIO模块1.介绍1.1概述EMAC的作用是控制从系统到PHY的包数据流，MDIO模块控制PHY配置和状态监视。
EMAC和MDIO模块与系统内核的接口都是通过一个用户接口，这个用户接口可以实现高效数据收发，这个用户接口指的是EMAC控制模块，它与EMAC/MDIO一起被看作是一个整体。
EMAC模块用来在器件和连接同一网络上的另一个HOST之间搬移数据，遵从以太网规范。
1.2特点EMAC/MDIO有下面特点：●同步10/100/1000Mbps操作●与物理层器件PHY之间的G/MII接口●全双工Gbit运行（Gbit下不支持半双工）●EMAC充当到片内外的内存DMA Master●包括CRC的硬件错误处理●8个接收通道，带VLAN tag辨识，用于支持接收QOS●8个发送通道，支持Round-Robin或固定优先级的，用于支持发送QOS●Ether-Stats或802.3-Stats RMON统计值收集●可基于每个通道来选择产生发送CRC●可以在单个通道上选择接收广播帧●可以在单个通道上选择接收多播帧●可以在单个通道上选择接收混杂（Promiscuous）接收模式帧（不匹配自己MAC地址的帧），包括所有帧，所有完好帧，短帧，错误帧●硬件流控制●8K字节本地EMAC描述符内存，允许外设无需CPU干预来操作描述符，描述符内存保持足够的信息用于传输多达512个以太网包，而无需CPU干预●可编程的中断逻辑允许驱动软件限制背靠背的中断产生，实现在单次中断服务程序中做更多的工作。
●TI自适应性能优化，以改善半双工的运行性能。
●可配置的接收地址匹配/过滤、接收FIFO深度、发送FIFO深度●非链式模式截短帧到第一缓冲，用于网络分析●仿真支持●回环模式1.3功能方块图图6-1显示了EMAC/MDIO的3个主要的功能模块：⏹EMAC控制模块⏹EMAC模块⏹MDIO模块EMAC控制模块是器件内核处理器和EMAC/MDIO模块的主接口，EMAC控制模块包含必要的组件以便EMAC高效使用器件内存，它还控制器件的中断；EMAC控制模块内置8K 字节的内部RAM用于EMAC缓冲描述符。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Management Data Input/OutputManagement Data Input/Output, or MDIO, is a bus structure defined for the Ethernet protocol. MDIO is defined to connect Media Access Control (MAC) devices with PHY devices, providing a standardized access method to internal registers of PHY devices.These internal registers provide configuration information to the PHY. This bus allows a user to change configuration information during operation, as well as read the PHY's status. It is a standards-driven, dedicated-bus（专用总线） approach specified by IEEE 802.3. The MDIO interface is implemented by two pins, an MDIO pin and a Management Data Clock (MDC) pin. This standard is available for all speeds of Ethernet.The "Clause 22" MDIO interface can access up to 32 registers, in 32 different devices. A device driving an MDIO bus is called a station management entity (STA), and the device being managed by the STA is called the MDIO Manageable Device (MMD). The STA drives the MDC line. It initiates a command using an MDIO frame and provides the target register address. During a write command, the STA also provides the data. In the case of a read command, the MMD takes over the bus and supplies the STA with the data.The 802.3ae "Clause 45" interface can access up to 65536 registers in 32 different devices. These features were added for 10G ethernet and use different opcodes and start sequences.对G比特以太网而言，串行通信总线称为管理数据输入输出 (MDIO)。
该总线由IEEE通过以太网标准IEEE 802.3的若干条款加以定义。
MDIO是一种简单的双线串行接口，将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器(如多端口吉比特以太网收发器或 10GbE XAUI收发器)相连接，从而控制收发器并从收发器收集状态信息。
可收集的信息包括链接状态、传输速度与选择、断电、低功率休眠状态、TX/RX模式选择、自动协商控制、环回模式控制等。
除了拥有 IEEE 要求的功能之外，收发器厂商还可添加更多的信息收集功能。
88E1111具备符合IEEE802.3u标准的22款所规定的标准管理接口，它包含2个管脚：MDC和MDIO。
MDC是管理数据的时钟输入，最高速率可达8.3MHz。
MDIO是管理数据的输入输出双向接口，数据是与MDC时钟同步的。
MDIO的工作流程为：MDIO接口在没有传输数据的空闲状态（IDLE）数据线MDIO处于高阻态。
MDIO出现一个2bit的开始标识码(01)一个读/写操作开始。
MDIO出现一个2bit数据来标识是读操作(10)还是写操作(01)。
MDIO出现一个5bit数据标识PHY的地址。
MDIO出现一个5bitPHY寄存器地址。
MDIO需要2个时钟的访问时间。
MDIO串行读出/写入16bit的寄存器数据。
MDIO恢复成IDLE状态，同时MDIO进入高阻状态。
以太网P H Y和M A C对应O S I模型的两个层——物理层和数据链路层物理层定义了数据传输和接受所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并想数据链路层设备提供标准接口（R G M I I/G M I I/M I I）。
数据链路层提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能问：以太网P H Y是什么？答：P H Y是物理接口收发器，它实现物理层。
I E E E 802.3标准定义了以太网P H Y。
他符合I E E E802.3k 中用于10B a s e T（第14条）和100B a s e T X（第24条和第25条）的规范。
问：以太网M A C是什么答：M A C就是媒体接口控制器。
以太网M A C由I E E E802.3以太网标准定义，他事先了一个数据链路层。
最新的M A C同时支持10/100/1000M b p s速率。
通常情况下，他实现M I I/G M I I/R G M I I。
问：什么是M I I？答：M I I（M e d i u m I n d e p e n d e n t I n t e r f a c e）即媒体独立接口。
它是I E E E-802.3定义的以太网行业标准。
它包括一个数据接口，以及一个M A C和P H Y 之间的管理接口。
数据接口包括分别用于发送器和接收器的两条独立信道。
每条信道都有自己的数据、时钟和控制信号。
M I I数据接口总共需要16个信号。
管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。
通过管理接口，上层能监视和控制P H Y。
M I I标准接口用于连快F a s t E t h e r n e t M A C-b l o c k与P H Y。
“介质无关”表明在不对M A C硬件重新设计或替换的情况下，任何类型的P H Y设备都可以正常工作。
在其他速率下工作的与M I I等效的接口有：A U I（10M以太网）、G M I I（G i g a b i t 以太网）和X A U I（10-G i g a b i t以太网）。
此外还有R M I I(R e d u c e d M I I)、G M I I(G i g a b i t M I I)、R G M I I（R e d u c e d G M I I）S M I I等。
所有的这些接口都从M I I而来，M I I是(M e d i u m I n d e p e n d e n t I n t e r f a c e）的意思，是指不用考虑媒体是铜轴、光纤、电缆等，因为这些媒体处理的相关工作都有P H Y 或者叫做M A C的芯片完成。
M I I支持10兆和100兆的操作，一个接口由14根线组成，它的支持还是比较灵活的，但是有一个缺点是因为它一个端口用的信号线太多，如果一个8端口的交换机要用到112根线，16端口就要用到224根线，到32端口的话就要用到448根线，一般按照这个接口做交换机，是不太现实的，所以现代的交换机的制作都会用到其它的一些从M I I简化出来的标准，比如R M I I、S M I I、G M I I等。
R M I I是简化的M I I接口，在数据的收发上它比M I I接口少了一倍的信号线，所以它一般要求是50兆的总线时钟。
R M I I一般用在多端口的交换机，它不是每个端口安排收、发两个时钟，而是所有的数据端口公用一个时钟用于所有端口的收发，这里就节省了不少的端口数目。
R M I I的一个端口要求7个数据线，比M I I少了一倍，所以交换机能够接入多一倍数据的端口。
和M I I一样，R M I I支持10兆和100兆的总线接口速度。
S M I I是由思科提出的一种媒体接口，它有比R M I I更少的信号线数目，S表示串行的意思。
因为它只用一根信号线传送发送数据，一根信号线传输接受数据，所以在时钟上为了满足100的需求，它的时钟频率很高，达到了125兆，为什么用125兆，是因为数据线里面会传送一些控制信息。
S M I I一个端口仅用4根信号线完成100信号的传输，比起R M I I差不多又少了一倍的信号线。
S M I I在工业界的支持力度是很高的。
同理，所有端口的数据收发都公用同一个外部的125M时钟。
G M I I是千兆网的M I I接口，这个也有相应的R G M I I接口，表示简化了的G M I I接口。
M I I总线在I E E E802.3中规定的M I I总线是一种用于将不同类型的P H Y与相同网络控制器（M A C）相连接的通用总线。
网络控制器可以用同样的硬件接口与任何P H Y。
G M I I(G i g a b i t M I I)G M I I采用8位接口数据，工作时钟125M H z，因此传输速率可达1000M b p s。
同时兼容M I I所规定的10/100M b p s工作方式。
G M I I接口数据结构符合I E E E以太网标准。
该接口定义见I E E E802.3-2000。
发送器：◇G T X C L K——吉比特T X..信号的时钟信号（125M H z）◇T X C L K——10/100M信号时钟◇T X D[7..0]——被发送数据◇T X E N——发送器使能信号◇T X E R——发送器错误（用于破坏一个数据包）注：在千兆速率下，向P H Y提供G T X C L K信号，T X D、T X E N、T X E R信号与此时钟信号同步。
否则，在10/100M速率下，P H Y提供T X C L K时钟信号，其它信号与此信号同步。
其工作频率为25M H z（100M 网络）或2.5M H z（10M网络）。
接收器：◇R X C L K——接收时钟信号（从收到的数据中提取，因此与G T X C L K无关联）◇R X D[7..0]——接收数据◇R X D V——接收数据有效指示◇R X E R——接收数据出错指示◇C O L——冲突检测（仅用于半双工状态）管理配置◇M D C——配置接口时钟◇M D I O——配置接口I/O管理配置接口控制P H Y的特性。