CMOS Rail-to-Rail运算放大器的分析与设计

一种Rail-to-Rail运算放大器设计

幅均达到了轨对轨，入级跨导在整个输入共模电压范围内仅变化１％，流开环增益为９ｄ单输５直９Ｂ，
位增益带宽为３２ｚ相位裕度为５。１ｐ．ＭＨ，９（ＯＦ负载电容）功耗为０５ｍ。，．５Ｗ
Ａｂｓｒｃ：ｌｗｗｅｏｕｔｎｒｉｔａｔＡｏｐｏｒｃｎｓｍｐｉａｌ—ｔｏｏ—ｒｉｐ —ａａｅｎＳＭＩ１ｍａｌ０ｍｐｂｓｄｏＣ０．８ＣＭＯＳｍｉｘ— ｓｇｌｐｏｅｓｉｅｅｅｉｎａｒｃｓｓｐｒｓｎｔｄ．Ｅｖｒｒｐｒｙｏｈｓｏｅｙｐｏｅｔｆｔｉｐ— ａｓｔｍｕａｅｔｐｃｒｓｍｕａｏ．Ｗｉｍｐｉｓｉｌｔｄｗｉｓｅｔｅｉｌｔｒｈｔｈ３．ｓｐｙｖｌｇ３Ｖｕｐｌｏｔｅ，ｔｉｐ—ａｃｅｅｈｅｆｌｏｎｈｒｃｅｉｔｃａｈｓｏｍｐａｈｉｖｓｔｏｌｗｉｇｃａａｔｒｓｉｓ：ｒｌａｌ—ｔｏ—ｒｉｉｐｔａｄｏｔｕａｌｎｕｎｕｐｔｒｎｅ，ｔｅｉｐｔｔａｓｏｄｕｔｎｅｃａｇｓｏｌａｇｈｎｕｒｎｃｎｃａｃｈｎｅｎｙ１５％ｉｈｏｅｒｎｅｏｎｕｔｃｍｍｏｏｔｇｎｔｅｗｈｌａｇｆｉｐｏｎｖｌａｅ，９９Ｂｄ
能是折叠式共源共栅结构才能使输入端包含电源电
压的轨，这种技术是实现所有轨对轨输人放大器的

Rail to Rail 轨对轨运算放大器

Rail to Rail 轨对轨运放传统的模拟集成器件，如运放、A/D、D/A等，其模拟引脚的电压范围一般都达不到电源，以运放为例，电源为+/-15V的运放，为确保性能（首先是不损坏，其次是不反相，最后是足够的共模抑制比），输入范围一般不要超过+/-10V，常温下也不要超过+/-12V；输出范围，负载10kohm时一般只有+/-11V，小负载电阻(600ohm)时只能保证+/-10V。

这对器件的应用带来很多不便。

rail-to-rail的器件，一般都是低压器件（+/-5V 或single +5V），输入输出电压都能达到电源（输入甚至可以超过）。

其原理上的秘诀便在于电流模＋NPN/PNP互补输入结构。

rail-to-rail器件的某些设计思想，对我们自己设计电路也可以提供一些有益的思路。

现在rail-to-rail的单电源模拟器件已形成系列（如MAXIM,AD,TI等），在许多对性能（精度）要求不高的场合，我们可以考虑全部采用单+5V甚至+2.7V的模拟器件来构成我们的系统，这样模拟电路和数字电路便可以公用一个电源（不过要注意电源去耦）。

而且这类器件大量采用SOT封装，有利于设计出体积功耗都很小的产品。

rail-to-rail，即“轨至轨”，有时也称为“满摆幅”，是指输出(或输入)电压范围与电源电压相等或近似相等。

从输入方面来讲，其共模输入电压范围可以从负电源电压到正电源电压；从输出方面来讲，其输出电压范围可以从负电源电源到正电源电压。

也可以说，这是一个与供电电压密切相关的特性，对器件的输入或输出无失真动态范围有很大的影响，当ΔV 很小时(10mV--100mV)，无失真动态范围最小电压为VSS+ΔV，最大值为VCC-ΔV，具有这样动态范围的运放就叫Rail to Rail运放。

理想状态下，器件的正常工作输入与输出电压范围可同时达到运放正负电源端的电压范围。

实际上，器件很难达到真正的“轨至轨”。

比较常见的“轨至轨”表现方式有，输入rail-to-rail；输入达到或超过Vee；输出比较接近rail-to-rail；在同一器件上的输入/输出实现（或接近）rail-to-rail。

高增益、恒跨导Rail-Rail CMOS运算放大器设计

Ｖ＝Ｖ。。同理ＰＳ输人对可使输入共模电Ｄ一ＭＯ
第一作者简介：周
电路设计。
游（９４）安徽，１８一，硕士，究方向：研模拟集成
３０２２
科
学
技
术
与
工
程
平低到０伏。所以互补差分输入级使输入共电源效率，出方式采用Ａ输Ｂ类输出，以输出所
益ｇｒ减小，了得到更大的增益提高运放的线性０为
度只能采用三级或者更多级结构。本文给出了一
种三级恒跨导运放的设计方法，且输入输出都可并
以达到全摆幅。
大相位裕度。源极负反馈电阻尺和Ｒ被用于减小
晶体管Ｍ，６和ＭＭ８的等效跨导从而消除由５Ｍ７，这些晶体管引入的输入失调电压Ｊ。
⑥ ２１ＳｉＴｃ．ｎｎ．０１ｃ．ｅｈＥｇｇ
通信技术
高增益、恒跨导ＲｉＲｉＣａ．ａｌＭＯｌＳ运算放大器设计
周游王云刘智
（西安微电子技术研究所，西安７０５）１０４
摘
要
设计和研究了一种高增益恒跨导ＲｉＲｉＣＳ运算放大器，ａ— ａｌＭＯｌ输入级采用工作在亚阈值区的互补差分形式输入结
构。与以往输入结构相比，不仅使输入共模电压达到ＲｉＲｉ，ａ — ａ而且降低了工作电压，ｌｌ提高了电源利用率。利用电流开关的作用使输入跨导在输入共模范围内恒定。中间级为ＭＯＳ差分结构，并且同向驱动输出级使其具有推挽特性。采用嵌套米勒频率补偿使运算放大器稳定。整个电路采用华虹０３￣ＣＳ工艺参数进行设计，．５ｖＭＯｍ工作电压为３０Ｖ。利用ＯＣＤＨＳＩＥ．ｒＡＰＣ

低功耗轨至轨CMOS运算放大器设计

集成电路设计与应用 IC Design and Application DOI: 10. 3969 / j. issn. 1003 － 353x. 2011. 06. 012
低功耗轨至轨 CMOS 运算放大器设计
1 2 1 刘华珠，黄海云，宋瑞
( 1. 东莞理工学院电子工程学院，广东东莞 523808 ; 2 ．杭州电子科技大学新型电子器件研究所，杭州 310018 ) 摘要: 设计了一个 1. 5 V 低功耗轨至轨 CMOS 运算放大器。电路设计中为了使输入共模电压范围达到轨至轨性能，采用了 NMOS 管和 PMOS 管并联的互补差动对输入结构，并采用成比例的电流镜技术实现了输入级跨导的恒定。在中间增益级设计中，采用了适合在低压工作的低压宽摆幅共源共栅结构; 在输出级设计时，为了提高效率，采用了简单的推挽共源级放大器作为输出级，使得输出电压摆幅基本上达到了轨至轨。当接100 pF电容负载和1 kΩ电阻负载时，运放的静态功耗只有290 μW，直流开环增益约为76 dB ，相位裕度约为 69ʎ ，单位增益带宽约为1 MHz。关键词: 低功耗; 轨至轨; 互补型金属氧化物半导体; 运算放大器; 恒跨导中图分类号: TN722. 77 文献标识码: A 文章编号: 1003 － 353X ( 2011) 06 － 0463 － 03
( W /L)
10 9
因为
( W /L) ( W /L)
p n
=
μn ，这样跨导在共模输入电 μp
Abstract: A 1. 5 V low power railtorail CMOS operational amplifier was designed． In order to enable the input common mode voltage range to achieve railtorail，the NMOS tube and the PMOS tube parallel supplementary differential input pair was used in circuit structure， and proportional current mirror technology was adopted to realize the constant transconductance of input stage． In the middle gain stage swing cascode structure was adopted，which was suitable to work in low design，the low voltage，widevoltage． In the output stage， the pushpull common source stage amplifier was used to improve efficiency， output voltage swing basically reached railtorail． The results show that it has only 290 μW static power， 76 dB DC openloop gain， 1 MHz unitygain bandwidth and 69ʎ phase margin with 100 pF load capacitance and 1 kΩ load resistance． Key words: low power; railtorail; CMOS; operational amplifier; constant transconductance EEACC: 1220 ; 2570D 型系统的迫切需要。运算放大器作为集成电路中最基本的单元，大量的具有不同复杂程度的运算放大器被用来实现各种功能。因此，开展对 CMOS 低压低功耗运算放大器的研究与设计具有很大的意义。

轨到轨CMOS运算放大器的研究与设计

重废邮虫盍堂亟±论塞簋三童熟到魍￡ＭＱＳ运簋趑太墨的县佳遮让第三章轨到轨ＣＭＯＳ运算放大器的具体设计运放的输入电位通常要求高于负电源某一数值，而低于正电源某一数值。

经过特殊设计的运放可以允许输入电位在从负电源到正电源的整个区间变化，甚至稍微高于正电源或稍微低于负电源也可以。

这种运放称为轨到轨（Ｒａｉｌ—ｔｏ—Ｒａｉｌ）输入运算放大器。

３．１轨到轨运放的输入级设计３．１．１传统的输入级设计通过对差分放大器的直流性质研究我们发现，ＮＭＯＳ差分对管的输入共模电压可以达到电源电压％仃，同时可得ＰＭＯＳ差分对管的共模输入电压可以无限制的接近地电压，上面的直流工作点都可以通过对管子的器件特性的选择来选定。

但是无论如何我们不可能让ＮＭＯＳ差分对管的共模电压接近于地电压，同理，我们也不能让ＰＭＯＳ差分对管的共模电压接近于电源电压％Ｄ，这些是因为器件本身的性质决定的。

于是我们不可能通过只选择其中的任何一个类型的管子而实现共模输入电压达到轨到轨的要求。

然而我们通过上面的分析可以发现，假如两种类型的管子配合着相互使用，于是问题则可以迎刃而解。

如此输入级的共模输入电压范围就可达到运放对输入级电路轨到轨的要求。

通过上面的分析我们得到互补式运算放大器的差分输入电路结构如图３．１所示。

从下图中我们得出：当只有Ｎ／ｄＯＳ差分对导通的时候，Ｎ／ｄＯＳ差分对管Ｍｌ，Ｍ２的输入共模范围为‰一％＋‰；当只有ＰＭＯＳ差分对管处于导通状态的时候，Ｍ３，Ｍ４作为输入级其共模的输入范围为‰一Ｋ，。

＋‰；通过上面的分析我们知道两种差分对管实现了优缺点的互补，我们就完成了共模输入电压范围扩大的目的，此时为坎。

～％。

，如此一来轨到轨输入级结构的大体思路已经成行，我们同时可以计算出可以使这对差分对管正常工作的最小的电源电压，其电压值大小是：‰ｎｌｉｎ＝‰＋‰＋２‰。

上面的式子中‰，％分别是ＰＭＯＳ晶体管和ＮＭｏｓ晶体管的栅源电压；‰是１６尾电流管的饱和电压，这里尾电流管子是采用电流镜技术。

0.6 V CMOS轨至轨运算放大器

0．6 V CMOS 轨至轨运算放大器摘要：为适应低压低功耗设计的应用，设计了一种超低电源电压的轨至轨CMOS 运算放大器。

采用N 沟道差分对和共模电平偏移的P 沟道差分对来实现轨至轨信号输入。

当输入信号的共模电平处于中间时，P 沟道差分对的输入共模电平会由共模电平偏移电路降低，以使得P 沟道差分对工作。

采用对称运算放大器结构，并结合电平偏移电路来构成互补输入差分对。

采用0．13 μm 的CMOS 工艺制程，在0．6 V 电源电压下，HSp-ice 模拟结果表明，带1O pF 电容负载时，运算放大器能实现轨至轨输入，其性能为：功耗390μW，直流增益60 dB，单位增益带宽22 MHz，相位裕度80°。

关键词：轨至轨；运算放大器；CMOS；模拟电路0 引言随着便携式消费电子产品应用的持续增长，降低功耗和低电源电压成为CMOS 运算放大器的设计趋势。

在低压下工作时，一般采用互补差分输入对来实现轨至轨的信号输入，但是，其电源电压被限制在必须大于两倍阈值电压与两倍过驱动电压之和。

为了使运算放大器能工作在更低电源电压下，现有的方法是，采用体驱动晶体管、双p 沟道差分输入对、输入信号重整、弱反型区和输入共模电平偏移技术。

体驱动晶体管和弱反型区晶体管的跨导较小且频率响应性能较差。

对当输入共模电平低时，2个P 沟道差分输入对都同时开启，这样会导致差分对的尾电流在共模电平高和低时不相等，因此，这种电路在轨至轨输入信号下很难实现恒定增益。

输入信号重整电路用来控制共模(CM)电平，但是由于反馈的引入，可能会导致信号的非线性。

共模电平偏移是采用标准CMOS 工艺制程来实现轨至轨输入信号的好方法，但是要在超低电源电压下工作(例如0．6 V)，该还电路需要进行一些改进。

1 路结构和工作原理如图1 所示，普通的互补差分输入对虽然能够获得轨至轨输入信号，但是，其电源电压不能低于2(VTH+VOD)，其中表示VTH。

具有恒定跨导的RAIL-TO-RAILCMOS运算放大器设计指导

具有恒定跨导的Rail-to-Rail CMOS运算放大器设计指导陈斯(徐州师范大学物理系电子科学教研室)注：文章中有很多关于MOS方面的基础知识，可能对于你们来说比较陌生，可以去找一些关于这方面的书籍看看。

下学期我会给你们做专门的讲解的。

你们先作个大概的了解，并确定具体的方向。

1引言近年来，随着集成电路工艺尺寸的不断减小，低电压的发展趋势越来越快。

下图为半导体工艺与电源电压的关系。

从图中可以看出，电压随着工艺最小尺寸的减小而不断降低。

电压减小的原因是因为尺寸的减小导致了器件的击穿电压的减小。

此外数字电路的功耗正比于电源电压的平方，因此，为了减小功耗必须降低电源的电压。

但是从模拟电路设计者来看，电源电压的减小会导致模拟信号动态范围的减小。

如果MOS管的域值电压随着电源的降低而等比减小的话，动态范围就不会受到严重的影响。

但由于数字逻辑的原因，域值电压不能大幅地减小，所以低电压会对电路的设计带来一定的影响。

2 一般原理在模拟电路和数模混合电路中，对于低电压的追求逐渐成为集成电路的一种时尚。

然而低电压导致了运算放大器输入共模范围的降低，传统的PMOS或NMOS差分对输入已不能满足大的输入共模范围的要求。

为解决这一瓶颈，rail-to-rail运算放大器随之而产生。

通常的Rail-to-Rail运放采用两级结构，运放的输出级可以采用简单的class-A或class-AB来实现，难点在于输入级的设计。

输入级一般采用PMOS和NMOS并联的互补差分结构，但其跨导在整个共模输入范围内变化两倍。

这种跨导的变化不仅影响环路的增益, 也会影响运放的频率补偿。

同时，由于输入信号是rail-to-rail ，具有很高的信噪比，因此要求整个rail-to-rail 运放的输入级保持恒定的跨导(g m )。

一般来说，运算放大器的输入级都采用差分放大器的输入模式。

在CMOS 工艺中，差分放大器可以通过PMOS 或NMOS 的差分对来实现。

基于0_25_mCMOS工艺的1_8VRail_to_Rail运算放大器

2004 年 10 月 JOURNAL OF CIRCUITS AND SYSTEMS October ， 2004 文章编号：1007-0249 (2004) 05-0107-04基于0.25µm CMOS 工艺的1.8V Rail-to-Rail 运算放大器*翟艳，杨银堂，朱樟明，王帆（西安电子科技大学微电子所，陕西西安 710071）摘要：采用TSMC 0.25µm CMOS 工艺，设计实现了一种低功耗、高增益带有恒跨导输入级的Rail-to-Rail 运算放大器。

基于BSIM3V3 Spice 模型，采用Hspice 对整个电路进行仿真，在1.8V 的单电源电压工作条件下，直流开环增益达到108.6dB ，相位裕度为57.2度，单位增益带宽为5MHz ，功耗为0.23mW 。

关键词：Rail-to-Rail ；深亚微米；CMOS ；恒跨导；运算放大器中图分类号：TN402 文献标识码：A1 引言随着微电子工艺尺寸的不断缩小以及便携式电子产品的广泛应用，低压低功耗设计已经成为IC 设计的发展趋势。

然而，由于电源电压的不断降低，常规设计的运算放大器（以下简称运放）受阈值电压及饱和压降的影响，使得运放的输入输出动态范围不断减小, 影响后级电路的正常工作。

为了增大运放的动态范围，出现了Rail-to-Rail 结构。

通常的Rail-to-Rail 运放采用两级结构。

输入级用PMOS 和NMOS 并联的互补差分输入对实现，但其跨导在整个共模输入范围内变化两倍，这将影响环路增益, 也会对放大器的频率补偿不利。

输出级包含复杂的AB 类输出，它占用很大的芯片面积[1]，并且会增加运放的噪声和失调电压。

在[2]中描述的运放克服了上述问题。

然而，这个运放使用了复杂的浮地电流源来偏置求和电路和AB 类输出级，使得输出晶体管的瞬态电流随电源电压变化[3]，输入级跨导也随共模电压发生很大变化。