数字集成电路设计笔记归纳资料.doc
数字集成电路设计基础
数字集成电路设计基础
1. 数字逻辑
•布尔代数
•组合逻辑电路
•时序逻辑电路
•状态机
2. CMOS 技术
•CMOS 器件的结构和特性•MOS 晶体管的开关特性•CMOS 逻辑门
•CMOS 存储器
3. 数字集成电路设计流程
•系统规范
•架构设计
•逻辑设计
•物理设计
•验证和测试
4. 组合逻辑电路设计
•门级优化
•多级逻辑优化
•可编程逻辑器件 (FPGA)
5. 时序逻辑电路设计
•时钟和复位电路
•触发器和锁存器
•同步和异步时序电路
6. 存储器设计
•静态随机存取存储器 (SRAM) •动态随机存取存储器 (DRAM) •只读存储器 (ROM)
•闪存
7. 芯片设计中的布局和布线
•布局约束和规则•布线算法
•时序和功耗优化8. 验证和测试
•功能验证
•时序验证
•制造测试
9. 数字集成电路应用•微处理器和单片机•数字信号处理•通信系统
•嵌入式系统
其他重要概念：
•数制转换
•可靠性和容错性•EDA 工具
•低功耗设计
•可制造性设计。
数字集成电路考试 知识点
数字集成电路考试知识点一、数字逻辑基础。
1. 数制与编码。
- 二进制、十进制、十六进制的相互转换。
例如，将十进制数转换为二进制数可以使用除2取余法；将二进制数转换为十六进制数，可以每4位二进制数转换为1位十六进制数。
- 常用编码，如BCD码（8421码、余3码等）。
BCD码是用4位二进制数来表示1位十进制数，8421码是一种有权码，各位的权值分别为8、4、2、1。
2. 逻辑代数基础。
- 基本逻辑运算（与、或、非）及其符号表示、真值表和逻辑表达式。
例如，与运算只有当所有输入为1时，输出才为1；或运算只要有一个输入为1，输出就为1；非运算则是输入和输出相反。
- 复合逻辑运算（与非、或非、异或、同或）。
异或运算的特点是当两个输入不同时输出为1，相同时输出为0；同或则相反。
- 逻辑代数的基本定理和规则，如代入规则、反演规则、对偶规则。
利用这些规则可以对逻辑表达式进行化简和变换。
- 逻辑函数的化简，包括公式化简法和卡诺图化简法。
卡诺图化简法是将逻辑函数以最小项的形式表示在卡诺图上，通过合并相邻的最小项来化简逻辑函数。
二、门电路。
1. 基本门电路。
- 与门、或门、非门的电路结构（以CMOS和TTL电路为例）、电气特性（如输入输出电平、噪声容限等）。
CMOS门电路具有功耗低、集成度高的优点；TTL门电路速度较快。
- 门电路的传输延迟时间，它反映了门电路的工作速度，从输入信号变化到输出信号稳定所需要的时间。
2. 复合门电路。
- 与非门、或非门、异或门等复合门电路的逻辑功能和实现方式。
这些复合门电路可以由基本门电路组合而成，也有专门的集成电路芯片实现其功能。
三、组合逻辑电路。
1. 组合逻辑电路的分析与设计。
- 组合逻辑电路的分析方法：根据给定的逻辑电路写出逻辑表达式，化简表达式，列出真值表，分析逻辑功能。
- 组合逻辑电路的设计方法：根据逻辑功能要求列出真值表，写出逻辑表达式，化简表达式，画出逻辑电路图。
2. 常用组合逻辑电路。
数字集成电路设计-笔记归纳
第三章、器件一、超深亚微米工艺条件下MOS 管主要二阶效应：1、速度饱和效应：主要出现在短沟道NMOS 管，PMOS 速度饱和效应不显著。
主要原因是TH GS V V -太大。
在沟道电场强度不高时载流子速度正比于电场强度（μξν=），即载流子迁移率是常数。
但在电场强度很高时载流子的速度将由于散射效应而趋于饱和，不再随电场强度的增加而线性增加。
此时近似表达式为：μξυ=（c ξξ<），c sat μξυυ==（c ξξ≥），出现饱和速度时的漏源电压DSAT V 是一个常数。
线性区的电流公式不变，但一旦达到DSAT V ，电流即可饱和，此时DS I 与GS V 成线性关系（不再是低压时的平方关系）。
2、Latch-up 效应：由于单阱工艺的NPNP 结构，可能会出现VDD 到VSS 的短路大电流。
正反馈机制：PNP 微正向导通，射集电流反馈入NPN 的基极，电流放大后又反馈到PNP 的基极，再次放大加剧导通。
克服的方法：1、减少阱/衬底的寄生电阻，从而减少馈入基极的电流，于是削弱了正反馈。
2、保护环。
3、短沟道效应：在沟道较长时，沟道耗尽区主要来自MOS 场效应，而当沟道较短时，漏衬结（反偏）、源衬结的耗尽区将不可忽略，即栅下的一部分区域已被耗尽，只需要一个较小的阈值电压就足以引起强反型。
所以短沟时VT 随L 的减小而减小。
此外，提高漏源电压可以得到类似的效应，短沟时VT随VDS增加而减小，因为这增加了反偏漏衬结耗尽区的宽度。
这一效应被称为漏端感应源端势垒降低。
4、漏端感应源端势垒降低（DIBL）：VDS增加会使源端势垒下降，沟道长度缩短会使源端势垒下降。
VDS很大时反偏漏衬结击穿，漏源穿通，将不受栅压控制。
5、亚阈值效应（弱反型导通）：当电压低于阈值电压时MOS管已部分导通。
不存在导电沟道时源（n+）体（p）漏（n+）三端实际上形成了一个寄生的双极性晶体管。
一般希望该效应越小越好，尤其在依靠电荷在电容上存储的动态电路，因为其工作会受亚阈值漏电的严重影响。
数字集成电路总结
数字集成电路基础学习总结第一章数字电子技术概念1.1 数字电子技术和模拟电子技术的区别模拟信号：在时间上和数值上均作连续变化的电路信号。
数字信号：表示数字量的信号，一般来说数字信号是在两个稳定状态之间作阶跃式变化的信号，它有电位型和脉冲型两种表达形式：用高低不同的电位信号表示数字“1”和“0”是电位型表示法；拥有无脉冲表示数字“1”和“0”是脉冲型表示法。
数字电路包括：脉冲电路、数字逻辑电路。
数字电路的特点：1）小、轻、功耗低2）抗干扰力强3）精度高按电路组成的结构可分立元件电路集成电路数数字电路分类小规模按集成度的大小来分中规模大规模超大规模双极型电路按构成电路的半导体器件来分单极型电路组合逻辑电路按电路有记忆功能来分1.21.3 三极管：是一种三极（发射极E、基极B(发射结、集电结)半导体器件，他有NPN和PNP两种，可工作在截止、放大、饱和三种工作状态。
电流公式：I(E)=I(B)+I(C)放大状态：I(C)=βI(B) 饱和状态：I(C)< βI(B)1.4 数制，两要素基数权二进制，十进制，十六进制之间的转换：二进制转换成十进制：二进制可按权相加法转化成十进制。
十进制转换成二进制：任何十进制数正数的整数部分均可用除2取余法转换成二进制数。
二进制转化成八进制：三位一组分组转换。
二进制转换成十六进制：四位一组分组转换。
八进制转换成十六进制：以二进制为桥梁进行转换。
1.5 码制十进制数的代码表示法常用以下几种：8421BCD码、5421BCD码、余3BCD码。
8421BCD码+0011=5421BCD码第二章逻辑代数基础及基本逻辑门电路2.1 “与”逻辑及“与”门若决定某一时间的所有条件都成立，这个事件就发生，否则这个事件就不发生，这样的逻辑关系成为逻辑与或者逻辑乘。
逻辑与真值表：逻辑功能：有0出0，全1出1. 逻辑式：L=A •B 符号：2.2“或”逻辑及“或”门决定某一事件的条件中只要有一个或一个以上成立，这事件就发生，否则就不发生没这样的逻辑关系称为逻辑或或称为逻辑加。
数字集成电路复习必备知识点总结
1. 集成电路是指通过一系列特定的加工工艺，将晶体管、二极管、MOS管等有源器件和阻、电容、电感等无源器件，按一定电路互连，“集成”在一块半导体晶片（硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。
2.集成电路的规模大小是以它所包含的晶体管数目或等效的逻辑门数目来衡量。
等效逻辑门通常是指两输入与非门，对于CMOS集成电路来说，一个两输入与非门由四个晶体管组成，因此一个CMOS电路的晶体管数除以四，就可以得到该电路的等效逻辑门的数目，以此确定一个集成电路的集成度。
3.摩尔定律”其主要内容如下：集成电路的集成度每18个月翻一番/每三年翻两番。
摩尔分析了集成电路迅速发展的原因，他指出集成度的提高主要是三方面的贡献:（1）特征尺寸不断缩小，大约每3年缩小 1.41倍；（2）芯片面积不断增大，大约每3年增大 1.5倍；（3）器件和电路结构的改进。
4.反标注是指将版图参数提取得到的分布电阻和分布电容迭加到相对应节点的参数上去，实际上是修改了对应节点的参数值。
5.CMOS反相器的直流噪声容限:为了反映逻辑电路的抗干扰能力，引入了直流噪声容限作为电路性能参数。
直流噪声容限反映了电流能承受的实际输入电平与理想逻辑电平的偏离范围。
6. 根据实际工作确定所允许的最低输出高电平，它所对应的输入电平定义为关门电平；给定允许的最高输出低电平，它所对应的输入电平为开门电平7. 单位增益点.在增益为0和增益很大的输入电平的区域之间必然存在单位增益点，即dVout/dVin=1的点8. “闩锁”现象在正常工作状态下，PNPN四层结构之间的电压不会超过Vtg，因此它处于截止状态。
但在一定的外界因素触发下，例如由电源或输出端引入一个大的脉冲干扰，或受r射线的瞬态辐照，使PNPN四层结构之间的电压瞬间超过Vtg，这时，该寄生结构中就会出现很大的导通电流。
只要外部信号源或者Vdd和Vss能够提供大于维持电流Ih的输出，即使外界干扰信号已经消失，在PNPN四层结构之间的导通电流仍然会维持，这就是所谓的“闩锁”现象9. 延迟时间：T pdo ——晶体管本征延迟时间；UL ——最大逻辑摆幅，即最大电源电压；Cg ——扇出栅电容(负载电容)；Cw ——内连线电容；Ip ——晶体管峰值电流。
数字集成电路复习要点
数字集成电路复习要点⼀、简答题1.集成电路发展的特点：速度变快，I/O增多，⼯作电压下降……A，特征尺⼨越来越⼩，B，单个芯⽚晶体管数⽬越来越多，速度越来越快，电压越来越⼩，层数越来越多，端⼝越来越多，功耗越来越低2.P181⼤扇⼊的“设计技术”。
A，调整晶体管尺⼨B，逐级加⼤晶体管尺⼨C，重新安排输⼊D，重组逻辑结构（把光键路径上的晶体管靠近门的输出端）3.简述集成电路⼯艺中典型的光刻步骤及其相互关系。
（P28）氧化层，涂光刻胶，光刻机曝光，光刻胶的显影和烘⼲，酸刻蚀，旋转清洗和⼲燥，各种⼯艺加⼯步骤，去除光刻胶4.什么是多晶⾃对准⼯艺，有哪些优点？（P32）在掺杂之前形成图形的多晶硅栅实际确定了沟道区的确切位置，从⽽也确定了源区和漏区的位置。
它使源和漏这两个区域相对于栅具有⾮常精确的位置，有助于减⼩晶体管中的寄⽣电容。
5.CMOS逻辑门特性：(全摆幅，⽆⽐性，低输出阻抗，⾼输⼊阻抗，⽆静态功耗。
)A，电压摆幅等于电源电压，噪声容很⼤，B，逻辑电平与器件的相对尺⼨⽆关，⽆⽐逻辑，C，具有低输出阻抗，⾼输⼊阻抗，D，不消耗任何静态功率6.伪NCMOS门逻辑的特点A，减少晶体管的数⽬，由2N减到N+1，B，速度快缺点：⼩的噪声容限和⼤的静态功耗6.传输管逻辑的优点是什么？有哪些缺点，解决的办法是什么？优点：结构简单，阀值损失⼩，硬件开销⼩缺点：延时⾼，仅含NMOS的传输管将引起静态功耗并减⼩噪声容限解决办法：避免开关长串联以减⼩延时，增加电平恢复晶体管以消除静态功耗7.什么是时钟馈通，有何危害？(P215)原理：电容耦合的特殊情况，由在预充电器件的时钟输⼊和动态输出节点之间电容耦合引起的效应，当下拉⽹络不导通时，这⼀电容耦合会在时钟由低⾄⾼翻转时，引起的动态节点输出上升到VDD以上；⽽快速上升和下降时时钟边沿会耦合到信号节点上。
特点：a）可能使预充电管正常情况下反偏结⼆极管变为正向偏置，使电⼦注⼊到衬底中，被附近处于⾼电平的⾼阻节点收集，导致出错。
数字集成电路复习总结
第二章 制作工艺
不同工艺层的作用 自对准工艺 设计规则：
设计规则
版图设计工程师和工艺工程师之间的接口 指导构造工艺掩模板 单位尺寸：最小线宽（版图中使用的单位） 可按比例变化的规则：lambda （λ）参数 绝对尺寸：微米规则
第三章 器件
MOS晶体管
加法器
十一章 设计运算功能块
超前进位加法器
点运算公式 11.4 加法树（对应点运算的公式） 基2-（基4-）GP点运算的电路实现（4位加法器的 进位逻辑表达式），图11.21 11.23 11.24 定义：阵列乘法器，部分积 波兹编码乘法器 保留进位乘法器 Wallace树乘法器
逻辑努力：F=GBH
第六章 CMOS组合逻辑门：其他门电 路
有比逻辑：
电阻负载： 伪NMOS：VM VIH、VIL、NMH、NML的计算 差分级联电压开关逻辑（逻辑电路设计和识别） 阈值电压损失及解决方法 互补传输管逻辑：电路设计
传输晶体管逻辑（电路设计）
动态CMOS门电路
Lcrit >> tpgate/0.38rc
导线的rc延时只有在输入信号的上升（下降）时间 小于RC时才予以考虑，即trise < RC
如果不满足上式，信号的变化将慢于导线带来的延迟， 因此采用集总电容模型就够了
© MJIrwin, PSU, 2000
第五章 CMOS反相器
电压转移特性（VTC）：不同区域pmos、 nmos工作状态
反向门阈值（中点）电压VM的近似计算 VIH、VIL的计算 NMH、NML的计算
数字集成电路设计
数字集成电路设计数字集成电路设计是现代电子工程领域中至关重要的部分。
随着科技的不断发展，数字集成电路在各种应用中发挥着越来越重要的作用。
本文将介绍数字集成电路设计的基础知识、设计流程和常见应用。
一、基础知识1.1 数字集成电路的概念数字集成电路是由数字逻辑门和存储元件等基本器件组成的集成电路。
它能够进行数字信号的处理和控制，是数字系统的核心组成部分。
1.2 数字集成电路的分类数字集成电路可以分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路的输出只由当前输入决定，而时序逻辑电路的输出还受到时钟信号的控制。
1.3 数字集成电路的优势数字集成电路具有体积小、功耗低、性能稳定等优势，广泛应用于数字信号处理、计算机系统、通信设备等领域。
二、设计流程2.1 确定需求首先需要明确设计的功能和性能需求，包括输入输出规格、时钟频率、功耗要求等。
2.2 逻辑设计根据需求进行逻辑设计，包括功能拆分、逻辑电路设计、逻辑门选型等。
2.3 电路设计在逻辑设计的基础上进行电路设计，包括电路拓扑结构设计、布线规划、电源分配等。
2.4 物理设计最后进行物理设计，确保布局布线符合设计规范，满足信号完整性和功耗要求。
三、常见应用3.1 通信设备数字集成电路在通信设备中广泛应用，如调制解调器、WiFi芯片、基带处理器等。
3.2 汽车电子数字集成电路在汽车电子领域也有重要应用，如车载娱乐系统、车载控制单元等。
3.3 工业控制数字集成电路在工业控制系统中发挥着重要作用，如PLC、传感器接口等。
结语数字集成电路设计是一门复杂而重要的学科，需要工程师具备扎实的电子知识和设计能力。
随着科技不断进步，数字集成电路设计将在未来发挥越来越重要的作用，为各种领域的发展提供技术支持。
以上为数字集成电路设计的基础知识、设计流程和常见应用，希望能为读者对该领域有更深入的了解。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章、器件一、超深亚微米工艺条件下MOS 管主要二阶效应：1、速度饱和效应：主要出现在短沟道NMOS 管，PMOS 速度饱和效应不显著。
主要原因是TH GS V V -太大。
在沟道电场强度不高时载流子速度正比于电场强度（μξν=），即载流子迁移率是常数。
但在电场强度很高时载流子的速度将由于散射效应而趋于饱和，不再随电场强度的增加而线性增加。
此时近似表达式为：μξυ=（c ξξ<），c sat μξυυ==（c ξξ≥），出现饱和速度时的漏源电压DSAT V 是一个常数。
线性区的电流公式不变，但一旦达到DSAT V ，电流即可饱和，此时DS I 与GS V 成线性关系（不再是低压时的平方关系）。
2、Latch-up 效应：由于单阱工艺的NPNP 结构，可能会出现VDD 到VSS 的短路大电流。
正反馈机制：PNP 微正向导通，射集电流反馈入NPN 的基极，电流放大后又反馈到PNP 的基极，再次放大加剧导通。
克服的方法：1、减少阱/衬底的寄生电阻，从而减少馈入基极的电流，于是削弱了正反馈。
2、保护环。
3、短沟道效应：在沟道较长时，沟道耗尽区主要来自MOS 场效应，而当沟道较短时，漏衬结（反偏）、源衬结的耗尽区将不可忽略，即栅下的一部分区域已被耗尽，只需要一个较小的阈值电压就足以引起强反型。
所以短沟时VT 随L 的减小而减小。
此外，提高漏源电压可以得到类似的效应，短沟时VT 随VDS 增加而减小，因为这增加了反偏漏衬结耗尽区的宽度。
这一效应被称为漏端感应源端势垒降低。
4、漏端感应源端势垒降低（DIBL）：VDS增加会使源端势垒下降，沟道长度缩短会使源端势垒下降。
VDS很大时反偏漏衬结击穿，漏源穿通，将不受栅压控制。
5、亚阈值效应（弱反型导通）：当电压低于阈值电压时MOS管已部分导通。
不存在导电沟道时源（n+）体（p）漏（n+）三端实际上形成了一个寄生的双极性晶体管。
一般希望该效应越小越好，尤其在依靠电荷在电容上存储的动态电路，因为其工作会受亚阈值漏电的严重影响。
绝缘体上硅（SOI）6、沟长调制：长沟器件：沟道夹断饱和；短沟器件：载流子速度饱和。
7、热载流子效应：由于器件发展过程中，电压降低的幅度不及器件尺寸，导致电场强度提高，使得电子速度增加。
漏端强电场一方面引起高能热电子与晶格碰撞产生电子空穴对，从而形成衬底电流，另一方面使电子隧穿到栅氧中，形成栅电流并改变阈值电压。
影响：1、使器件参数变差，引起长期的可靠性问题，可能导致器件失效。
2、衬底电流会引入噪声、Latch-up、和动态节点漏电。
解决：LDD（轻掺杂漏）：在漏源区和沟道间加一段电阻率较高的轻掺杂n-区。
缺点是使器件跨导和IDS减小。
8、体效应：衬底偏置体效应、衬底电流感应体效应（衬底电流在衬底电阻上的压降造成衬偏电压）。
二、MOSFET器件模型1、目的、意义：减少设计时间和制造成本。
2、要求：精确；有物理基础；可扩展性，能预测不同尺寸器件性能；高效率性，减少迭代次数和模拟时间3、结构电阻：沟道等效电阻、寄生电阻4、结构电容：三、特征尺寸缩小目的：1、尺寸更小；2、速度更快；3、功耗更低；4、成本更低、方式：1、恒场律（全比例缩小），理想模型，尺寸和电压按统一比例缩小。
优点：提高了集成密度未改善：功率密度。
问题：1、电流密度增加；2、VTH小使得抗干扰能力差；3、电源电压标准改变带来不便；4、漏源耗尽层宽度不按比例缩小。
2、恒压律，目前最普遍，仅尺寸缩小，电压保持不变。
优点：1、电源电压不变；2、提高了集成密度问题：1、电流密度、功率密度极大增加；2、功耗增加；3、沟道电场增加，将产生热载流子效应、速度饱和效应等负面效应；4、衬底浓度的增加使PN结寄生电容增加，速度下降。
3、一般化缩小，对今天最实用，尺寸和电压按不同比例缩小。
限制因素：长期使用的可靠性、载流子的极限速度、功耗。
第四章、导线及互连一、确定并量化互连参数1、互连寄生参数（寄生R 、L 、C ）对电路特性的影响主要表现在三个方面：性能下降，传播延时增加；功耗增加，影响能耗和功率的分布；引起额外的噪声来源，影响电路可靠性。
2、寄生参数简化条件（寄生电阻、寄生电感、寄生电容（对地电容，线间电容））： 若导线电阻大，可以不考虑电感，只考虑电阻电容； 若导线电阻小且短，可以只考虑电容； 若导线电阻小且长，则需考虑电感电容； 若导线平均间距很大，可以不考虑线间电容。
3、互连电阻：wtlR ρ=：纵向参数t 、ρ由工艺决定，横向参数l 、w 由版图决定。
互连电阻越小，允许通过互连线的电流越大，互连延迟越小。
薄层电阻tR S ρ=与版图尺寸无关，则wlR R S==n R S （n 为薄层电阻方块数）：接触电阻：互连与硅及多晶之间的接触（有源接触孔）、不同互连层之间的接触（通孔） 减低接触电阻的途径：增大接触孔（效果不明显）；增多接触孔；信号线尽量保持在同一层。
0.25umCMOS 工艺接触电阻典型值：有源接触孔5~20Ω，通孔1~5Ω。
趋肤效应：在非常高频率下，电流主要在导体表面流动，其电流密度随进入导体深度而指数下降。
趋肤深度：电流下降到额定值的1/e 时所处的深度。
临界频率：趋肤深度达到导体最大尺寸（w 或t ）的1/2时的频率。
4、互连电容：导线对衬底的电容：是电路负载电容的一部分。
不考虑边缘效应时C=OXOX t wlε（若w>>t ），OX ε是绝缘介质（氧化层）的介电常数，OX t 是氧化层厚度。
导线间的电容： 5、互连电感：何时考虑：很长的互连线；极高的频率>1GHz ；低电阻率互连材料如Cu 。
对电路性能影响：振荡和过冲效应；导线间电感耦合；∆V=Ldi/dt 引起的开关噪声；阻抗失配引起的信号反射。
电感值估算：一条导线（每单位长度）的电容c 和电感l 存在εμ=cl 关系式（成立的条件是该导线必须完全被均匀的绝缘介质所包围，但不满足时也可使用来求近似值）。
二、互连线延时模型1、分布模型：电阻和电容沿线长连续分布，是实际情形，但需要解偏微分方程。
2、集总模型：以总电阻和总对地电容等效。
适用于导线较短且频率不十分高的情况，只需解常微分方程。
对长互连线是一个保守和不精确的模型。
为解决集总模型对于长互连线不精确，采取分段集总（分段数越多越精确，但模型越复杂，模拟所需时间越长）。
引入： 3、RC 树、Elmore 延时公式：RC 树：该电路只有一个输入节点，所有电容都在某个节点和地之间，不包含任何电阻回路（使其成为树结构）。
Elmore 延时公式：节点i 处延时为∑==Nk ik kDi R C1τ，ii R 表示路径电阻，ik R 表示共享路径电阻，代表从输入节点s 到节点i 和节点k 这两条路径共享的电阻，i C 代表这个节点的电容。
4、N 级RC 链：RC 树的无分支的特殊情形。
可以使用N 级等分RC 链来近似一条均匀分布电阻-电容线：NN RCDN 21+=τ，导线长L ，单位长度电阻、电容为r 、c 。
R （=rL ）是导线集总电阻，C （=cL ）是集总电容。
当N 很大时模型趋于分布式rc 线：222rcL RC DN==τ，从而有：一条导线的延时与其长度的平方成正比，分布rc 线的延时是集总RC 模型预测的延时的一半，即集总模型代表保守估计。
5、互连延时的优化：采用低电阻率互连导体，降低R ：采用Cu 替换Al 。
采用低介电常数的互连介质，降低C ：将减少延时、功耗和串扰。
采用过渡金属硅化物，降低多晶接触电阻。
增加互连层数量，有助于减少导线长度。
分层优化。
地址线对策。
优化走线方式，45°布线。
插入中继器。
降低电压摆幅，既缩小了延时又减小了动态功耗。
三、传输线模型当开关速度足够快，互连线的电阻足够小时，导线的电感将不可忽略，因而必须考虑传输线效应。
一条导线的分布rlc 模型称为传输线模型。
1、有损传输线：考虑r 、l 、c ，适用于Al 基芯片。
2、无损传输线：考虑l 、c ，适用于Cu 基芯片。
单位长度的传输延时lc t p =。
信号反射与终端阻抗：终端阻抗决定了当波到达导线末端时有多少比例被反射。
反射系数：0Z R Z R +-=ρ（R 为终端阻抗，0Z 为线的特征阻抗）不同终端时传输线特性：3、抑制传输线效应：阻抗匹配，在导线源端串联匹配电阻或者在导线末端并联匹配电阻。
四、串扰1、来源：当两条互连线间距很小时，一条线上的脉冲电压通过寄生电容耦合在另外一条线上引起寄生信号。
2、串扰的大小取决于线间耦合电容的大小和线间电压差随时间的变化速率。
线间距越小，耦合电容越大，串扰越严重。
层间串扰：平板电容。
重叠面积越大，电容越大。
为了使重叠面积尽可能小，版图设计时应使相邻两层连线在交叉时相互垂直。
3、抑制串扰的途径： 尽量避免节点浮空。
对串扰敏感的节点（低摆幅、浮空）应尽量远离全摆幅信号线。
相邻（同层、异层）导线尽量不要平行，邻层尽量垂直走线，平行走线尽量远离。
在两条信号线间加一条接地或者接VDD 的屏蔽线，使线间电容成为接地电容，但会增加电容负载。
时序允许前提下，尽可能加大信号上升下降时间，但会使开关功耗加大。
第五章、反相器一、基本特性1、无比逻辑，逻辑电平与器件的相对尺寸无关，所以晶体管可以采用最小尺寸。
2、极高输入阻抗。
设计良好的反相器具有低输出阻抗，从而对噪声和干扰不敏感。
3、稳态工作情况下，VDD 和GND 之间没有直接通路，即没有电流存在（静态电路），此时输入和输出保持不变，且没有任何静态功耗。
二、直流电压转移特性VTC （输出与输入电平间的关系）1、阈值电压M V ：NMOS 、PMOS 均在饱和区，由电流相等（使用饱和区电流公式）求解。
短沟器件或高电源电压：使用速度饱和时电流公式)21(DSAT T GS DSAT D V V V KV I --= 长沟器件或低电源电压：使用饱和区电流公式（平方律）对称的CMOS 反相器：p n K K =，THP THN V V -=，此时2DDM V V =2、噪声容限定义：IH V 、IL V 是1-=inoutdV dV 时反相器的工作点。
IH OH H V V NM -=，OL IL L V V NM -=。
①若CMOS 反相器对称（即p n K K =，THP THN V V -=）：对VTC 采取线性近似。
由两个管子均处于饱和区（或者速度饱和），由电流相等，对Vin 求导并令M in V V =求解inoutdV dV g =，则gV g V V V V DD OL OH IL IH -=--=-，g VV V M M IH -=。
②若CMOS 反相器不对称：由PMOS 在线性区，NMOS 在饱和区，由电流相等，对Vin 求导并令1-=inoutdV dV ，此方程和电流相等方程联立解出Vin 即为IL V 。