存储器作业参考答案范文.doc

合集下载

虚拟存储器附答案

第五章虚拟存储器一、单项选择题1. 虚拟存储器的最大容量＿＿＿。

*A. 为内外存容量之和 B. 由计算机的地址结构决定（（（实际容量C. 是任意的D. 由作业的地址空间决定虚拟存储器是利用程序的局部性原理，一个作业在运行之前，没有必要全部装入内存，而只将当前要运行那部分页面或段装入便可以运行，其他部分放在外部存储器内，需要时再从外存调入内存中运行，首先它的容量必然受到外存容量的限制，其次寻址空间要受到计算机地址总线宽度限制。

最大容量（逻辑容量）收内外存容量之和决定，实际容量受地址结构决定。

2．在虚拟存储系统中，若进程在内存中占3块（开始时为空），采用先进先出页面淘汰算法，当执行访问页号序列为1﹑2﹑3﹑4﹑1﹑2﹑5﹑1﹑2﹑3﹑4﹑5﹑6时，将产生＿＿＿次缺页中断。

（开始为空，内存中无页面，3块物理块一开始会发生三次缺页。

）A. 7B. 8C. 9D. 103. 实现虚拟存储器的目的是＿＿＿.A.实现存储保护B.实现程序浮动C.扩充辅存容量D.扩充主存容量4. 作业在执行中发生了缺页中断,经操作系统处理后,应让其执行＿＿＿指令.（书本158页，（2）最后一句话）A.被中断的前一条B.被中断的C.被中断的后一条D.启动时的第一条5．在请求分页存储管理中，若采用FIFO页面淘汰算法，则当分配的页面数增加时，缺页中断的次数________。

(在最后一题做完后再作答)答案错误选择：DA．减少 B. 增加 C. 无影响 D. 可能增加也可能减少6. 虚拟存储管理系统的基础是程序的________理论.A. 局部性B. 全局性C. 动态性D.虚拟性7. 下述_______页面淘汰算法会产生Belady现象.A. 先进先出*B. 最近最少使用C. 最近不经常使用D. 最佳二. 填空题1. 假设某程序的页面访问序列为1.2.3.4.5. 2. 3. 1. 2. 3. 4. 5. 1. 2. 3. 4且开始执行时主存中没有页面，则在分配给该程序的物理块数是3 且采用FIFO方式时缺页次数是____13____; 在分配给程序的物理块数是4且采用FIFO方式时，缺页次数是___14______; 在分配给程序的物理块数是3且采用LRU方式时，缺页次数是______14____。

(完整word版)第四章存储器习题

第四章存储器一、填空题1. 计算机中的存储器是用来存放的,随机访问存储器的访问速度与无关.√2。

主存储器的性能指标主要是、存储周期和存储器带宽。

√3。

存储器中用来区分不同的存储单元，1GB= KB。

√4。

半导体存储器分为、、只读存储器(ROM)和相联存储器等。

√5. 地址译码分为方式和方式.√6。

双译码方式采用个地址译码器，分别产生和信号。

√7。

若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式,地址译码器有条输出线。

√8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。

√9. 存储器芯片并联的目的是为了 ,串联的目的是为了。

10. 计算机的主存容量与有关，其容量为。

11。

要组成容量为4M×8位的存储器,需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。

12. 内存储器容量为6K时，若首地址为00000H,那么末地址的十六进制表示是。

13 主存储器一般采用存储器件，它与外存比较存取速度、成本。

14 三级存储器系统是指这三级、、。

15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ，MB= 。

16一个512KB的存储器，其地址线和数据线的总和是。

17 只读存储器ROM可分为、、和四种.18 SRAM是；DRAM是；ROM是；EPROM是。

19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。

20半导体动态RAM和静态RAM的主要区别是。

21MOS半导体存储器可分为、两种类型，其中需要刷新。

22 广泛使用的和都是半导体③存储器。

前者的速度比后者快，但不如后者高，它们的共同缺点是断电后保存信息.23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲.24 单管动态MOS型半导体存储单元是由一个和一个构成的。

25 动态半导体存储器的刷新一般有、和三种方式。

完整版存储器习题及参考答案

完整版存储器习题及参考答案习题四参考答案1．某机主存储器有16位地址，字长为8位。

（1）如果⽤1k×4位的RAM芯⽚构成该存储器，需要多少⽚芯⽚？（2）该存储器能存放多少字节的信息？（3）⽚选逻辑需要多少位地址？解：需要存储器总容量为：16K×8位，故，（1）需要1k×4位的RAM芯⽚位32⽚。

（2）该存储器存放16K字节的信息。

（3）⽚选逻辑需要4位地址。

2. ⽤8k×8位的静态RAM芯⽚构成64kB的存储器，要求：（1）计算所需芯⽚数。

（2）画出该存储器组成逻辑框图。

解：（1）所需芯⽚8⽚。

（2）逻辑图为：A1..A1A1CCCA1A1A1A1..8K............8K..8K×A0A0A0A0WEWEWEWED0...D7D0...D7D7D0...D0...D73. ⽤64k×1位的DRAM芯⽚构成256k×8位存储器，要求：（1）画出该存储器的逻辑框图。

（2）计算所需芯⽚数。

（3）采⽤分散刷新⽅式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？如采⽤集中刷新⽅式，存储器刷新⼀遍最少⽤多少读/写周期？）1（解：1（2）所需芯⽚为32⽚。

（3）设读写周期为0.5微妙，则采⽤分散式刷新⽅式的刷新信号周期为1微妙。

因为64K×1的存储矩阵是由四个128×128的矩阵构成，刷新时4个存储矩阵同时对128个元素操作，⼀次刷新就可完成512个元素，整个芯⽚只有128次刷新操作就可全部完成。

所以存储器刷新⼀遍最少⽤128个读/写周期。

4. ⽤8k×8位的EPROM芯⽚组成32k×16位的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需多少个EPROM芯⽚？（4）画出该只读存储器的逻辑框图？解：因为只读存储器的容量为：32k×16，所以：（1）数据寄存器16位。

微机接口技术答案 3 存储器作业参考答案——书2018

第3次书面作业存储器参考答案教材P51: 9 、10、11 、149. 20位地址，16位字长的存储器：（1）220×2字节（2）（220×16）/（32K×8）=64片（3）5位10. 26位地址，64位机，表示：主存空间最大为226×64b。

使用256K×16b的DRAM芯片（地址线18，数据线16）：（1）1024K×16b 的存储模块，需要226/220×（64/16）=256个（2）（1024K/256K）×（16/16）=4片（3）256×4=1024片11. 1024K×16b的存储器，由128K×8b的DRAM芯片组成：1）（1024K/128K）×（16/8）=16片2）存储器：地址线：A19~A0；数据线：D15~D0；读写控制：RD，WR 每个存储芯片：数据线D7~D0；读写控制：RD,WR连接：A)两个芯片组成一个小存储模块，地址线：A16~A0;数据线D15~D0:一个芯片接存储器的数据线D7~D0，一个接存储器的数据线D15~D8。

B)共8组小存储模块。

存储器的A17~A19接3-8译码器的ABC端，输出Y0~Y7接8个小存储块。

3）异步刷新，单元间隔不超过8ms，如果按128K行算，则：刷新周期=8ms/128K=0.061微秒14. 8KB的ROM和40KB的RAM存储器，ROM地址0000H开始，RAM地址4000H开始。

ROM：8KB （4KB组成）RAM：40KB（8KB组成）地址：0000 0000 0000 0000 地址：0100 0000 0000 00000001 1111 1111 1111 1101 1111 1111 1111 2片4KB 5片8KB所以：D15~D13用3-8译码器，ROM的A12单独译码D15~D13：000 2片ROM010~110 5片RAM。

(蔡老师提供)第3章多层次的存储器习题参考答案

第3章多层次的存储器习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片，共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。

(完整版)存储管理习题与答案作业

第5章一．选择题（40题）1.主存用来存放__D_。

A.程序B.数据C.微程序D.程序和数据2.下列存储器中，速度最慢的是_C__。

A.半导体存储器B.光盘存储器C.磁带存储器D.硬盘存储器3.某一SRAM芯片，容量为16KB×1位，则其地址线有__A__。

A.14根B.16K根C.16根D.32根4.下列部件中，存取速度最慢的是_B__。

A.光盘存储器B.CPU存储器C.软盘存储器D.硬盘存储器5.在主存和CPU之间增加Cache的目的是_C__。

A.扩大主存的容量B.增加CPU中通用寄存器的数量C.解决CPU和主存之间的速度匹配D.代替CPU中的寄存器工作6.计算机的存储器采用分级存储体系的目的是__D_。

A.便于读／写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格与存取速度间的矛盾7.某SRAM芯片，其容量为1KB×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为__A__。

A.23B.25C.50D.208.在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一块的位置上，则这种方法称为__A__。

A.全相联映射B.直接映射C.组相联映射D.混合映射9.处理机有32位地址，则它的虚拟地址空间为_B__字节。

A.2GBB.4GBC.100KBD.640KB10.虚拟内存的容量只受__D_的限制。

A.物理内存的大小B.磁盘空间的大小C.数据存放的实际地址D.计算机地址字长11.以下_B__不是段式存储管理系统的优点。

A.方便编程B.方便内存管理C.方便程序共享D.方便对程序保护12.在可变分区分配方案中，最佳适应法是将空闲块按_C__次序排序。

A.地址递增B.地址递减C.大小递增D.大小递减13.在分区存储管理方式中，如果在按地址生序排列的未分配分区表中顺序登记了下列未分配分区：1-起始地址17KB，分区长度为9KB；2-起始地址54KB，分区长度为13KB；现有一个分区被释放，其起始地址为39KB，分区长度为15KB，则系统要_C__。

存储器管理习题及答案

存储器管理、单项选择题1．下列（A ）存储方式不能实现虚拟存储器。

A、分区B、页式C、段式D、段页式2．操作系统处理缺页中断时，选择一种好的调度算法对主存和辅存中的信息进行高效调度尽可能地避免（ D ）。

A、碎片B、CPU空闲C、多重xxD、抖动3．分页式存储管理的主要特点是（C ）。

A、要求处理缺页xxB、要求扩充主存容量C、不要求作业装入到主存的连续区域D、不要求作业全部同时装人主存4. LRU页面调度算法淘汰（B ）的页。

A、最近最少使用B、最近最久未使用C、最先进入主存D、将来最久使用5. 分区管理要求对每一个作业都分配（A）的主存单元。

A、地址连续B、若干地址不连续的C、若干连续的页D、若干不连续的帧6. 页面置换算法中（A ）不是基于程序执行的局部性理论。

A、先进先出调度算法B、LRUC、LFUD、最近最不常用调度算法7. 在存储管理中，采用覆盖与交换技术的目的是（A）。

A、节省主存空间B、物理上扩充主存容量C、提高CPU的效率D、实现主存共享8. 分页虚拟存储管理中，缺页中断时，欲调度一页进入主存中，内存己无空闲块，如何决定淘汰已在主存的块时，（B）的选择是很重要的。

A、xxB、页面调度算法C、对换方式D、覆盖技术9．动态重定位技术依赖于( A )。

A、重定位装入程序B、重定位寄存器C、地址结构D、目标程序10.( D)存储管理兼顾了段式在逻辑上清晰和页式在存储管理上方便的优点。

A、分段B、分页C、可变分区方式D、段页式11 ．在可变分区存储管理中，某作业完成后要收回其主存空间，该空间可能与相邻空闲区合并，修改空闲区表使空闲区始址改变但空闲区数不变的是(A)情况。

A、有上邻空闲区也有下邻空闲区B、有上邻空闲区但无下邻空闲区C、无上邻空闲区但有下邻空闲区D、无上邻空闲区且也无下邻空闲区12．可变分区管理中，首次适应分配算法可将空闲区表中的空闲区栏目按 ( A )顺序排列。

A、地址递增B、xx 递增C、地址递减D、xx 递减13．在固定分区分配中，每个分区的大小是（C ）。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第四章存储器作业
一、选择题
1.和外存相比，内存的特点是（）
A. 容量小、速度快、成本高
B. 容量小、速度快、成本低
C. 容量大、速度快、成本高
D. 容量大、速度快、成本低
2.某EPROM芯片上有19条地址线A0~A18，它的容量为（）。

A．128K B．256K C．512K D．1024K
3. 下面列出的四种存储器中，易失性存储器是（）
A．RAM B．ROM C．PROM D．CD-ROM
4. 主存储器的性能指标主要有主存容量、存取速度、可靠性和（）
A.存储器存取时间
B. 存储周期时间
C. 存储器产品质量
D. 性能/价格比
5. 用一片EPROM芯片构成系统内存，其地址范围为F0000H～F0FFFH，无地址重叠，该内存的存储容量为（）
A．2KB B．4KB C．8KB D．16KB
6.计算机中地址的概念是内存储器各存储单元的编号，现有一个32KB的存储器，用十六进制对它的地址进行编码，则编号可从0000H到（）H。

A．32767 B．7FFF C．8000 D．8EEE
7.若存储器中有1K个存储单元，采用单译码方式时需要译码输出线数为（）
A．1024 B．10 C．32 D．64
8.内存储器与中央处理器（）
A．可以直接交换信息B．不可以直接交换信息
C．不可以交换信息D．可以间接交换信息
9.某存储器容量为32K×16位，则（）
A．地址线为16根，数据线为32根 B．地址线为32根，数据线为16根
C．地址线为15根，数据线为16根 D．地址线为15根，数据线为32根
10. 下列存储器中哪一种存取速度最快（）
A．SRAM B．DRAM C．EPROM D．磁盘
11. 存取周期是指（）
A．存储器的读出时间
B．存储器的写入时间
C．存储器进行连续读和写操作所允许的最短时间间隔
D．存储器进行连续写操作所允许的最短时间间隔
12. 若存储器中有1K个存储单元，采用双译码方式时需要译码输出线数为（）
A．1024 B．10 C．32 D．64
13.有一静态RAM芯片的地址线为A0～A10，数据线为D0～D3，则该存储器芯片的存储容
量为（）
A．1KB B．2KB C．1K×4位D．2K×4位
14.计算机的内存可采用（）
A. ROM和RAM
B. RAM
C. ROM
D. 磁盘
15.内存地址从40000H到BBFFFH共有（）
A．1024KB B．4096KB C．496KB D．448KB
16.擦除EPROM是用（）
A．+5V电压B．+15V电压C．+21V电压D．紫外光照射
17. 需要定时刷新的存储器是（）。

A. ROM
B. EPROM
C.CACHE
D. DRAM
18. 某计算机的内存为3KB，则内存地址寄存器需（）
A．10位B．11位C．12位D．13位
19. 用1024×1位RAM芯片设计一个128KB的存储器系统，问需要有（）
A．1024片B．2048片C．128片D．256片
20.计算机的存储器采用分级存储体系的主要目的是（）
A．便于系统升级B．减小机箱的体积
C．便于读写数据D．解决存储容量、价格和存取速度之间的矛盾
21.下面各类存储器中，可在线编程的存储器是（）
A．SRAM B．DRAM C．EEPROM D．EPROM 22. Pentium系统中，一个存储字占用内存系统中（）个存储单元(字节)。

A．1 B．2 C．4 D．8
23. 要构造2K×8bit的内存可以使用（）
A．1K×8bit进行并联B．1K×4bit进行串联
C．2K×4bit进行并联D．2K×4bit进行串联
24.存储器在断电后，仍保留原有信息的是（）
A．RAM，ROM B．ROM，EPROM C．SRAM，DRAM D．PROM，RAM
25. 主存储器的性能指标主要有主存容量、存取速度、可靠性和（）
A. 存储器存取时间
B. 存储周期时间
C. 存储器产品质量
D. 性能/价格比
26. 有一微机系统采用Pentium芯片为CPU，该芯片有64条数据线，32条地址线，则该微
机系统的最大内存容量为（）
A．232×8字节B．232×4字节C．232×2字节D．232字节
二、简答题
1. 简述片选的概念
2.何谓ROM BIOS，它存放有哪些内容？
3.试述动态RAM的工作特点，与静态RAM相比，有什么优点和缺点？
4. 存储器有哪些主要技术指标？这些指标是如何表示的？
5.存储器的总容量
三、简单分析图
1. 若要构成00000H~03FFFH的内存储容量，分别用1K×1位、2K×8位、8K×8位的存储芯片来构成，使用计算公式计算各需多少芯片？
2.某微机系统中，用2片EPROM2716（2K×8bit）和2片SRAM2114（1K×4bit）组成存储器系统。

已知EPROM在前，SRAM在后，起始地址为0800H。

试写出每一存储芯片的地址空间范围。

3.设有一个具有24位地址和8位字长的存储器，问：
（1）该存储器能够存储多少字节的信息？
（2）如果该存储器由4M×1bit的RAM芯片组成，需要多少片？
（3）在此条件下，若数据总线为8位，需要多少位作芯片选择？
4.在8086系统中，若用1024×1位的RAM芯片组成16K×8位的存储器，需要多少芯片？在
CPU的地址线中有多少位参与片内寻址？多少位用做芯片组选择信号？
5. 用2114和6116分别组成容量为64K×8的存储器，各需多少芯片？地址需要多少位作为片内地址选择线，多少位作为芯片选择线？
二简答题：
1. 同存储器的读/写操作相似，必须要有一个地址信号选中接口芯片后，才能使该接口芯片进入电路工作状态实现数据的输入/输出。

CPU的地址线形成地址，通过地址译码器输出接到接口芯片的选通端CE。

又称片选端。

只有CE（或CS）被选中后，CPU才能通过该芯片与对应的I/O设备传送数据。

2.BIOS是基本输入输出系统，ROM BIOS是存放基本输入输出系统的只读存储器；
它里面存放有：
①主要外设的底层管理
②系统服务程序
③各种初始化程序
3.动态RAM是利用电容存储电荷的原理来保存信息。

与静态RAM相比，动态RAM电路结构简
单，存取速度快，集成度高，存储容量大。

但使用时必须配以复杂的刷新控制电路不断地刷新存储器，补充电荷，连线较静态RAM复杂，常用在要求速度快、存储容量大的场合。

4.存储器的主要技术指标包括：（1）存取时间Ta，以ns纳秒表示；（2）存储容量，以bit
表示，如256kbit或8K×8bit;（3）存储器类别，用型号来区分。

5.指存放的二进制信息的总位数，它等于存储器的存储单元数与每个单元中的二进制位数相
乘。

三简单分析题：
1. 使用如下公式：所需芯片数=构成内存总容量(总bit数)/所采用存储器芯片的容量(bit
数)，
(1) 采用1K×1bit的存储器芯片，芯片数=16K×8bit//1K×1bit=128片；
(2) 采用2K×8bit的存储器芯片，芯片数=16K×8bit//2K×8bit=8片；
(3) 采用8K×8bit的存储器芯片，芯片数=16K×8bit//8K×8bit=2片。

2.第一片：0800H——0FFFH；
第二片：1000H——17FFH；
第三片：1800H——1BFFH；
第四片：1C00H——1FFFH
3.（1）16M字节；（2）需要4×8=32片；（3）两位。

4. 每片RAM的容量是1K×1位，要组成1K×8位容量需要8片，所以共需16×8=128片RAM。

CPU的A1-A9共10位参与片内寻址，其余4位可用于片选信号。

5.2114是1K×4的SRAM芯片，需要64×2=128个芯片，地址需要10位作为片内地址选择
线，6位作为芯片选择线；
6116是2K×8的SRAM芯片，需要32个芯片，地址需要11位作为片内地址选择线，5位作为芯片选择线。