微机原理知识点汇总
微机原理知识总结
1.存储器操作数寻址方式的分类。
立即数寻址、寄存器寻址、直接寻址、寄存器间接寻址寄存器间接寻址分4种：（1）以BX——数据段基址寻址，默认段寄存器为DS；（2）以BP寄存器——堆栈段基址寻址，以SS为段寄存器；（3）以SI和DI——变址寻址，以DS为段寄存器（4）以BX，BP和SI，DI组合——基址加变址的寻址，段寄存为DS 2.微处理器的定义。
微处理器是微型计算机的运算及控制部件，也称中央处理单元（CPU），由算术逻辑单元（ALU）、控制部件、寄存器和片内总线等及部分组成。
3.冯 诺依曼存储程序工作原理。
（1）程序和数据以二进制代码形式不加区别地存放在存储器中，存放位置由地址确定。
（2）控制器根据存放在存储器中地指令序列（程序）进行工作，并由一个程序计数器控制指令地执行。
控制器具有判断能力，能根据计算结果选择不同的工作流程。
或程序的指令顺序的存储在存储器中，这些指令被逐条取出并执行。
4.微机的总线结构的好处，使用特点。
包括总线定义，分类。
好处：标准总线不仅在电气上规定了各种信号的标准电平、负载能力和定时关系，而且在结构上规定了插件的尺寸规格和各引脚的定义。
通过严格的电气和结构规定，各种模块可实现标准连接。
各生产厂家可以根据这些标准规范生产各种插件或系统，用户可以根据自己的需要购买这些插件或系统来构成所希望的应用系统或者扩充原来的系统。
定义：总线是指计算机中多个部件之间公用的一组连线，由它构成系统插件间、插件的芯片间或系统间的标准信息通路。
分类：数据总线、地址总线、控制总线分别用来传输数据、数据地址和控制信号。
5.8086微处理器的内部结构，EU、BIU的定义和作用，流水线。
AX：累加器；BX：基址寄存器；CX：计数器；DX：数据寄存器；SP:堆栈指针寄存器；BP：基数指针寄存器；SI：源变址寄存器；DI：目的变址寄存器；CS：代码段寄存器；DS：数据段寄存器；SS：堆栈段寄存器；ES：附加段寄存器;IP：16位指令指针寄存器；EU：功能是负责指令的执行，将指令译码并利用内部的寄存器和ALU对数据进行所需的处理。
微机原理考点总结
第一章微型计算机基础概论一、微型计算机系统1、微型机的工作原理—冯诺依曼计算机原理◆存储程序工作原理：将计算机过程描述为由许多条指令按照一定顺序组成的程序并放入存储器中保存；指令按照其在存储器中存放的顺序中执行；由控制器控制整个程序和数据的存取以及程序的执行。
◆冯诺依曼体系结构：输入/输出设备、存储器、运算器、控制器。
◆冯诺依曼机的特点：共享数据、顺序执行；交互量大，处理效率低。
2、微机系统的基本组成微机系统：硬件系统（主机（CPU/存储器/输入输出接口/总线）+外设）+软件系统（系统软件+应用软件）。
◆微处理器：简称CPU，主要包括运算器、寄存器、控制器。
◆存储器：用于存放计算机工作过程中需要操作的数据和程序。
需要了解的概念包括：内存单元及其地址和内容；内存容量（与CPU地址总线的位数即寻址能力有关）；内存操作（读/写）；分类随机存取存储器RAM和只读存储器ROM。
◆输入输出接口（I/O）：串/并行接口；输入/输出接口；数字/模拟接口。
实现主机与外设匹配；数据缓冲；信号电平和类型的转换。
◆系统软件：操作系统、编译系统、网络系统、工具软件。
二、计算机中的数制和编码1、数制和编码的表示：十进制（D）、二进制（B）、十六进制（H）。
2、各种数制之间的相互转换◆非十进制数到十进制数的转换：按相应的权值表达式栈空。
十进制数到非十进制数的转换：除模取余，乘模取整。
二进制与十六进制数间的转换：用四位二进制数表示一位十六进制数。
◆BCD码：用二进制编码表示的十进制数；先转换为十进制再转换为二进制。
◆ASCII码：西文字符编码。
一般用7位二进制码表示，D7为奇偶校验位。
3、无符号二进制数的运算◆二进制数的运算：无符号数（算术运算、逻辑运算）+有符号数。
◆无符号数的算术运算：加减乘除，进位借位。
◆无符号数的表示范围：0≦X≦2n-1，结果超出这个范围则产生溢出。
◆无符号数的逻辑运算：与、或、非、异或（逻辑符号/真值表/应用）。
微机原理知识点(这是完整的)
学习必备欢迎下载1、8086分：执行单元(EU）和总线接口单元（BIU）。
EU的主要功能是执行命令。
完成两种类型的操作：1、进行算术逻辑运算；2、计算出指令要寻址单位的地址位移量，并将1个16位的地址位移量传送到BIU中。
BIU负责从内存储器的指定区域中取出指令送到指令队列中去排队。
（由逻辑地址计算出物理地址）2、Ip cs~代码段；si，di，bx ds 或cs （ds数据段，es附加段）；spabp ss堆栈段3、状态标致寄存器：c~进位，p~奇偶校验，a~半加，z~零标志位，s~符号，i~中断允许，d~方向，o~溢出4、HOLD：输入信号高电平有效，用于向CPU提出保持请求。
5、时钟周期：指加在CPU芯片引脚clk上的时钟信号周期；总线周期：指8086CPU将一个字节写入一个接口地址的时间，或者8086CPU由内存或接口读出一个字节到CPU的时间；指令周期：CPU完整的执行一条指令所花的时间。
6、物理地址二段基址*16+段内偏移地址7、指令：助记符，目的操作数，源操作数端寻址方式操作码立即数MOV AX,0F58AH寄存器寻址方式操作码寄存器名，寄存器名MOV AX,BX(位数相同)直接寻址方式操作码寄存器名，16位偏移地址MOV AX,[2000H]寄存器间接寻址｛DS:[SI]或[DI]或[BX]｝｛MOV AL,[SI]｝SS:[BP]MOV [BP],BX物理地址：｛DS*(6+[SI]或[DI]或[BX])｝（SS）*(6+BP)寄存器相对寻址：｛操作码寄存器，相对值DISP+基址或变址{MOV AX,DISP[SI]操作码相对值DISP+基址或变址、寄存器MOV AX,10[SI] 物理地址｛DS*16+(SI)+DISP(DI,BX 同)｝MOV AX,[SI+10H]SS*16+BP+DISP基址变址寻址方式与物理地址：｛DS*16+BX+SI或DI {MOV AX,[BX+DI] SS*16+BP+SI或DI MOV [BX+DI],AX相对基址变址方式与物理地址：｛DS*16+DISP+(BX)+(SI或DI) {MOV AX,DISP[BX+DI] SS*16+DISP+(BP)+(SI或DI) MOV [BP+DI+DISP],AX8、8086指令系统数据传送指令：1、通用数据传送指令MOV MOV [DI],CX。
微机原理复习要点
1.了解Cpu的组成，2大组成部件、内部寄存器等，一些重要引脚的含义。
2.一些关键寄存器的使用
3.中断向量的概念，计算方法
4.堆栈操作中，寄存器的变化
5.重要的寻址方式
6.串行异步通信中波特率的计算方法，帧格式
7.接口定义
8.储存器、io的读写时序
9.主频、总线周期、时钟周期的概念
10.标志寄存器中的标志位的作用
11.汇编程序
12.动态存储器概念
13.汇编程序中段的概念
14.中断控制器的基本应用，优先级
15.8255芯片的A、B、C口的区别
16.中断的概念
17.8253计数器的应用
18.简单算法的汇编语言编程。
微机原理知识点总结
第一章1.辨析三个概念：微处理器、微型计算机、微型计算机系统微处理器:简称μP或MP(Microprocessor)是指由一片或几片大规模集成电路组成的具有运算器和控制器功能的中央处理器部件，又称为微处理机。
微型计算机: 简称μC或MC，是指以微处理器为核心，配上存储器、输入／输出接口电路及系统总线所组成的计算机(又称主机或微电脑)。
微型计算机系统（主机+外设+软件配置）(Microcomputer system) 简称μCS或MCS，是指以微型计算机为中心, 以相应的外围设备、电源和辅助电路(统称硬件)以及指挥微型计算机工作的系统软件所构成的系统。
2.微机系统结构（三种总线结构）：数据总线，地址总线，控制总线第三章内部结构由两部分组成：总线接口单元BIU(Bus Interface Unit); 执行单元EU(Execution Unit). (1).总线接口单元BIU组成：4个16位的段寄存器（CS、DS、ES、SS）；1个16位的指令指针寄存器IP；1个20位的地址加法器；1个指令队列（长度为6个字节）;I/O控制电路（总线控制逻辑）；内部暂存器。
BIU的功能：根据EU的请求负责CPU与内存或I/O端口传送指令或数据。
①BIU从内存取指令送到指令队列②当EU执行指令时，BIU要配合EU从指定的内存单元或I/O端口中读取数据，或者把EU的操作结果送到指定的内存单元或I/O端口去。
（2）执行单元EU（Execution Unit）组成：①ALU（算术逻辑单元）；②通用寄存器组AX,BX,CX,DX（4个数据寄存器）BP(基址指针寄存器)SP(堆栈指针寄存器)SI(源变址寄存器)DI(目的变址寄存器)③数据暂存寄存器④标志寄存器FR⑤EU控制电路作用：负责执行指令，执行的指令从BIU的指令队列中取得；运算结果和所需数据，则由EU向BIU发出请求，经总线访问内存或I/O端口进行存取。
4．物理地址与逻辑地址有什么区别答：逻辑地址是指未定位之前在程序中存在的地址，由段地址和偏移地址组成。
微机原理知识总结
微机原理知识总结微机原理知识总结知识点第⼀章1.冯·诺依曼结构的特点：（1）计算机由运算器、控制器、存储器、输⼊设备和输出设备五⼤部分构成。
（2）数据和程序以⼆进制代码形式不加区别地存放在同⼀个存储器中，存放位置由地址指定，地址码也为⼆进制形式。
（3）控制器是根据存放在存储器中的指令序列即程序来⼯作的，并由⼀个程序计数器(即指令地址计数器)控制指令的执⾏。
控制器具有判断能⼒，能根据计算结果选择不同的动作流程。
2.认识微处理器的功能结构（1）算术逻辑单元（ALU）（2）累加器（A）、累加锁存器和暂存器（3）标志寄存器（FR）（4）寄存器组（RS）（5）堆栈和堆栈指针（SP）（6）程序计数器（PC）（7）指令寄存器（IR）、指令寄存器（ID）和操作控制器（OC）3.内存分类和区别内存分为：随机存储器（RAM）和只读存储器（ROM）区别：RAM可以被CPU随机得读和写，所以⼜称为读/写存储器。
ROM中的信息只能被CPU随机读取，⽽不能由CPU任意写⼊。
第⼆章1.指令分成三个阶段进⾏：取指令、分析指令和执⾏指令2.数据寻址⽅式 1）⽴即数寻址 2）寄存器寻址（寄存器直接寻址） 3）直接寻址（存储器直接寻址） 4）寄存器间接寻址 5）基址寻址6）变址寻址 7）⽐例变址寻址 8）基址加变址寻址 9）基址加⽐例变址寻址 10）带位移的基址加变址寻址 11）带位移的基址加⽐例变址寻址第三章1.8086/8088微处理器内部结构从功能上分为两个独⽴的处理单元：执⾏单元（EU）和总线接⼝单元（BIU）。
特点：执⾏单元负责分析和执⾏指令 总线接⼝单元负责执⾏所有的“外部总线”操作。
2.题⽬:学会计算物理地址例3.1 设（CS）=2000H，（IP）=0200H,则下⼀条待取指令在内存的物理地址为 物理地址=（CS）*16+（IP）=20000H+0200H=20200H第四章1.总线操作周期⼀般分为四个阶段：1) 总线请求和仲裁阶段2) 寻址阶段3) 传数阶段4) 结束阶段2.总线仲裁控制⽅法：“菊花链”仲裁、并⾏仲裁和并串⾏⼆维仲裁3.总线握⼿控制1) 同步总线协定2) 异步总线协定3) 半同步总线协定第五章1.ROM的类型：（1）掩模ROM（2）PROM（3）EPROM（4）E(平⽅)PROM（5）闪速存储器RAM的类型：（1） SRAM（2）DRAM（3） IRAM（4） NVRAM2.Cache的⼯作原理第六章1.I/O端⼝的编制⽅式存储器映像⽅式、隔离I/O⽅式、Inter系列处理器I/O编址⽅式2.I/O同步控制⽅式程序查询式控制、中断驱动式控制、DMA控制3.中断的概念现代意义上的中断，是指CPU在执⾏当前程序的过程中，由于某种随机出现的突发事件（外设请求或CPU内部的异常事件）使CPU暂停（即中断）正在执⾏的程序⽽转去执⾏为突发事件服务的处理程序；当服务程序运⾏完毕后，CPU再返回到暂停处（即断点）继续执⾏原来的程序。
微机原理知识点汇总
微机原理知识点汇总————————————————————————————————作者：————————————————————————————————日期：微机原理复习总结第1章基础知识⏹计算机中的数制⏹BCD码与二进制数11001011B等值的压缩型BCD码是11001011B。
F第2章微型计算机概论⏹计算机硬件体系的基本结构计算机硬件体系结构基本上还是经典的冯·诺依曼结构，由运算器、控制器、存储器、输入设备和输出设备5个基本部分组成。
⏹计算机工作原理1.计算机由运算器、控制器、存储器、输入设备和输出设备5个基本部分组成。
2.数据和指令以二进制代码形式不加区分地存放在存储器重，地址码也以二进制形式;计算机自动区分指令和数据。
3.编号程序事先存入存储器。
⏹微型计算机系统是以微型计算机为核心，再配以相应的外围设备、电源、辅助电路和控制微型计算机工作的软件而构成的完整的计算机系统。
⏹微型计算机总线系统数据总线 DB（双向）、控制总线CB（双向）、地址总线AB（单向）；⏹8086CPU结构包括总线接口部分BIU和执行部分EUBIU负责CPU与存储器,，输入/输出设备之间的数据传送，包括取指令、存储器读写、和I/O读写等操作。
EU部分负责指令的执行。
⏹存储器的物理地址和逻辑地址物理地址＝段地址后加4个0（B）＋偏移地址＝段地址×10（十六进制）＋偏移地址逻辑段：1). 可开始于任何地方只要满足最低位为0H即可2). 非物理划分3). 两段可以覆盖1、8086为16位CPU，说明（A ）A. 8086 CPU内有16条数据线B. 8086 CPU内有16个寄存器C. 8086 CPU内有16条地址线D. 8086 CPU内有16条控制线解析：8086有16根数据线，20根地址线；2、指令指针寄存器IP的作用是（A ）A. 保存将要执行的下一条指令所在的位置B. 保存CPU要访问的内存单元地址C. 保存运算器运算结果内容D. 保存正在执行的一条指令3、8086 CPU中，由逻辑地址形成存储器物理地址的方法是（B ）A. 段基址+偏移地址B. 段基址左移4位+偏移地址C. 段基址*16H+偏移地址D. 段基址*10+偏移地址4、8086系统中，若某存储器单元的物理地址为2ABCDH，且该存储单元所在的段基址为2A12H，则该存储单元的偏移地址应为（0AADH ）。
微机原理重要知识点总结
微机原理重要知识点总结一、数据的表示和运算1. 二进制数系统二进制是计算机中常用的数制，它由0和1这两个数字组成。
在计算机中，所有的数据都是以二进制的形式存储和处理的。
因此，理解二进制数系统对于理解计算机的工作原理至关重要。
2. 补码表示在计算机中，负数通常是以补码的形式表示的。
补码是一种用来表示负数的二进制编码方式，它的特点是减法和加法可以同样适用，这样可以简化计算。
3. 位运算位运算是一种对二进制数据进行操作的方式，包括与、或、非、异或等操作。
位运算可以用于快速实现一些数值的计算，提高程序的执行效率。
4. 浮点数表示在计算机中，浮点数是一种用科学计数法表示的实数。
它由符号位、指数位和尾数位组成，具有一定的精度和范围。
理解浮点数表示对于理解计算机中的实数运算和精度问题是很重要的。
二、数字逻辑电路1. 基本逻辑门基本逻辑门包括与门、或门、非门等，它们是数字逻辑电路的基本构成单元。
其他的逻辑电路都可以由这些基本的逻辑门组合而成。
2. 组合逻辑电路组合逻辑电路是一种由多个逻辑门组合而成的电路，它的输出仅依赖于输入信号的当前值。
常见的组合逻辑电路包括加法器、比较器、多路选择器等。
3. 时序逻辑电路时序逻辑电路是一种在特定的时钟信号下工作的逻辑电路，它的输出还依赖于输入信号的变化过程。
常见的时序逻辑电路包括触发器、计数器、移位寄存器等。
4. 存储器存储器是一种用来存储数据的电路，它可以分为寄存器、RAM、ROM等不同类型。
存储器在计算机系统中起着非常重要的作用，它决定了计算机的存储容量和存取速度。
三、计算机系统结构1. 冯·诺伊曼体系结构冯·诺伊曼体系结构是一种通用的计算机系统结构，它包括运算器、控制器、存储器和输入输出设备等部分。
理解冯·诺伊曼体系结构对于理解计算机的工作原理和设计原理是非常重要的。
2. 指令和指令格式指令是计算机执行的基本操作，它由操作码和操作数等部分组成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微机原理知识点汇总————————————————————————————————作者：————————————————————————————————日期：微机原理复习总结第1章基础知识⏹计算机中的数制⏹BCD码与二进制数11001011B等值的压缩型BCD码是11001011B。
F第2章微型计算机概论⏹计算机硬件体系的基本结构计算机硬件体系结构基本上还是经典的冯·诺依曼结构，由运算器、控制器、存储器、输入设备和输出设备5个基本部分组成。
⏹计算机工作原理1.计算机由运算器、控制器、存储器、输入设备和输出设备5个基本部分组成。
2.数据和指令以二进制代码形式不加区分地存放在存储器重，地址码也以二进制形式;计算机自动区分指令和数据。
3.编号程序事先存入存储器。
⏹微型计算机系统是以微型计算机为核心，再配以相应的外围设备、电源、辅助电路和控制微型计算机工作的软件而构成的完整的计算机系统。
⏹微型计算机总线系统数据总线 DB（双向）、控制总线CB（双向）、地址总线AB（单向）；⏹8086CPU结构包括总线接口部分BIU和执行部分EUBIU负责CPU与存储器,，输入/输出设备之间的数据传送，包括取指令、存储器读写、和I/O读写等操作。
EU部分负责指令的执行。
⏹存储器的物理地址和逻辑地址物理地址＝段地址后加4个0（B）＋偏移地址＝段地址×10（十六进制）＋偏移地址逻辑段：1). 可开始于任何地方只要满足最低位为0H即可2). 非物理划分3). 两段可以覆盖1、8086为16位CPU，说明（A ）A. 8086 CPU内有16条数据线B. 8086 CPU内有16个寄存器C. 8086 CPU内有16条地址线D. 8086 CPU内有16条控制线解析：8086有16根数据线，20根地址线；2、指令指针寄存器IP的作用是（A ）A. 保存将要执行的下一条指令所在的位置B. 保存CPU要访问的内存单元地址C. 保存运算器运算结果内容D. 保存正在执行的一条指令3、8086 CPU中，由逻辑地址形成存储器物理地址的方法是（B ）A. 段基址+偏移地址B. 段基址左移4位+偏移地址C. 段基址*16H+偏移地址D. 段基址*10+偏移地址4、8086系统中，若某存储器单元的物理地址为2ABCDH，且该存储单元所在的段基址为2A12H，则该存储单元的偏移地址应为（0AADH ）。
第3章8086指令系统与寻址方式●寻址方式●立即寻址MOV AX,1090H 将1090H送入AX,AH中为10H, AL中为90H●寄存器寻址MOV BX，AX 将AX的内容送到BX中●直接寻址指令中给出操作数所在存储单元的有效地址，为区别立即数，有效地址用”[]”括起。
例: MOV BX, [3000H] 将DS段的33000H和33001H单元的内容送BX(设DS为3000H)●寄存器间接寻址把内存操作数的有效地址存储于寄存器中，指令给出存放地址的寄存器名。
为区别寄存器寻址，寄存器名用”[]”括起。
些寄存器可以为BX、BP、SI和DI。
例：MOV AX , [SI]物理地址=DS*10H+SI或DI或BX物理地址=SS*10H+BP●寄存器相对寻址操作数的有效地址分为两部分，一部分存于寄存器中，另一部分以偏移量的方式直接在指令中给出。
例：MOV AL ,8[BX]物理地址=DS*10H+ BX+偏移量●基址变址寻址操作数的有效地址分为两部分，一部分存于基址寄存器中（BX/ BP），另一部分存于变址寄存器中（SI/DI）例：MOV AL , [BX][DI]物理地址=DS*10H+ BX+DI●相对基址变址寻址操作数的有效地址分为两部分，一部分存于基址寄存器中（BX/ BP），一部分存于变址寄存器中（SI/DI）,一部分以偏移量例：MOV AL , 8[BX][DI]物理地址=DS*10H+ BX+DI+偏移量●PUSH/POP指令格式：PUSH 源操作数/POP 目的操作数实现功能：完成对寄存器的值的保存和恢复在执行PUSH指令时，堆栈指示器SP自动减2；然后，将一个字以源操作数传送至栈顶。
POP指令是将SP指出的当前堆栈段的栈顶的一个操作数，传送到目的操作数中，然后，SP自动加2，指向新的栈顶。
PUSH指令的操作方向是从高地址向低地址，而POP指令的操作正好相反压栈指令PUSH 执行过程：(SP）←（SP）-2（SP）-1←操作数高字节（SP）-2←操作数低字节•出栈指令POP执行过程：（SP）操作数低字节（SP）+1 操作数高字节(SP）←（SP）+2按后进先出的次序进行传送的,因此,保存内容和恢复内容时,要按照对称的次序执行一系列压入指令和弹出指令.例如:PUSH DSPUSH ESPOP ESPOP DS●I/O指令IN OUT格式：IN AL/AX，端口OUT 端口，AL/AX直接寻址:直接给出8位端口地址，可寻址256个端口(0-FFH)间接寻址:16位端口地址由DX指定，可寻址64K个端口(0-FFFFH)IN AX, 50H ;将50H、51H两端口的值读入AX，50H端口的内容读入AL，51H端口的内容读AHIN AX, DX 从DX和DX+1 所指的两个端口中读取一个字，低地址端口中的值读入AL中，高地址端口中的值读入AH中OUT 44H, AL 将AL的内容输出到地址为44H的端口1、下列语句中语法有错误的语句是（B ）A. IN AL, DXB. OUT AX, DXC. IN AX, DXD. OUT DX, AL2、执行PUSH AX指令时将自动完成（B ）A.SP←SP-1,SS:[SP]←AL SP←SP-1,SS:[SP]←AHB.SP←SP-1,SS:[SP]←AH SP←SP-1,SS:[SP]←ALC.SP←SP+1,SS:[SP]←AL SP←SP+1,SS:[SP]←AHD.SP←SP+1,SS:[SP]←AH SP←SP+1,SS:[SP]←AL3、MOV AX,[BP] [SI]的源操作数的物理地址是（C ）A. 10H*DS+BP+SIB. 10H*ES+BP+SIC. 10H*SS+BP+SID. 10H*CS+BP+SI4、操作数在I/O端口时，当端口地址（>255 ）时必须先把端口地址放在DX中，进行间接寻址。
第4章汇编语言程序设计⏹程序的编辑、汇编及连接过程汇编语言的程序一般要经过编辑源程序、汇编（MASM或ASM）、连接（LINK）和调试（DEBUG）这些步骤第5章8086的总线操作与时序⏹8086/8088工作模式⏹8086/8088典型时序1、两种工作模式⏹两种组态利用MN/MX*引脚区别⏹MN/MX*接高电平为最小模式⏹MN/MX*接低电平为最大模式⏹两种组态下的内部操作并没有区别⏹两种组态构成两种不同规模的应用系统最小组态模式构成小规模的应用系统，8086本身提供所有的系统总线信号。
最大组态模式构成较大规模的应用系统，例如可以接入数值协处理器80878086和总线控制器8288共同形成系统总线信号，在最大工作模式中，总是包含两个以上总线主控设备。
2、典型时序⏹总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数据交换的过程所需要时间。
总线周期如：存储器读周期、存储器写周期，I/O读周期、I/O写周期。
总线周期一般有4个时钟周期T1，T2,T3,T4组成。
⏹指令周期是指一条指令经取指令、译码、读写操作数到执行完成的过程所需要时间。
⏹8088的基本总线周期需要4个时钟周期⏹4个时钟周期编号为T1、T2、T3和T4⏹总线周期中的时钟周期也被称作“T状态”⏹时钟周期的时间长度就是时钟频率的倒数⏹当需要延长总线周期时需要插入等待状态Tw3、（1）存储器写总线周期T1状态——输出20位存储器地址A19～A0IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号WR*和数据D7～D0T3和Tw状态——检测数据传送是否能够完成T4状态——完成数据传送（2）I/O写总线周期T1状态——输出16位I/O地址A15～A0IO/M*输出高电平，表示I/O操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号WR*和数据D7～D0T3和Tw状态——检测数据传送是否能够完成T4状态——完成数据传送（3）存储器读总线周期T1状态——输出20位存储器地址A19～A0 IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号RD*T3和Tw状态——检测数据传送是否能够完成T4状态——前沿读取数据，完成数据传送（4）I/O读总线周期T1状态——输出16位I/O地址A15～A0IO/M*输出高电平，表示I/O操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号RD*T3和Tw状态——检测数据传送是否能够完成T4状态——前沿读取数据，完成数据传送第6章 存储器系统⏹ 随机存储器RAM(random Access memory)存储器中的信息能读能写，且对存储器中任一单元的读或写操作所需要的时间基本是一样的。
断电后，RAM 中的信息即消失 ⏹ 只读存储器ROM(read only memory)用户在使用时只能读出其中信息，不能修改或写入新的信息，断电后，其信息不会消失。
⏹ 主存储器设计⏹ 字扩展 地址空间的扩展。
芯片每个单元中的字长满足，但单元数不满足扩展原则： 每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围⏹ 位扩展 当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满 足要求位扩展方法：将每片的地址线、控制线并联，数据线分别引出连接至数据总线的不同位上字位扩展: 若已有存储芯片的容量为L ×K ，要构成容量为M ×N 的存储器，需要的芯片数为： （M / L ） ×（N / K ）⏹ 片选信号的产生：全译码、部分译码、线性译码。
全译码:片选信号由地址线所有不在存储器的地址译码产生。
（地址唯一）部分译码：片选信号不是由地址中所有不在存储器上的地址译码产生。
（地址不唯一，一个单元可能有多个地址） 线性译码：以不在存储器上的高位地址线直接作为存储器芯片的片选信号。
（地址不唯一）⏹ 存储容量 是指一块存储芯片上所能存储的二进制位数。
假设存储芯片的存储单元数是M ， 一个存储单元所存储的信息的位数是N ，则其存储容量为M ×N 。
⏹ 1、如图是某一8088系统的存储器连接图，试确定其中各芯片的地址空间A 12¡«A 0CE 2 CE 1 1#6264WE OEG 1 Y 0G 2AG 2B C Y 4B AA 17IO/M A 19 A 18 A 16 A 15 A 14 A 12¡«A 0CE 2 CE 1 2#6264WE OEA 13¡«A 0CE 27128OE VccVccA 13≥1≥1A 13¡«A 074LS1381≥1解： （1）27128是ROM ，没有WR ，Y0 ＝0选中该片；该片14条地址线，其基本地址00 0000 0000 0000 ~11 1111 1111 1111； 高6位：A19A18 ＝00； A17 ＝1； A16A15 A14＝000所以27128地址范围：0010 0000 0000 0000 0000 —— 0010 0011 1111 1111 1111 即20000H —23FFFH解： （2）6264是SRAM ，13条地址线，用2片，基本地址0 0000 0000 0000~1 1111 1111 1111； 1＃6264的高7位：A13＝0 且Y4＝0有效选中此片， 则A16A15 A14＝100；A19A18 ＝0；A17 ＝1；1＃6264地址范围：0011 0000 0000 0000 0000 — 0011 0001 1111 1111 1111 即30000H —31FFFH2 ＃6264的高7位：A13＝1 且Y4＝0有效选中此片 则A16A15 A14＝100；A19A18 ＝00； A17 ＝1；2＃6264地址范围：0011 0010 0000 0000 0000 —0011 0011 1111 1111 1111 即32000H —33FFFH1、256K B 的SRAM 有8条数据线，有（ B ）条地址线A. 8B. 18C. 10D. 24解析：256KB=2的18次方B,所以需要18条地址线2、在内存储器组织中用全译码方式，存储单元地址有重复地址值。