重庆大学数电试卷合集
重庆大学2005~2006年度第二学期电路及电子技术期末试卷
题 11 图 12．某数/模转换器的输入为 8 位二进制数字信号（D7~D0），输出为 0~25.5V 的模拟电压 。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为( )。
(c) 串联电流负反馈 (c) 击穿状态
CHUCHU
7．数字电路中晶体管大多数工作在（ ） (a) 放大状态 (b) 开关状态
RD
－
≥1
(c) 该电路的无功功率小于零 3．在题 3 图所示电路原先已经稳定，开关 S 合闸瞬间 i1 (0 + ) 的值为（
专业
+
）。
B
题9图
题 10 图
10．题 10 图所示的触发器中，当输入 S D = R D = 0 时，则输出端 Q( (a) 置 1 (b) 置 0 )。 (b) 同步二进制加法计数器
封
审 题 人 ：
RB
专业
RC
T
C1
+ ui － 题 24 图
线
C2 RL
+ uo －
CHUCHU
重 庆 大 学 教 务 处 制
-4-
学院
六、分析题：请将解答过程写在题后的空白处
。
(本题 10 分)
本题 得分：
签 名：
23．逻辑电路图及 C 脉冲的波形如题 23 图所示，试写出 J、K、D 的逻辑表达式，并画 出触发器输出 Q0 ， Q1的波形（设 Q0 ， Q1的初始状态均为“0”）。
密
姓名
C
J
C K
Q Q
0
Q D C Q
1
0
1
C
Q1 F2 J K Q1 F1 J K Q0 Q0 F0 J
)。
审 题 人 ： 侯 世 英
(NEW)重庆大学光电工程学院《832电子技术一(含模拟电路、数字电路)》历年考研真题汇编
目 录2002年重庆大学584电子技术（1）（含模拟电路、数字电路）考研真题2003年重庆大学471电子技术（1）考研真题2004年重庆大学474电子技术1（含模拟和数字电子技术）考研真题2005年重庆大学474电子技术1（含模拟和数字电子技术）考研真题2006年重庆大学433电子技术（含模拟电路、数字电路）考研真题2007年重庆大学442电子技术1（含模拟电子技术和数字电子技术）考研真题2008年重庆大学841电子技术1（含模拟电子技术和数字电子技术）考研真题2009年重庆大学841电子技术1（含模拟电子技术和数字电子技术）考研真题2010年重庆大学832电子技术一（含模拟电路、数字电路）考研真题2011年重庆大学832电子技术一（含模拟电路、数字电路）考研真题2012年重庆大学832电子技术一（含模拟电路、数字电路）考研真题2013年重庆大学832电子技术（含模拟电路、数字电路）考研真题2014年重庆大学832电子技术一（含模拟电路、数字电路）考研真题2015年重庆大学832电子技术（含模拟电路、数字电路）考研真题2002年重庆大学584电子技术（1）（含模拟电路、数字电路）考研真题2003年重庆大学471电子技术（1）考研真题一、各三极管3个电极对地电位如图一所示，判断各管所处的状态。
（15分）图题一二、放大电路如图题二所示，已知，，，，，试求：（1）电路的Q点；（2）电压增益、输入电阻及输出电阻；（3）若，求。
（20分）图题二三、分析图题三电路，要求：（20分）1．判断电路的级间反馈的极性及组态；2．说明反馈对电路的输入电阻，输出电阻有何影响（增大或减小）；3．在深度负反馈条件下，推出电流的计算式。
图题三四、在题图四所示电路中，设、为理想运放，、为理想二极管。
（20分）1．写出与的关系式；画出相应的电压传输特性曲线（不考虑运放最大输出电压范围对的限制）；2．若输入电压为正弦波，即，试画出与对应的波形。
重庆邮电大学数字逻辑电路期末考试试卷及答案
重庆邮电大学2012-2013学年第一学期期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D C B A F +++= B ．D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
8.B．200KHz Array D．50KHz译码器C．加LED数码管显示____C______。
0011011分）1对应的电___N2____、_T_等四D=__0_____。
_______。
时,特性方程为_____。
触发器。
装订线内请勿答题4word 版本可编辑.欢迎下载支持.所示，S1、2S 、3S 为使能控制端。
试用两片74LS138构成一个4-16译码器。
要求画出连接图说明设计方案。
解: 时钟方程 激励方程n Q D 20= ，nQ D 01=，n Q D 12= 状态方程n n Q D Q 2010==+，n n Q D Q 0111==+，n n Q D Q 1212==+ 状态表画出状态图。
数字电子技术期末试卷
重庆大学数字电子技术I (双语)课程试卷2006~2007 学年 第2学期开课学院：通信工程学院课程号：考试日期：考试方式：考试时间： 120 分钟注：1.大标题用四号宋体、小标题及正文推荐用小四号宋体；2.按A4纸缩小打印I. Multiple choice (1 pts/ea, 15 pts total)1) How is the invalid state problem associated with the S -R flip -flop overcome? a) The R terminal is eliminated. b) The R input is fed through an inverter. c) A single input terminal is used (D). d) Both B and C are correct.2) This is the timing diagram for a 2-input ________ gate.a) NAND b) AND c) Exclusive-OR d) OR 3) What is the meaning of RAM, and what is its primary role?a) R andom A ccess M emory; it is memory that is used for short-term temporary data storage within the computer.b) R eadily A vailable M emory; it is the first level of memory used by the computer in all of its operations.c) R andom A ccess M emory; it is memory that can be reached by any sub-system within a computer, and at any time.d) R esettable A utomatic M emory; it is memory that can be used and then automatically reset, or cleared, after being read from or written to..4) Which rule of Boolean algebra does the example below represent?a) A + 1 = 1 b) A ∙ 0 = 0 c) A + 0 = A d) A ∙ 1 = A5) The circuit shown below is ________.a) decade counter b) BCD counter c) Johnson counter d) ring counter 6) The circuit below is most likely a ________.a) full-adder b) demultiplexer c) multiplexer d) comparator7) For a negative-logic pulse, the trailing edge is the ________. a) negative-going edge b) positive-going edge c) HIGH-to-LOW transition d) falling edge 8) The 2's complement of binary 110110 is ________.a) 0010012 b) 0010102 c) 1101002 d) 10101029) Which of the following statements best describes the operation of an UP/DOWN SYNCHRONOUS COUNTER?a) The counter can be reversed, but must be RESET before counting in the other direction.b) In general, the counter can be reversed at any point in its counting sequence.c) The counter can count in either direction, but must continue in that direction once started.d) The count sequence cannot be reversed, once it has begun, without first resetting the counter to zero. 命题人：组题人：审题人：命题时间：教务处制学院 专业、班 年级 学号 姓名公平竞争、诚实守信、严肃考纪、拒绝作弊封线密Figure 5-110) Which of the following logic expressions represents the logic diagram in Fig 5-1? a) AB B A X += b) B A AB X += c) B A B A X += d) AB AB X += 11) For an ideal digital pulse, transition times are ________. a) infinite; b) measured between 0 and 90% of the amplitude; c) measured between 10% to 90% of the amplitude; d) zero;12) When performing binary addition using the 2's complement method, an________ can occur if ________ are of the same ________; the error is indicated by a(n) ______. a) overflow, both numbers, sign, incorrect sign bit b) error, both numbers, magnitude, negative sign c) overflow, signs, magnitude, incorrect sum d) error, the signs, polarity, incorrect polarity13) Which of the following combinations cannot be combined into Karnaugh -map groups? a) Corners in the same column; b) Corners in the same row; c) Overlapping combinations; d) Diagonal corners;14) A positive edge-triggered J-K flip-flop is used to produce a two-phase clock. However, when the circuit is operated it produces erratic results. Close examination with a scope reveals the presence of glitches. What causes the glitches, and how might the problem be corrected?a) The PRESET and CLEAR terminals may have been left floating; they shouldbe properly terminated if not being used.b) The problem is caused by a race condition between the J and K inputs; aninverter should be inserted in one of the terminals to correct the problem. c) A race condition exists between the Q and Q outputs to the AND gate; theAND gate should be replaced with a NAND gate.d) A race condition exists between the CLOCK and the outputs of the flip-flopfeeding the AND gate; replace the flip-flop with a negative edge-triggered J-K flip-flop.15) When both inputs of a J -K edge -triggered FF are high, and the clock cycles, the output will a) not change; b) toggle;c) remain unchanged; d) be invalidII. Compute and fill in the blank (3 pts/ea, 30 pts total)1) How many input lines would be required for a 1-of-8 decoder?2) Suppose that a 3-digit BCD digital-to-analog converter has a full-scale output of 49.95 mA. What is the percentage resolution of the DAC?3) With current technology, a 12-bit flash A/D converter would require __________ comparators.4) How many truth table entries are necessary for a 4 input circuit? 5) Given the Boolean expression )(G D LMN X += and the values L=1, M=0, N=1, D=1, and G=0, the value of X is:6) A retriggerable one-shot has a pulse width of 10mS; 3mS after being triggered, another trigger pulse is applied. The resulting output pulse will be ________ ms 7) The equation for the output frequency of a 555 timer operating in the astable mode is: f = 1.44/((R1 + 2*R2)*C). What value of C will be required if R1 = R2 = 1K and f = 1KHz?8) A certain IC logic gate draws 1.8 mA when its output is HIGH and 3.8 mA when its output is LOW. Assume a 50% duty cycle and calculate the average I cc current drain.9) A certain logic device has the following specifications: V OL(max) = 0.5 v, V IL(max) = 0.9 v, V OH(min) = 2.6, and V IH(min) = 2.1 v. Determine the low-state dc noise marginFigure 8-910) What is the modulus of the counter shown in Figure 8-9?III. for the circuit below, plot each output waveform for the inputs shown.(5 pts)IV. If the input waveforms are applied to the circuit below, sketch the output waveform (5 pts)V. Design a 7-segment decoder logic for segment a.(12 pts)VI. Design a counter to produce the following binary sequence. Use J-K flip-flops. (15 pts)0, 9, 1, 8, 2, 7, 3, 6, 4, 5, 0,…for truncated states, check auto-reentry property.VII. A 555 timer is configured to run as an astable multivibrator as shown below, determine following parameters: (8 pts)Given: R1R2C = 15.4 pFFind: f, t H, t L, Duty cycleVIII. The shift register is given below, the SER is a 0. develop data-output waveform in relation to the input. (5 pts)IX. Draw output waveform. The data inputs have a low value of 0V and a high value of +5V. (5 pts)。
数电试题及答案五套
填空题（22分每空2 分） A © 0 =JK 触发器的特性方程为:个状态都为有关，而与 某数/模转换器的输入为8位二进制数字信号（D7~D0），输出为0〜25.5V 的模拟电压。
若数字信号的最低位是“1其余各位“0”则输出的模拟电压为化简题（15分 每小题5 分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1) Y (A,B,C,D ) =Em (0,1,2,3,4,5,6,7,13,15)2) L(A, B,C,D) =2 m(0,13,14,15) +2：d(1,2,3,9,10,11)利用代数法化简逻辑函数，必须写出化简过程3) F(A,B,C) = AB + ABC + A(B + AB)画图题（10分每题5分） 《数字电子技术基础》试题一单稳态触发器中，两个状态一个为.态，另一个为 态.多谐振荡器两个状态都为 .态，施密特触发器两组合逻辑电路的输出仅仅只与该时刻的 无关。
一个四选一数据选择器，其地址输入端有个。
据输入波形画输出波形或状态端波形 （触发器的初始状态为四、 ■L丁, CPTIE~-1—Q : <1 7 r■E分析题（17分）1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6 分) 2、电路如图所示，分析该电路，画出完全的时序图，并说明电hbCP*路的逻辑功能，要有分析过程（11分）1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，要求用 74LS138和适当的与非门实现此电路（20 分）2、中规模同步四位二进制计数器 74LS161的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。
（六、分析画图题（8分）画出下图所示电路在V 作用下，输出电压的波形和电压传输特性(a)74LS138功能表如下:五、设计题（28分）8 分)《数字电子技术基础》试题一答案一、填空题（22分每空2分）1、A，A2、Q n^ = JQ n +KQ n3、稳态，暂稳态，暂稳态，稳态4、输入，电路原先状态5、0.1V6、两二、化简题（15分每小题5分）1) Y (A,B,C,D ) =Em (0,1,2,3,4,5,6,7,13,15) = A + BD2)L(A, B,C,D)=2； m(0,13,14,15)+2 d(1,2,3,9,10,11) = AB + AD + ACQ 、F(A,B,C) =AB + ABC+A(B + AB)3丿=A+ B + BC +AB + AB=A+ B+BC +A = 0三、画图题(10分每题5分)2、五、设计题（28分） 1、(20 分) 1 ）根据题意，列出真值表由题意可知，令输入为 A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正常，令输出为R ，Y, G 表示红、黄、绿三个批示灯的 状态，“1”表示亮，“0”表示灭。
重庆邮电大学数字逻辑电路期末考试试卷及答案
6.与逻辑函数F = A + B + C + D功能相等的表达式为—C。
A. F = A + B + C +Db.F = A + B + C + D
C・F = ABCDD・F = AB +C +D
7.下列所给三态门中，能实现OO时，F二乔；C二1时，F为高阻态的逻
辑功能的是—Ao
A
• ■■1•Байду номын сангаас
B
小
C
—(
―O
&
8・I
A
入(中郎b为
C
)rd版本可编
A. 500KHz B. 200KHz
qC. lOOKHz D. 50KHz
—；9.下列器件中，属于时序部件的是
；Ao
計A.计数器B.译码器C.力口 装V法器D.多路选择器
:10•下图是共阴极七段LED数码管显示
“§”，则译码器输岀a~g应为—C。
重庆邮电大学
考试科H：数字逻辑电路 试卷类别：3卷 考试时间:110分钟
XXXX学院系级班
姓名学号
1.八进制(273)8中，它的第三位数2的位权 为 一B—o
A. (128)io B・(64)]o C. (256)1OD.(8)10
2.已知逻辑表达式F = AB+AC + BC,与它功能相等的函数表达式
11?C・1011011D-0011011
bed e f g；20分）
£必的士汨复t（…高电平]对应的电
Bo
A. F = AB B. F = AB + C
C・F = AB + AC D・F = AB+BC
(NEW)重庆大学光电工程学院《832电子技术一(含模拟电路、数字电路)》历年考研真题汇编
目 录
2002年重庆大学584电子技术（1）（含模拟电路、数字电路）考研真题
2003年重庆大学471电子技术（1）考研真题
2004年重庆大学474电子技术1（含模拟和数字电子技术）考研真题
2005年重庆大学474电子技术1（含模拟和数字电子技术）考研真题
2006年重庆大学433电子技术（含模拟电路、数字电路）考研真题
2007年重庆大学442电子技术1（含模拟电子技术和数字电子技术）考研真题
2008年重庆大学841电子技术1（含模拟电子技术和数字电子技术）考研真题
2009年重庆大学841电子技术1（含模拟电子技术和数字电子技术）考研真题
2010年重庆大学832电子技术一（含模拟电路、数字电路）考研真题
2011年重庆大学832电子技术一（含模
拟电路、数字电路）考研真题
2012年重庆大学832电子技术一（含模拟电路、数字电路）考研真题
2013年重庆大学832电子技术（含模拟电路、数字电路）考研真题
2014年重庆大学832电子技术一（含模拟电路、数字电路）考研真题
2015年重庆大学832电子技术（含模拟电路、数字电路）考研真题
2002年重庆大学584电子技术（1）（含模拟电路、数字电路）考研真题。
数电试题及答案
数电试题及答案# 数字电子技术基础试题及答案## 一、选择题1. 题目：数字电路中最基本的逻辑关系是（）。
- A. 与逻辑- B. 或逻辑- C. 非逻辑- D. 异或逻辑答案：AC2. 题目：在数字电路中，以下哪个不是逻辑门的类型？ - A. AND门- B. OR门- C. NOT门- D. ADD门答案：D3. 题目：以下哪个是组合逻辑电路的特点？- A. 有记忆功能- B. 无记忆功能- C. 需要时钟信号- D. 需要电源答案：B## 二、填空题1. 题目：在数字电路中，一个基本的逻辑门至少需要____个输入端。
答案：22. 题目：触发器是一种具有______功能的逻辑电路。
答案：记忆3. 题目：在数字电路设计中，使用______可以减少噪声对电路的影响。
答案：滤波器## 三、简答题1. 题目：请简述什么是二进制数，并给出一个二进制数到十进制数的转换例子。
答案：二进制数是一种数制系统，它只使用两个数字：0和1。
在二进制数中，每一位的权重是2的幂次方，从右到左依次增加。
例如，二进制数1011转换为十进制数的过程如下：- 1 * 2^3 = 8- 0 * 2^2 = 0- 1 * 2^1 = 2- 1 * 2^0 = 1- 8 + 0 + 2 + 1 = 112. 题目：解释什么是同步时序逻辑电路，并简述其特点。
答案：同步时序逻辑电路是一种在统一时钟信号控制下工作的数字电路。
其特点是电路的状态转换完全依赖于时钟信号的上升沿或下降沿，这保证了电路的同步操作，减少了由于时钟偏差引起的不确定性。
## 四、计算题1. 题目：给定一个逻辑表达式 Y = A'B + AB'，求当 A = 1, B = 0时，Y 的值。
答案：首先，根据给定的 A 和 B 的值，我们可以计算 A' 和 B'： - A' = NOT A = NOT 1 = 0- B' = NOT B = NOT 0 = 1然后，将这些值代入逻辑表达式 Y：- Y = A'B + AB' = 0 * 0 + 1 * 1 = 0 + 1 = 1## 五、应用题1. 题目：设计一个简单的数字电路，实现一个四人投票系统，其中每个人可以投赞成票（1）或反对票（0）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
重庆大学《数字电子技术（Ⅱ）》课程试卷2012 ~2013 学年第 2 学期开课学院：电气工程学院课程号：考试日期： 2013-6考试方式：考试时间： 120 分钟一、设计题（20分）：采用同步置数的方式，利用74LS160设计365进制的计数器，各位之间为十进制关系。
解：二、分析题（20分）：下图为16×4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
在CLK信号作用下，输出波形如图所示。
计算ROM中的数据表。
解：三、设计题（10分）：用D触发器设计一个同步串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。
例如：输入A 101100111011110输出Y 000000001000110解：1）画出原始状态图2）状态化简3）状态编码原始状态图化简以后的状态图1/0A/Y0/01/00/0由状态图可得到复合卡诺图图：n AQ Y 1=nn n n n n Q Q A Q AQ AQ Q 01101011⋅=+=++D 触发器的特性方程为1,01==+i D Q in i得：n n n n QQ A D AQ AQ D 010101⋅=+=5) 检查自启动：可以自启动。
6）画逻辑图四、分析题（10分）： 试分析下图时序电路的功能。
解：1）)()()(2101201110210↓=↓=↓⋅=+++CP Q Q Q Q Q Q Q CP Q Q Q nn n n n n n nn2） 画出波形图：(略) 3） 画出状态图异步五进制加法计数器1Q的卡诺图 nn Q Q 01 00 01 11 10 A 0 1nn Q Q 01 00 01 11 10 A 0 110+n Q的卡诺图1/00/0nn Q Q 01 00 01 11 10 A 01nn Q Q 01 00 01 11 10 A 0 1输出Y 的卡诺图五、分析题（10分）利用计算公式解释超前进位加法器的基本思想。
解：由全加器的真值表得11111111111111)()()()(--------------⊕+=+++=⊕⊕=⊕+⋅⊕=+++=+++=i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i C B A B A C B A C B A C B A C B A C C B A C B A C B A C B A B A C B A B A C B A C B A C B A C B A S 令ii i i i i B A P B A G ⊕=⋅=代入S i 和C i ，得11--+=⊕=i i i i i i i C P G C C P S：可见，每个进位信号只与输入G i 、P i 和C -1有关，故各位的进位信号在相加运算一开始就能同时（并行）产生。
按照这种方式构成的多位加法器就是超前进位加法器。
六、设计题（10分）试用74LS148组成16线-4线优先编码器。
解：七、分析题（10分）分析下面电路实现的逻辑功能。
解：当B=0时， A Y =；当B=1时， A Y =。
综合上述两种情况，得B A B A B A Y ⊕=+=八、计算题（10分）计算多谐振荡器的周期。
（给出计算步骤）解：C R R T T T )2(7.02121+=+=A 0A 1 A 2 A 3 A 4 A 5 A 6 A 7A 8A 9 A 10 A 11 A 12 A 13 A 14 A 15 EI16线-4线优先编码器00123012312323333343330012012122222322200101111121110001000C P P P P G P P P G P P G P G C P G C C P S C P P P G P P G P G C P G C C P S C P P G P G C P G C C P S C P G C C P S ++++=+=⊕=+++=+=⊕=++=+=⊕=+=⊕=重庆大学《数字电子技术（Ⅱ）》课程试卷2012 ~2013 学年第2 学期开课学院： 电气 课程号：15012435考试日期： 2013-6考试方式：考试时间： 120 分钟一、单项选择题：在下列各题中，将唯一正确的答案代码填入括号内(本大题共10小题，每小题2分，共20分)1．函数F=AB+BC ，使F=1的输入ABC 组合为 ( )。
A ．ABC=000B ．ABC=010C ．ABC=101D ．ABC=1102．一只四输入端或非门，使其输出为1的输入变量取值组合有 ( )种。
A ．15 B ．8 C ．7 D ．1 3．三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项( )。
A 、m2 B 、 m5 C 、 m3 D 、 m7 4．函数()B A A F ⊕=的结果是( )。
A 、AB B 、 B AC 、B AD 、 B A5．若在编码器中有50个编码对象，则要求输出二进制代码位数最少为( )位。
A. 5 B. 6 C. 10 D. 506．逻辑函数F 1、F 2、F 3的卡诺图如图一.6，他们之间的逻辑关系是() A ．F 3=F 1•F 2 B ．F 3=F 1+F 2C ．F 2=F 1•F 3D ．F 2=F 1+F 3图一.67. 八选一数据选择器74151组成的电路如图一.7所示，则输出函数为( )。
A ．BC CA BA L ++= B ．B C A C A B L ++= C ．B C CA A B L ++=D ．CB CA A B L ++=8．为将D 触发器转换为T 触发器，图一.8所示电路的虚线框内应是( )。
A ．或非门B ．与非门C ．异或门D ．同或门 9．随机存取存储器具有( )功能。
A ．读/写B ．无读/写C ．只读D ．只写 10．一片64k ×8存储容量的只读存储器（ROM ），有( )。
A 、64条地址线和8条数据线 B 、64条地址线和16条数据线 C 、16条地址线和8条数据线 D 、16条地址线和16条数据线二．（本大题10分）判断题（正确的打√，错误的打×，每题1分）1、逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。
（） 2、一般TTL 门电路的输出端可以直接相连，实现线与。
（ ） 3、编码与译码是互逆的过程。
（ ）4、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（ ）5、对边沿JK 触发器，在CP 为高电平期间，当J=K=1时，状态会翻转一次。
（ ）6、共阴极接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（ ）图一.7 图一.87、施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ ）8、由两个TT L 或非门构成的基本R S 触发器，当R=S=0时，触发器的状态为不定。
（ ）9、判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现。
（ ） 10、ROM 和RAM 中存入的信息在电源断掉后都不会丢失。
（ ）三、(本题12分) 化简下列两个函数，写出它们的最简与或表达式。
1.D C B ABC C AB C B A Y +++=1()()∑=9,8,5,2,0,,,2m D C B A Y ；0=+BC AB四、(本题10分) 分析图四所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。
五、(本题10分)1．请用74LS138及与非门设计一个三变量的多数表决电路。
具体要求如下： （1）输入变量A 、B 、C 为高电平时表示赞同提案 （2）当有多数赞同票时提案通过，输出高电平六、(本题13分) 人类有四种基本血型:A 、B 、AB 、O 型。
输血者与受血者的血型必须符合下述原则：O 型血可以输给任意血型的人，但O 型血只能接受O 型血；AB 型血只能输给AB 型，但AB 型能接受所有血型；A 型血能输给A 型和AB 型，但只能接受A 型或O 型血；B 型血能输给B 型和AB 型，但只能接受B 型或O 型血。
试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路。
如果输血者与受血者的血型符合规定，电路输出“1”（提示：电路只需要四个输入端。
它们组成一组二进制代码，每组代码代表一对输血—受血的血型对）。
七、(本题13分) 分析图七所示示电路，说明电路的逻辑功能。
八、(本题12分) 用3片RAM2114(1k ×4)组成图八所示电路。
(1) 分析图示电路存储器的容量是多少？ (2)写出每一片RAM 2114的地址范围(用十六进制表示)，（3）图示电路是对RAM2114进行字扩展？还是位扩展？或者是字位同时进行扩展？若要实现2k ×8的存储器，需要多少片2114芯片？CP Q 3Q Q 图七1图四A A A A A A 图八2．重庆大学《数字电子技术（Ⅱ）》B 卷答案2012~2013学年第 2 学期一、单项选择题：在下列各题中，将唯一正确的答案代码填入括号内(本大题共10小题，每小题2分，共20分)1．D 2．D 3．A 4．C 5．B 6．B 7．C 8．D 9．A 10．C二．（本大题10分）判断题（正确的打√，错误的打×，每题1分）1．√ 2．× 3．√ 4．× 5．× 6．√ 7．√ 8．× 9．× 10．×三、(本题12分) 化简下列两个函数，写出它们的最简与或表达式。
解: 1.2. D B A C A BD Y ++=2四、解：C B A BC A AB L ++=1，C B A L ⊕⊕=2 （6分）真值表如表A2所示。
（2分）（2分）五、(本题10分) 1．解（1）列出真值表：（2）变换令74LS1383线-8线译码器的地址端分别为A 2=A 、A 1=B 、A 0=C ，则76537653 m m m m m m m m Y =+++=（3）画出电路如下六、解：用变量ab 、cd 分别表示输血者与受血者的血型对作为输入变量，用F 表示血型是否符合作为输出变量。
得到血型与二进制数间的对应关系如表所示，从而得到真值表:七、解:状态方程:)()()(23131212111↑=↑=↑=+++nn n n n n n n Q Q Q Q Q Q CP Q Q 波形图:YAB C由真值表画出卡诺图由卡诺图得表达式：d b a c b d c ab F +++=d b a d c b d c ab ⋅⋅⋅=逻辑图：状态图: 123Q Q Q逻辑功能:三位二进制加法计数器 能自启动八、(本题12分) 用3片RAM2114(1k ×4)组成图八所示电路。