什么是EDA技术
EDA技术的概念
EDA技术的概念EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。
利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。
现在对EDA的概念或范畴用得很宽。
包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。
目前EDA 技术已在各大公司、企事业单位和科研教学部门广泛使用。
例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。
本文所指的EDA 技术，主要针对电子电路设计、PCB设计和IC设计。
EDA设计可分为系统级、电路级和物理实现级。
2 EDA常用软件EDA工具层出不穷，目前进入我国并具有广泛影响的EDA软件有：multiSIM7（原EWB的最新版本）、PSPICE、OrCAD、 PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIIogic、Cadence、MicroSim 等等。
这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同进还可以进行PCB自动布局布线，可输出多种网表文件与第三方软件接口。
(下面是关于EDA的软件介绍,有兴趣的话,旧看看吧^^^)下面按主要功能或主要应用场合，分为电路设计与仿真工具、PCB设计软件、IC 设计软件、PLD设计工具及其它EDA软件，进行简单介绍。
2.1 电子电路设计与仿真工具我们大家可能都用过试验板或者其他的东西制作过一些电子制做来进行实践。
但是有的时候，我们会发现做出来的东西有很多的问题，事先并没有想到，这样一来就浪费了我们的很多时间和物资。
而且增加了产品的开发周期和延续了产品的上市时间从而使产品失去市场竞争优势。
1什么是EDA技术
1什么是EDA技术？EDA技术是现代电子信息工程领域中一门新技术，它提供了一种基于计算机和信息技术为一体的电子系统设计方法，它的发展和推广极大地推动了电子工业的发展，已成为电子工业中不可缺少的一项主要技术。
2基于EDA技术的电子系统设计有哪些特点？以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机和PLD实验开发系统为设计工具，通过相关的开发软件，自动完成电子系统设计，最终形成集成电子系统或专用集成芯片。
3基于可编程逻辑器件的EDA技术，主要包括哪几方面的内容？大规模可编程逻辑器件，硬件描述语言，软件开发工具，实验开发工具。
4EDA技术的发展经历了哪几个阶段？每个阶段有什么特征？CAD阶段，设计人员主要借助计算机完成PCB板的布局布线设计，简单的版图绘制，以及电路性能的模拟，逻辑仿真和预测。
CAED阶段，进行系统的设计描述综合与优化设计结果的验证，以及自动布局布线等。
ESDA阶段，ESDA工具是以系统设计为核心，不仅具有电子系统设计的能力，而且还具有高级抽象的设计构思手段。
5目前较为流行的EDA开发工具？AITERA公司的MAX+PLUS2和QUARTUS2，LATTICE公司的ispDesignEXPERT和ispLEVER，Xilinx公司的Foundation和ISE等。
6什么是可编程逻辑器件？他们有哪些类型？可编程逻辑器件是一种由用户借助计算机编程，来实现某一逻辑功能的器件。
按集成度分类：LDPLD和HDPLD，按编程工艺分类：熔丝或反熔丝编程器件，浮栅编程器件，SRAM编程器件，按基本结构分类：阵列型单元型器件，按逻辑单元分类：与或阵列宏单元查找表多路开关。
7简述可编程逻辑器件的发展历程及其特点？可编程逻辑器件经历了从PROM,PLA,PAL,GAL到EPLD,CPLD,FPGA 的发展过程，不仅在结构工艺集成度功能速度等方面有了很大的改进，而且在稳定性可靠性灵活性上也有了显著提高。
EDA技术概述
20世纪90年代，随着硬件描述语言的标
准化得到进一步的确立，计算机辅助工程、 辅助分析和辅助设计在电子技术领域获得 更加广泛的应用。
EDA技术在进入21世纪后，得到了更大 的发展： 电子设计成果自主知识产权； 仿真和设计EDA软件不断推出； 电子技术全方位纳入EDA领域传统设计 建模理念发生重大变化； EDA使得电子领域各学科的界限更加模 糊更加互为包容； 更大规模的FPGA和CPLD器件的不断推 出；
作用：设计师用HDL描绘出硬件的结 构或硬件的行为，再用设计工具将这 些描述综合成与半导体工艺有关的硬 件配置文件。实际上，HDL是用来表 达设计意图的。
硬件描述语言HDL是EDA技术的重要组成 部分，常见的HDL有下列几种： •VHDL
VHDL的英文全名是 •Verilog HDL VHSIC（Very high speed integrated circuit) Hardware •System Verilog Description Language，于 1983年由美国国防部发起创 •Sytem C 建，由IEEE时一步发展并在 1987年作为“IEEE标准1076” 发布。
图1-32 FPGA查找表单元：
输入1 输入2 输入3 输入4
查找表 LUT
输出
图1-33 FPGA查找表单元内部结构
输入A
0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 1
A1 A1 A0 A 0 与阵列（固定）
F1
F0
A0 A 0 A1 A1 与阵列（固定）
F1
F0
1.1.3.4 CPLD结构与工作原理 CPLD可分为三块结构：宏单元 （Marocell)，可编程连线（PIA)和I/O 控制块。 宏单元是PLD的基本结构，由 它来实现基本的逻辑功能。每个宏单元 含有一个可编程的与阵列和固定的或阵 列，以及一个可配置寄存器。每个宏单 元的共享扩展乘积项和高速并联扩展乘 积项。可编程连线负责信号传递，连接 所有的宏单元。
简述eda技术
简述eda技术EDA技术，即电子设计自动化技术（Electronic Design Automation），是应用计算机技术和软件工具来辅助电子系统的设计、验证和制造的一种技术。
EDA技术在电子系统设计领域起到了重要的作用，大大提高了设计效率和产品质量。
EDA技术主要包括电子系统级设计（ESL）、硬件描述语言（HDL）、逻辑综合、电路仿真、布局布线、测试和制造等方面。
其中，硬件描述语言是EDA技术的核心之一。
硬件描述语言是一种用于描述电子系统结构和行为的高级语言，常用的硬件描述语言有VHDL和Verilog。
通过硬件描述语言，设计工程师可以方便地描述电路的逻辑功能和时序特性，实现电路设计的高效、精确和灵活。
逻辑综合是EDA技术中的重要环节，它将高级语言描述的电路转化为门级电路的表示。
逻辑综合过程中，常常涉及到逻辑优化、时序优化和面积优化等技术。
逻辑综合的目标是使电路满足特定的性能指标，如时序约束、功耗限制和面积约束等，同时尽量减少电路的成本和设计周期。
电路仿真是EDA技术中另一个重要的环节，它通过计算机模拟电路的行为，验证电路的正确性和性能是否满足设计要求。
电路仿真可以分为功能仿真和时序仿真两个层次。
功能仿真主要验证电路的逻辑功能是否正确，而时序仿真则进一步验证电路的时序特性是否满足设计要求。
通过仿真，设计工程师可以及时发现和解决电路设计中的问题，提高设计的可靠性和稳定性。
布局布线是EDA技术中的另一个重要环节，它主要负责将逻辑电路映射到物理布局上，并进行连线。
布局布线过程中，需要考虑到电路的时序约束、功耗和面积等因素，以及避免电路中的时序冲突和信号干扰等问题。
布局布线的目标是使电路在给定的约束条件下，尽量满足性能要求，并达到最佳的物理布局效果。
测试是EDA技术中的另一个重要环节，它主要用于验证电路的正确性和可靠性。
测试过程中，常常需要设计和生成一系列的测试模式，以覆盖电路的所有可能工作状态，并通过测试模式来判断电路的输出是否与预期一致。
EDA技术简介
EDA技术简介电子设计技术的核心就是EDA技术，EDA是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作，即IC设计、电子电路设计和PCB设计。
EDA 技术已有30年的发展历程，大致可分为三个阶段。
70年代为计算机辅助设计(CAD)阶段，人们开始用计算机辅助进行IC版图编辑、PCB布局布线，取代了手工操作。
80年代为计算机辅助工程(CAE)阶段。
与CAD相比，CAE除了有纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。
CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。
90年代为电子系统设计自动化(EDA)阶段。
一、EDA技术的基本特征EDA代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件，这样的设计方法被称为高层次的电子设计方法。
下面介绍与EDA基本特征有关的几个概念。
1．“自顶向下”的设计方法10年前，电子设计的基本思路还是选用标准集成电路“自底向上”地构造出一个新的系统，这样的设计方法就如同一砖一瓦建造金字塔，不仅效率低、成本高而且容易出错。
高层次设计是一种“自顶向下”的全新设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。
在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。
然后，用综合优化工具生成具体门电路的网络表，其对应的物理实现级可以是印刷电路板或专用集成电路。
由于设计的主要仿真和调试过程是在高层次上完成的，这既有利于早期发现结构设计上的错误，避免设计工作的浪费，又减少了逻辑功能仿真的工作量，提高了设计的一次成功率。
EDA技术
PLD
4）CPLD与FPGA的异同：
• 内部绕线不同：由于FPGA的绕线是属于分段式，这将造成内部延 迟时间不固定，致使新手不易学习。但CPLD的绕线是属于连续式， 内部延迟时间固定，较容易设计和使用。 • 门数不同：CPLD的接线单纯，芯片内的门数FPGA多。如Altera公 司生产的FLEX系列（RAM形式）、MAX系列（ROM形式）都属于 CPLD的类型，而Xilinx公司生产的Spartan系列（RAM形式）则属 于FPGA类型。
FPGA、CPLD和其他类型PLD的结构各有其特点和长处，但概括起来 由三部分组成：一个二维的逻辑块阵列、输入/输出块、连接逻辑块的 互连资源。 逻辑阵列块 对于每个LAB，输入 ， 对于每个 信号来自3部分 部分： 信号来自 部分： （1）来自作为通用逻辑输 ） 入的PIA的36个信号； 个信号； 入的 的 个信号 （2）来自全局控制信号， ）来自全局控制信号， 用于寄存器辅助功能； 用于寄存器辅助功能； （3）从I/O引脚到寄存器 ） 引脚到寄存器 的直接输入通道。 的直接输入通道。
第1章 EDA技术概述
EDA技术
EDA (Electronic Design Automation)
EDA技术就是依赖功能强大的计算机，在EDA工具软件 技术就是依赖功能强大的计算机， 技术就是依赖功能强大的计算机 工具软件 平台上，对以硬件描述语言 平台上，对以硬件描述语言HDL (Hardware Description Language)为系统逻辑描述手段完成的设计文件，自动地完 为系统逻辑描述手段完成的设计文件， 为系统逻辑描述手段完成的设计文件 成逻辑编译、化简、分割、综合、 成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和 仿真测试，直至实现既定的电子线路系统功能。 仿真测试，直至实现既定的电子线路系统功能。 EDA技术为现代电子理论和设计的表达与实现提供了可能性。 技术为现代电子理论和设计的表达与实现提供了可能性。 技术为现代电子理论和设计的表达与实现提供了可能性
什么是EDA技术
什么是EDA技术EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。
EDA技术是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。
典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。
综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。
综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。
也就是说，综合器是软件描述与硬件实现的一座桥梁。
综合过程就是将电路的高级语言描述转换低级的、可与目标器件FPGA/CPLD相映射的网表文件。
适配器的功能是将由综合器产生的王表文件配置与指定的目标器件中，产生最终的下载文件，如JED文件。
适配所选定的目标器件（FPGA/CPLD芯片）必须属于在综合器中已指定的目标器件系列。
硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCAL而言的。
HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构和连接方式。
设计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD内部结构，并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件。
目前，就FPGA/CPLD开发来说，比较常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。
电路与电子技术-电子设计自动化(eda)简介
HDL描述可以被EDA工具转换成可执行的硬件配置，从而在FPGA或ASIC上实现。
逻辑合成
01
逻辑合成是将HDL描述转换为门级网表的自动化过程
。
02
逻辑合成工具使用优化算法和库技术，将HDL代码转
换为低层次的逻辑门级描述，以便于物理实现。
成熟阶段
20世纪80年代以后，随着计算机技 术的飞速发展，EDA技术逐渐成熟， 出现了许多功能强大的EDA软件， 广泛应用于电子设计领域。
EDA技术的应用领域
集成电路设计
EDA技术广泛应用于集成电路 设计领域，包括逻辑设计、物 理设计、布线设计和可靠性分
析等环节。
电路板设计
EDA技术可以帮助设计师完成 电路板的设计、布局、布线和 仿真等任务，提高设计效率和 产品质量。
大数据分析
通过大数据技术，对电路设计过 程中的数据进行分析，挖掘设计 规律和优化方向，提高设计效率 和质量。
实时计算与仿真
利用云计算的强大计算能力，实 现电路设计的实时仿真和计算， 提高设计的实时性和准确性。
5G通信技术在EDA中的应用
远程协同设计
利用5G高速网络，实现 远程协同设计，让团队 成员在全球范围内进行 实时沟通和协作。
特点
EDA技术具有自动化、智能化、高精度和高效率等特点，能够大大提高电路和 电子系统的设计和生产效率，降低成本，缩短研发周期。
EDA技术的发展历程
初级阶段
20世纪60年代，人们开始使用计 算机辅助设计（CAD）软件进行 简单的电路原理图绘制和布局。
发展阶段
20世纪70年代，随着集成电路的 出现，EDA技术逐渐发展，出现了 电路仿真和版图自动布局布线等工 具。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1．什么是EDA技术？答：EDA是指电子设计自动化。
指以PLD为设计载体，以HDL为系统逻辑描述的主要方式，以计算机、开发软件、开发系统为设计工具，通过相关的开发软件，自动完成将用软件方式设计的电子系统转化成硬件电路，最终形成集成电子系统或ASIC的一门新技术。
2．一般把EDA技术的发展分为CAD、CAE和EDA三个阶段，并向着ESDA方向发展。
3．EDA技术的精髓是什么？它们各自的含义是什么？答：精髓是建模、仿真、综合。
建模指的是用硬件描述语言描述电路的功能；仿真指的是验证所建模型的电路功能；综合是指把软件模型转化为硬件电路。
4．EDA技术在应用设计领域主要包含哪四个方面的内容（1）HDL （2）PLD （3）EDA工具软件（4）EDA开发系统。
5．EDA技术的基本特征（1）自顶向下的设计方法；（2）采用硬件描述语言；（3）高层综合和优化；（4）并行工程；（5）开放性和标准化。
6．当前最流行的并成为IEEE标准的硬件描语言是V HDL和Verilog-HDL。
7．什么是PLD？答： PLD，Programmable-Logic-Device，即可编程逻辑器件。
是一种具有内建结构、由用户编程以实现某种逻辑功能的新型逻辑器件。
8．SPLD的基本结构框图是什么？9．一般CPLD器件至少包含可编程逻辑宏单元，可编程I/O单元和可编程内部连线3种基本结构。
一般FPGA器件至少包含可编程逻辑功能块/CLB、IOB/可编程I/O块和PI/可编程内部互连三类可编程资源。
10．用PROM完成半加器/全加器的示意图。
11．使用方框图示意出采用硬件描述语言设计硬件电路进行由上而下的设计的三个层次为：12．可编程逻辑器件的发展趋势在哪5个方面（1）向更大规模、更高集成度的片上系统方向发展（2）向低电压、低功耗的绿色器件方向发展（3）向更高速可预测延时的方向发展（4）向在PLD内嵌入多种功能模块的方向发展（5）向模数混合可编程的方向发展13．目前，在PLD器件制造与生产领域的三大公司为Altera、Xilinx和Lattice 14．FPGA的发明者是Xilinx公司；ISP编程技术的发明者是Lattice公司。
16、目前常见的可编程逻辑器件的编程和配置工艺包括基于E2PROM/Flash技术、基于SRAM查找表的编程单元和基于反熔丝编程单元。
17、基于EPROM、E2PROM和快闪存储（flash）器件的可编程器件，在系统断电后编程信息不丢失18、采用SRAM结构的的可编程器件，在系统断电后编程信息丢失19、V erilog-HDL于1983年推出，是在C语言的基础上演化而来的。
于1995年正式采纳为IEEE标准，其代号为Verilog-HDL1634-1995。
20、一个基本的Verilog-HDL程序由模块构成。
21、一个完整的Verilog-HDL设计模块包括：模块关键字和模块名、端口列表、端口定义、和功能描述4部分。
22、V erilog-HDL模块的I/O端口声明用来声明模块端口定义中各端口数据流动方向，包括输入端口、输出端口和双向端口。
23、V erilog-HDL语言的三种常用的模型描述方法为行为描述、结构描述和数据流描述。
24．V erilog-HDL的数值集合由哪四种基本的值组成（1）0（2）1（3）x（4）z。
25、10’hxf=10’xxxxxx1111;10’hzf=10’zzzzzz1111;26、标识符count、Count、COUNT是代表同一标识符吗？不是，因为标识符区分大小写。
27、wor和trior连线类型，在多重驱动时，具有线或特性的连线；wand和triand连线类型，在多重驱动时，具有线与特性的连线。
28、Wire[15:0] wire-b表示连线宽度为16 位，其最高位为15 ，最低位为0 。
29、tri[7:0]bus表示定义了一个8位宽的线矢量，名字叫bus 。
30、常用的register 型变量主要为reg 、integer 、time 和real 四种。
31、若a=5’b10x01,b=5’b10x01,则a= =b的结果为x a= = =b的结果为 132、若A=5’b11011,B=5’b10101,则有&A=0 |B=1 ~A=5’b00100A&B=5’b1000133、若A=8’b1000_0100则A<<3的结果为8’b00100000A>>3的结果为8’b00010000；34、对于Verilog-HDL语言中的关键字，在建模时都必须小写。
35、MAX+ plusⅡ软件是Altera公司自己开发的第三代PLD开发软件。
36、MAX+ plusⅡ软件支持的设计的方式有图形输入、文本输入、波形输入和符号输入等不同的编辑方式。
37、MAX+ plusⅡ软件环境下，执行原理图输入设计法，应选择图形输入方式。
其设计文件保存的扩展名应为.gdf .若在MAX+ plusⅡ软件环境下，执行文本输入设计法，应选择文本输入方式。
对于Verilog 语言其设计文件保存的扩展名应为.v .第一部分思考题：1、谈谈你对EDA技术的理解。
2、简要解释建模、仿真和综合的含义。
答：建模是指用硬件描述语言描述电路的功能。
仿真是指验证电路的功能。
综合是指把软件模型转化为硬件电路。
3、EDA技术的主要特征有哪些？答：自顶向下的设计方法；采用硬件描述语言；高层综合优化；并行工程；开放性和标准化。
4、什么是SOC和SOPC？SOC：System On a Chip，片上系统。
SOPC：System On Programmable Chip，可编程片上系统。
5、什么是硬件描述语言？用硬件描述语言设计电路有哪些优点？答：是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的功能、电路结构和连接形式；与传统的门级描述方式相比，它更适合复杂数字电子系统的设计。
突出的优点：①语言的公开可利用性；②设计与工艺的无关性；③宽范围的描述能力；④便于组织大规模系统的设计；⑤便于设计的复用、交流、保存和修改等。
6、Top-Down与Bottom-Up的硬件电路的设计方法各有何优缺点?答：Top-Down的设计方法有利于早期发现结构设计上的错误，避免设计工作的浪费，减少了逻辑功能仿真的工作量，提高了设计的一次成功率。
7、OLMC的主要功能是什么？简述GAL是如何实现组合电路和时序电路功能的？答：主要功能是提供时序电路需要的寄存器或触发器；提供多种形式的输入/输出方式；提供内总信号反馈，控制输出逻辑极性；分配控制信号。
GAL利用与或阵列加寄存器的结构实现组合电路和时序电路功能。
8、什么是基于乘积项的可编程逻辑结构？通常它实现什么电路更优？答：CPLD是基于乘积项的可编程逻辑结构。
适于实现复杂的组合逻辑；复杂的状态机；控制量多的逻辑；完全编码的状态机。
9、什么是基于查找表的可编程逻辑结构？通常它实现什么电路更优？答：FPGA是基于查找表的可编程逻辑结构。
适于实现数据通路功能；寄存器用量大的设计；算术功能；“One Hot” 方式编码的状态机。
1、根据部分程序，用示意图表示a、b、c值发生的时刻程序1：module a_bc1；reg a,b,c；begina= #5 1;b= #10 0;# c= #2 1;endendmodule程序2：module a_bc2；reg a,b,c；initialbegina<=#15 1； b<=#5 0； c<=#10 1；end endmodule2、设a=8’b0011_1001, b=8’b1110_1110,请分别计算结果。
1、 四选一数据选择器定义为UDP 元件，且元件名称为MUX4-1。
primitive MUX4-1(out,D1,D2,a,b,c,d); output out;input D1,D2,a,b,c,d; table// D1 D2 a b c d : out 0 0 0 ? ? ? : 0; 0 0 1 ? ? ? : 1; 0 1 ? 0 ? ? : 0; 0 1 ? 1 ? ? : 1; 1 0 ? ? 0 ? : 0; 1 0? ? 1 ? : 1; 1 1 ? ? ? 0 : 0; 1 1 ? ? ? 1 : 1; endtable endprimitive2、用case 语句编写BCD 码--七段数码管显示译码电路的Verilog 程序，且模块名为de4-7数码管为共阴数码管。
module dec4_7(a,b,c,d,e,f,g,D3,D2,D1,D0); output a,b,c,d,e,f,g;input D3,D2,D1,D0; //输入的4位BCD 码 reg a,b,c,d,e,f,g;always @(D3 or D2 or D1 or D0) begincase({D3,D2,D1,D0})4′d0:{a,b,c,d,e,f,g} = 7′b1111110;4′d1:{a,b,c,d,e,f,g} = 7′b0110000;4′d2:{a,b,c,d,e,f,g} = 7′b1101101;4′d3:{a,b,c,d,e,f,g} = 7′b1111001;4′d4:{a,b,c,d,e,f,g} = 7′b0110011;4′d5:{a,b,c,d,e,f,g} = 7′b1011011;4′d6:{a,b,c,d,e,f,g} = 7′b1011111;4′d7:{a,b,c,d,e,f,g} = 7′b1110000;4′d8:{a,b,c,d,e,f,g} = 7′b1111111;4′d9:{a,b,c,d,e,f,g} = 7′b1111011;default:{a,b,c,d,e,f,g} = 7′bx;endcaseendendmodule3、用for语句编写一个7人投票表决的Verilog 程序，且模块名为V oter-7；多数赞成通过，否则，不通过。
module Voter-7(out,in);outout out;input in;reg[6:0]in_buf;reg[2:0]count;reg out;integer I;always@(in)beginin_buf=in;count=0;for(I=0;I<7;I=I+1)beginif(in_buf[I]) count=count+1;out=(count>=4)?1:0;endendendmodule4、用Verilog描述产生一周期为200ms的方波周期信号（至少用两种方法）参考教材80页方法一：`timescale 1ms/1msmodule wave（wav）；output wav；reg wav；initialbeginwav=0；forever #100 wav=~ wav;endendmodule方法二：`timescale 1ms/1msmodule wave（wav ）；output wav；reg wav;initialforkwav=0；＃100 wav=1；＃200 wav=0；＃300 wav＝l；＃400 wav＝0；＃500 wav＝l ；joinendmodule方法三：`timescale 1ms/1msmodule wave（wav）；output wav；reg wav；initialbeginwav=0；＃100 wav=1；＃100 wav =0；＃100 wav =1；；＃100 wav =0；＃100 wav＝l；end Array endmodule5、请分别用结构建模、数据流建模描述图示电路：参考教材134页描述方法一：采用结构建模方法描述module gate（F，A，B，C）；input A，B，C；output F；nand（F1，A，B）；//调用与非门实例and（F2，B，C）；not (F3，A); //调用非门实例or（F，F1，F2, F3）；//调用或门实例endmodule描述方法二：采用数据流建模方法描述module gate（F，A，B，C，）；inout A，B，C；output F；assign F=~A | ~ B |~C ；//数据流描述时F必须是线型endmodule6、描述一个12位的二进制可逆计数器，该计数器有一个可逆控制端Contrl，Contrl为“1”，实现加计数，为“0”时，实现减计数，load为同步预置端，clear同步清零端。