DSP最小系统设计
基于TMS320F28335的DSP最小系统设计
用 电路 板 上 的 内部 振 荡 器 或 者 利 用 外 部 时钟 。基 本 外 部输 入 的 时钟 频 率 是 在 ２ － ５ ｚ范 围内 。 芯 片 上 的 时 钟锁 相环 （ Ｌ ） ０ ３ ＭＨ Ｐ Ｌ 可 以来 倍 频 输入 的时 钟 频 率 ，最 大 倍 频 达 到 芯 片 的 最 大 工 作 频 率 １ Ｏ ｚ ＭＳ ２ Ｆ ８ ３ ５ ＭＨ 。Ｔ ３ ０ ２ ３ ５芯 片 的 内 部 振 荡 电 路 能 够 把 １０ ｚ 。 ２３ Ｄ Ｐ与 Ｊ Ａ 接 口设 计 ． Ｓ ＴＧ Ｔ ３ ０ ２ ３ ５采 用 ５个 １ ４ ． — ９ ０Ｅ Ｅ标 准 协 议 和 ＭＳ ２ Ｆ ８ ３ ９１ １ ９ １Ｅ １
谭 威 罗仁泽 高文 刚 （ 西南石油大学电气学院， 四川 成都 ６００ ） １５ ０
周 慧琪 （ 西安电子科技大学计算机 学院， 陕西 西安 ７ ０ ７ ） １ ０ １
摘 要
在 各 大 专 院校 的课 程 教 学 、 实验 教 学、 毕 业 设 计 以及 电子 设 计 竞 赛 中 ，需 要 应 用 Ｄ Ｐ 实验 系统 。 介 绍 了 Ｔ 公 司 的 Ｓ Ｉ
度 快 ，是 需 要 浮 点 运 算 便 携 式 产 品 的 理 想 选 择 。本 文 采 用
Ｔ ３ ０ ２ ３ ５作为 主 控 芯片 设 计一 个 Ｄ Ｐ最 小应 用 系 统 。 ＭＳ ２ Ｆ ８ ３ Ｓ
１ 系统 构 成
一
个 典 型 的 Ｄ Ｐ最 小 系 统 应 包 括 Ｄ Ｐ芯 片 、 源 电 路 、 Ｓ Ｓ 电 复
和 Ｘ 、 ２引 脚 直 接 相 连 ， １Ｘ ×１引脚 通 常是 数 字 参 考 电 压 （ Ｄ ， Ｖ Ｄ） Ｘ ２引 脚是 内部 振 荡 的输 出 。如果 引 脚 × ２不用 ， 须悬 空 。本 文 必 采 用 的是 内部 振 荡 器 ，在 × １和 × ２之 间连 接 一 个 ３ ＭＨ ０ ｚ的 石
DSP最小系统
2．2 DSP最小系统要使DSP系统能够正常工作，需要具备一些基本结构：DSP、电源、RAM、时钟源（晶振）。
通常把由这些基本器件构成的可以工作的DSP系统称为DSP最小系统。
限于书本幅面的原因，为了清晰的表示电路结构，把下图中的DSP周边电路部分分成图中的A1、A2、A3、A4四个部分，接下来将分别介绍这4个部分。
图2.2.1 DSP周边电路原理图A1部分:如下图所示，A1部分DSP引脚的分布情况比较整齐规范，首先是大量的电源引脚，包括VDD、VDDIO（DSP的内核电源和输入输出电源，这是两类主要的电源），以及AD转换器部分的电源和AD转换器的16路输入引脚。
此外该部分还有：1．去耦电容（分布在板上的各个主要芯片附近，用于降低干扰杂波的影响，还有电源与地之间的滤波电容，其作用也基本类似）2．输出端口：GPIO端口通过限流电阻与LED连接至电源端，通过控制GPIO引脚的高低电平状态可以点亮或熄灭LED。
用这种方式可以简单的实现基本输出功能。
这也是学习过程中的一种常用调试手段。
图2.2.2 DSP周边电路原理图A1部分A2部分:图2.2.3 DSP周边电路原理图A2部分A2部分的DSP引脚也比较完整，主要包括DSP的16条数据线XD0－XD15、19条地址线XA0－XA18，以及DSP的读写信号线等控制线。
需要特别指出：该部分还包括XMP/MC引脚跳线，通过电路图可以看出通过JP-JP3跳线可以控制XMP/MC引脚的高低电平。
如前所述，上电复位时，该引脚为高电平时为MP 状态，也就是通常的调试状态；如果上电复位时该引脚为低电平，则为MC状态，DSP从内部FLASH存储器引导加载，这是调试完成后的运行状态。
A3部分:图2.2.4 DSP周边电路原理图A3部分A3部分的DSP引脚包括以下内容：1．电源地，这些VSS引脚分布在DSP芯片四周的引脚中，这里我们集中表示在A3部分。
2．晶振，为DSP芯片提供时钟源，这里选择30MHz晶振，通过DSP内部PLL电路的控制，DSP2812最高可以工作在150MHz的频率下，因此可以达到很高的运算速度。
基于DSP的信号采集最小系统的设计
译源程序 ，并且提供了丰富的输入输出库 函数和信号处理 的库 函数 ，极大地方便 了整个系统的开发过程 。具体的信 号采集程序流程图如图７ 所示 ，设计思路是首先初始化系
统 ，包 括各 种寄 存 器 ，中断 向量 以及 中断 向量 表 ，Ａ Ｄ Ｃ 模
实现上电复位和手动复位两种功能。
块 ，然后使能中断完成Ａ ／ Ｄ 转换，最后将转换结果存储在 １ ６ 位寄存器中。 初始化系统控制寄存器部分程序：
ＥＡ Ｌ ＬＯＷ ：
Ｓ ｙ ｓ Ｃ ｔ ｒ ｌ Ｒ ｅ ｇ ｓ ． ＷＤ Ｃ Ｒ ＝０ ｘ ０ ０ ６ ８ ； 门狗
Ｓ ｙｓ Ｃｔ ｒ ｌ Ｒｅ ｇ ｓ ． ＨＩ Ｓ ＰＣＰ． ａ ｌ ｌ＝ Ｏ ｘＯ ０ ０ １ ；
／ ／ 关 闭看
Ｓ ｙ ｓ Ｃ ｔ ｒ ｌ Ｒ ｅ ｇ ｓ ． Ｌ Ｏ Ｓ Ｐ Ｃ Ｐ ． ａ ｌ ｌ＝０ ｘ ０ ０ ０ ２ ； ／ ／ 高低速外设 时钟分频寄存器设置
’ ’
潞
车 ： 母 ：
图２ 电源模块 电路
ｌ
２ 。 ２ Ａ／ Ｄ保 护电路
Ａ ＤＣ 模 块 模拟 电压输 入 范 围为 ０ ～ ３ Ｖ，在 实 际采 样信
号时 ，并不能保证所采集的信号在输入范 围内，在该范围 以外的信号输入时可能会损坏Ａ／ Ｄ 端 口，从而对应的采样 端 口不能正常工作 。该保护电路的设计 目的在于将模拟输
文利 用Ｄ Ｓ Ｐ 的内部振 荡器 ，即在两个管脚之 间连接一个 晶体 ，使能内部振 荡 ，如图４ 所示。两脚之间晶振 的频率 ３ ０ ＭＨ ｚ ，晶体具有３ ０ — １ ５ ０ ｆ ￣ ，最大功耗不超过 １ Ｍｗ，满足 时钟频率精确 、稳定的需求。
２ ． ４ 复 位 电路 Ｆ ２ ８ １ ２ 的 复 位 引脚 为 处 理 器提 供 硬 件 初始 化 的 方 法 ， 属于不可屏蔽的外部中断 ，如图５ 所示 。Ｒｅ 复位 电路能够
F2812DSP的最小系统设计
} 3.3 异步串行通信测试程序 void scib_init(void) { ScibRegs.SCIFFTX.all=0xE040;//允许接收，使 //能FIFO，没有FIFO中断，清除TXFIFINT ScibRegs.SCIFFRX.all=0x2021;//使能FIFO接 //收，清除RXFFIN ScibRegs.SCIFFCT.all=0x0000;//禁止波特率校 //验 ScibRegs.SCICCR.all=0x0007;//1个停止位，无 //校验，禁止自测试，空闲地址模式，字长8位 ScibRegs.SCICTL1.all=0x0003; //复位 ScibRegs.SCICTL2.all=0x0003; ScibRegs.SCIHBAUD=0x0001; //设定波特率 ScibRegs.SCILBAUD=0x00E7; //为 9600bps ScibRegs.SCICTL1.all=0x0023; //退出RESET } interrupt void scibRxFifoIsr(void) { recveddata=ScibRegs.SCIRXBUF.all;//从缓冲区 //接收数据 recveddata&=0xFF; //接收数据高8位清零 if(recveddata=='a') //如果接收到的数据为‘a’ { Light=0xFFFE; StartCpuTimer0();//开定时器，流水灯工作 } ScibRegs.SCIFFRX.bit.RXFFOVRCLR=1; ScibRegs.SCIFFRX.bit.RXFFINTCLR=
《 DSP及其在控制中的应用》课程 报告
题目： F2812DSP的最小系统设计
院 系： 航天学院 学 科： 控制科学与工程
基于TMS320F2808 DSP最小系统设计及应用
基于TMS320F2808 DSP 最小系统设计及应用TMS320F2808 是德州仪器(TI)公司推出的C2000 平台上的定点DSP 芯片，具有低成本、低功耗和高性能处理能力，特别适用于大量数据处理的测控领域和复杂运算的电机控制领域。
本文在介绍TMS320F2808 的性能基础上设计了以TMS320F2808 DSP 为核心的最小应用系统，并给出了各部分具体硬件电路的设计和典型扩展应用。
1 TMS320F2808 特点TMS320F2808 是美国TI 公司推出的C2000 平台上的32 位定点DSP 芯片，具有低成本、低功耗和高性能处理能力，外设功能增强且极具价格优势，采用100 引脚封装，所有产品引脚兼容，具有高达64 kB 的闪存和100MIPS 的性能。
片上集成了丰富而又先进的增强型外设，如16 路PWM 输出通道、6 路HRPWM 输出通道、4 个eCAP 输入接口、6 个32 位／16 位定时器；串行外没模块，如4 个SPI 模块、2 个SCI 模块、2 个CAN 模块、1 个I2C 模块；12 位16 通道的A／D 转换器；35 个可独立编程复用的通用I／O 引脚(GPIO)，其输入引脚具有窄脉冲限定器。
使其具有强大的数字信号处理能力，又具有强大的事件管理能力和嵌入式控制功能，非常适用于工业、汽车、医疗和消费类市场中的数字电机控制、数字电源和高级感应技术。
2 TMS320F2808 最小系统结构DSP 最小系统由DSP 芯片及其基本的外围电路和接口组成，如果去掉其中的任何一部分，都无法成为一个独立的DSP系统工作。
最小系统通常包括DSP 芯片、电源变换电路、JTAG 仿真接口、复位电路、引导模式电路等。
3 硬件电路设计3．1 电源电路及复位电路TMS320F2808 是一个低功耗芯片，内核电源电压为1．8 V，芯片与外部接口间采用3．3 V 电源电压，考虑到硬件系统要求电源具有稳定功能和纹波小的特点，另外也考虑到硬件系统的功耗等特点，因此本设计中采用TI 公司的的TPS70151 电源芯片。
DSP最小系统
基于TMS320VC5402的DSP最小系统1关与DSP 的简单介绍1.1 DSP 的简介1.2 DSP的特点DSP 芯片是模拟信号变换成数字信号以后进行高速实时处理的专用微处理器，其处理速度比最快的 CPU 还快 10-50 倍，具有处理速度高、功能强、性能价格比好以及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。
DSP 系统以 DSP 芯片为基础，具有以下优点。
1．高速性，DSP 运行速度高达 1000MIPS 以上2．编程方便，可编程DSP 可使设计人员在开发过程中灵活方便的对软件进行修改和升级。
3．稳定性好，DSP 系统以数字处理为基础，受环境温度及噪声的影响比较小，可靠性高。
4．可重复性好，数字系统的性能基本上不受元器件参数性能的影响，便于测试、调试和大规模生产。
5．集成方便，DSP 系统中的数字部件有高度的规范性，便于大规模集成。
6．性价比高2 TMS320VC5402 的硬件资源TMS320VC5402 是 TI 的第七代 DSP 产品之一，它具有优化的 CPU 结构，内部有 1 个 40 位的算术逻辑单元(包括一个 40 位的桶式移位寄存器和 2 个独立的 40 位累加器)，一个17×17 的乘法器和一个 40 位专用加法器，16K 字 RAM 空间和 4K×16bit ROM 空间。
共20 根地址线，可寻址 64K 字数据区和 1M 字程序区，具有 64K I/O 空间。
处理速度为 l00M IPS ，速度高、功耗低。
TMS320VC5402 采用修正的哈佛结构和 8 总线结构(4 条程序/数据总线和 4条地址总线)，以提高运算速度和灵活性。
在严格的哈佛结构中，程序存储器和数据存储器分别设在两个存储空间，这样，就允许取址和执行操作完全重叠。
修正的哈佛结构中，允许在程序和数据空间之间传送数据，从而使处理器具有在单个周期内同时执行算术运算、逻辑运算、位操作、乘法累加运算以及访问程序和数据存储器的强大功能。
基于TMS320F28335的DSP最小系统设计
基于TMS320F28335的DSP最小系统设计基于TMS320F28335的DSP最小系统设计TMS320F28335数字信号处理器是TI 公司的一款C2000系列的浮点DSP 控制器。
与以往的定点DSP 相比，该器件具有精度高、成本低、功耗小、性能高、外设集成度高、数据以及程序存储量大和A/D转换更精确快速等优点。
1 最小系统的构成DSP的最小系统是指用尽量少的外围电路构成的可以使DSP正常工作、实现基本功能的最简单的系统。
一个典型的DSP最小系统应包括DSP 芯片、电源电路、复位电路、时钟电路，另外考虑到DSP 在下载时需要下载端口，所以在最小系统上加一个14引脚的JTAG仿真烧写口。
此外，也可以为其扩展各种类型的存储器。
2 最小系统设计2.1 DSP芯片如图1为TMS320F28335的176引脚LQFP封装原理图，引脚分4组排列在芯片周边。
将芯片的下凹圆点放置在左上方位置，正对着下面的第一个引脚为1号引脚，其他引脚序号按逆时针方向排列。
图1 TMS320F28335的LQFP封装原理图2.2 电源电路设计F28335DSP 控制器采用双电源供电方式，其CPU 内核电压为1.9V ，I/O 电压为3.3V 。
将5V 电压转换为3.3V 和1.9V ，可以使用双输出电源调节方案。
TI 公司的TPS767D301可以提供一路 3.3V 固定输出电压和一路可调输出电压(1.5~5.5V)。
如图2所示为TPS767D301的原理图。
其中V o = (1+R 1/R 2)×V REF ，V REF 的典型值为1.1834V ，当R 1取值122kΩ，R 2取值233k Ω时,可以输出1.9V ，如图3所示。
芯片采用数字5V 供电，如图4所示，其中D1起电源指示作用。
图2 TPS767D301原理图 图3 引脚24和25的外围电路另外，DSP 控制芯片中同时含有数字电路和模拟电路，为防止数字电路对模拟电路干扰，通常将这两种电路分开供电，故F28335实际需要4组电源：数字3.3V 、数字1.9V 、模拟3.3V 和模拟1.9V 。
基于DSP的最小图像采集处理系统设计
＿ 臣 基于 Ｄ Ｐ的最小 图像采集处理系统设计 Ｓ
■ 北 京 航 空 航 天 大 学 戴 春 雷 张 海
关键词
ＤＳ 嵌 入 式 系统 图像 采 集 图像 处 理 Ｐ
４个 ＣＥ 宅 问 ， 巾 ＣＥ 其 ０被 配 置 为 １ ６位 同 步 空 ， 接
ｐ ｅ ｍｓ ｔｏ． （ 稿 用 ａ ｒ ｅｅｃ ｅ 投 专 ） ｐ＠ ｎ． ｒ ｎ ｎ
Ｍｃｃ ｔ１ｓ ｍｅＪ ｓｍ １ ｉ （ｒ１ ＆Ｅ ｛（ Ｓ ｔ ｓ ｒ ） 。ｅ 。ｎ ｒ ） ｅ ｙｅ ｄｄ ９
维普资讯
ｌ ｌ 。
０ Ａ ０ ０ ０ ０。 ｘ ０ ０ ０
据和 同步信号将 逐渐稳定 。Ｙ通道 和 ｕ／ ｖ通道在分 别经
过 ７ ＨＣ ４ ４ ２ ４总 线 缓 冲 器 之 后 接 入 Ｅ Ｉ Ｍ Ｆ低 １ ６位 数 据 总 线 。Ｃ ２ 与 地 址 线 Ｅ ２ 、 Ａ １ 经 过 译 码 产 生 ２ 片 Ｅ Ａ０ Ｅ ２
ＤＳｐ ＯＶ７ ２ ６０
Ｙ通 道
外部 存 储 器 接 口 Ｅ Ｆ Ｅ ｔｒａ Ｍｅ ｏｙＩｔｒ ｃ ） 括 ＭＩ （ ｘｅｎ ｌ ｍ ｒ ｎｅｆ ｅ 包 ａ
ＵＶ通 道 ／
Ｍ
２８ ０ １ ６２
Ｈ Ｖ ２ ・ Ｃ Ｏ Ｖ ７Ｘ Ｅ ５
ｌ
Ｅ ２ ＭＣ ＩＥ Ｆ ￣
ａ Ｉ ｐＯ 叫
ｌ ，Ｐ．．， 一 －．．１ ｌ 同步和 Ｉ
磐
峨 ｌ｜ ｜ｔ ｌ ｌ｜ ｌ Ｉ ｜ ｌ ２ ｌ ｔ ｌ｜
ｉ ！ ＲＥＦ Ｄａａ Ｓ ｔｈ ｛ ｆ Ｈ （ — ｔ— ｗｉ ） ｃ
— ｜
／ ＊ＨＲ ＦＧ Ｉ ７水 平参 考 中 断 ＊／ Ｅ ＰＯ
７ ＨＣ ４ ４ ２４的 选 通 信 号 ， 时 Ｏ ７ ２ 的 读 地 址 为 此 Ｖ ６０
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
湖北民族学院信息工程学院课程设计报告书题目: 基于TMS320VC5402的DSP最小系统设计专业：电子信息科学与技术班级： K0308414学号：K*********学生姓名：***指导教师：**2011 年 04 月 21 日摘要该文设计的D S P最小系统可应用于简单的工程研究和应用开发。
文中所设计的DS P 最小系统由TI公司的定点DSP芯片TMS320VC5402及其相关电源和时钟电路、片外扩展存储器、标准JTRA接口构成。
本文的原理图制作用的是protel软件。
系统框图用Visio软件绘制。
关键词：D S P最小系统；protel软件；Visio软件AbstractThis paper designs the DSP minimum system can be applied to simple engineering research and application development. Paper designed DSP minimum system consists of fixed-point DSP chip TI's TMS320VC5402 and its associated power supply and clock circuitry, chip extended memory interface consists of standard JTRA. Schematic of this article make use of the protel software. System block diagram drawn using Visio software.Keywords: DSP minimum system; protel software; Visio software信息工程系课程设计任务书年月日目录目录 (6)1引言 (7)2硬件设计 (8)2.1TMS320VC5402芯片的选择 (8)2.2位电路设计 (8)2.3电源电路设计 (9)2.4时钟电路的设计 (10)2.5仿真电路的设计 (10)2.6存储器电路设计 (11)2.7外扩程序存储器电路 (12)3 软件设计 (13)3.1 卷积的原理 (13)3.2 实验程序 (13)3.3实验结果 (14)4 结论 (15)图9 (15)5参考文献 (16)1引言数字信号处理器(Digital Signal Processor ，DSP ) 是采用数字计算的方法对信号进行处理的专用芯片，具有精确、可靠性好、易于大规模集成等优点。
近年来，它的应用范围遍及了整个信息技术领域。
D S P系统设计包括硬件设计和软件设计两个方面。
硬件设计部分的主要工作是选择合适的D S P芯片及其外围设备，电源电路、复位电路、外扩存储器电路、晶振电路、仿真电路等，来搭建D S P 最小系统，其框图如图0。
在此硬件平台上，我们可以进行软件设计，实现基本的DSP功能如卷积实验F S K调制方式及F I R滤波器的实现等，利用示波器观察结果。
通过这项实验，我们可掌握D S P 硬件调试方法，增加对D S P开发过程理解和掌握。
图02硬件设计2.1TMS320VC5402芯片的选择DSP算法往往比较复杂，从而对芯片的要求也很高。
但算法太复杂会造成芯片处理速度达不到要求，应在算法的计算量和处理时间两者之间取折中。
高精度高性能的专业应用场合可采用浮点芯片，如Ⅱ公司的T M S 3 2 0 6 7 X X，A D公司的等，低成本的工业和消费领域一般多采用定点D S P芯片，如T M S 3 2 0 V C 5 4 X 等。
通过阅读D S P ( T M S 3 2 0 V C 5 4 0 2或T M S 3 2 0 1 ．Y 2 d 0 7 ) 及相关器件数据手册，在D S P子系统模块中选用T I 公司的定点D S P芯片T MS 3 2 0 V C 5 4 0 2 ，该芯片采用先进的修正哈佛结构，片内共有8条总线(1条程序存储器总线、3条数据存储器总线和4条地址总线) 、C P U 、在片内存储器和在片外围电路等硬件，使TMS 320 VC5402具有功耗小、速度快(最高可达100MHz ) 、高度并行等优点，同时该芯片具有较高的性价比，是为实现低功耗高性能专门设计的定点D S P芯片。
2.2位电路设计对于实际的DSP应用系统，特别是产品化的DSP系统，其可靠性是一个不容忽视的问题。
由于DSP系统的时钟频率较高，在运行时极有可能发生干扰和被干扰的现象，严重的系统问题可能出现死机现象。
为了克服这些情况，除了在软件上做一些保护措施外硬件上必须做相应的处理。
硬件上最有效的保护措施是采用具有看门狗(watchdog)功能的自动复位电路相结合的方式。
自动复位电路除了具有上电复位功能外，还具有监视系统运行并在系统发生故障或死机时再次进行复位的能力。
基本的原理就是通过电路提供一个用于监视系统运行的监视线当系统正常运行时，应在规定的时间内给监视线提供一个高低电平变化的信号，如果在规定时间内这个信号不发生变化，自动复位电路就认为系统运行部正常并对系统进行复位。
自动复位功能可以通过“看门狗”芯片实现，如图1就是用MAX706T芯片搭建的“看门狗”电路。
图1一般在DSP 系统中，还应提供手动复位的功能，使得DSP系统的使用者可以根据自己的判断对系统进行复位。
手动复位的设计很简单，如图2所示，只要在地线和DSP复位输入引脚之间接一个按钮即可实现。
图22.3电源电路设计TI公司的TMS320C5402芯片分两种电源供电：内核电源（CVdd）和I/O电源（DVdd）。
其中，I/O电源需要3.3V电压，而内核需要的电压为1.6V或1.8V，降低内核的主要目的还是降低功耗。
TI公司提供了两种输出电源芯片，也被称为电源管理器。
如TPS73HD301、TPS73HD325和TPS73HD318。
其中TPS73HD301的输出电压一路3.3V、一路可调输出（1.2~9.75V），电压的调节是通过改变两个外接电阻的阻值来实现的；TPS73HD325输出一路是3.3V、一路是 2.5V;TPS73HD318输出电压为一路 3.3V、一路 1.8V。
每路电源的最大输出电流为750mA。
芯片还提供两个宽度为200ms的低电平复位脉冲，可以实现电源管理器对自身的输出电压的监视。
如果自身的输出电压因为某些原因而低下或高于阀值，就会发出低电平脉冲，如果脉冲信号通到与DSP芯片相应的复位引脚RS,那么DSP芯片将会重新启动，从而在电压不稳定的情况下起到了保护DSP芯片的作用。
相应的电路如图3。
μF图3图中Vcc 由外部电源提供，并且接一个发光二极管查看输入电压情况。
图中的电容均为旁路电容，起到滤波的作用，因为DSP 芯片工作于高频，所以电压的供给非常的稳定。
R5和R6之间的比例关系使TPS73HD301的可调电压输出端输出符合要求的内核电压，另一端的输出则为稳定的3.3V 。
2.4时钟电路的设计给TI 公司54系列DSP 芯片提供时钟的一般方法有两种：一种是利用DSP 芯片内部所提供的晶振电路，在DSP 芯片的X1和X2/CLKIN 之间连接晶振可启动内部振荡器；另一种方法将外部时钟源直接输入X2/CLKIN 引脚，X1悬空，采用封装好的晶体振荡器，这种方法使用起来方便，因而得到广泛的应用，因为无源晶振的体积要小的多，电路连接上也更为方便。
如图4为时钟电路。
20MC 10C 22PF图42.5仿真电路的设计设计一个DSP 系统，一般需要考虑系统的软、硬件调试，调试DSP 系统一般离不开DSP 仿真器，而仿真器通过仿真接口实现与DSP 之间的数据交互。
图5就是为仿真接口图。
J?图52.6存储器电路设计如果DSP系统对外部数据存储的运行速度要求不高，可采用常规的静态RAM，如果兼顾TMS320C54X的运行速度，可以采用高速数据存储器如ICSI64LV16。
这个芯片的电源电压为3.3V，与TMS320C54X外设电压相同，并有64KB,128K容量的芯片型号可供选择。
ICSI64LV16分别有16条地址和数据线，控制线包括片选-CE、读选通-OE、写允许-WE、高位字节选通-UB和低位字节选通-LB。
图6为救是TMS320C5402与ICSI64LV16连接示意图。
图62.7外扩程序存储器电路C5402有20条地址线，最多可扩展到1MB，现就以TA 公司的AT29LV1024 FlashROM图73 软件设计DSP最小系统能完成能完成常规的卷积实验。
下面我们就用Code Composer Studio软件开发系统来验证下卷积实验。
3.1 卷积的原理卷积运算在数字信号处理中用来描述一个线性时不变系统系统的相应。
在数字信号处理中它是一个重要的运算。
卷积运算可以用如下数公式描述：卷积和的运算在图形表示上可分为四步：1)翻褶。
先在哑变量坐标m上作出x(m)和h(m)，将h(m)以m=0垂直轴为轴翻褶成h(-m)。
2)移位。
将h(-m)移位n，即得h(n-m)。
当n为正整数时，右移n位当n为负整数时，左移n位。
3)相乘。
再将h(n-m)和x(m)的覆盖区样本值相乘。
4)相加。
把以上所有对应点的乘积叠加起来，即得y(n)值。
依上法取n=…,-2,-1,0,1,2,3,…各值，即可得全部y(n)值。
3.2 实验程序.mmregs.def begininput1 .usect "buf",64input2 .usect "buf",64output1 .usect "buf",64output2 .usect "buf",64output3 .usect "buf",64begin:nopnopSSBX SXMSSBX FRCTSTM #output1,AR5STM #input2+63,AR3RPT #63MVDD *AR3-,*AR5+STM #output3,AR6;卷积输出;卷积开始，移位n1+n2=64STM #63,BRCRPTB END_VOLUM-1STM #output2+63,AR4RPT #127 ;移位nDELAY *AR4-STM #input1,AR3STM #output2,AR;LD #0,ARPTZ A,#31MAC *AR3+,*AR5+STL A,*AR6+END_VOLUMnop.end3.3实验结果如图84 结论本设计选用合适的D S P 、电源模块、时钟电路、存储器电路设计搭建最小D S P系统，并在设计好的硬件平台上实现卷积实验。