IC工艺技术13-集成电路可靠性(PPT79页)
合集下载
《集成电路工艺》课件
集成电路工艺设备
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
IC工艺技术双极型集成电路工艺技术
第19页/共79页
Brief Process flow & Mask Sequence
• 23 Capacitor oxidation
• 24 Si3N4 deposition • 25 Contact photo/etch • 26 Metal1 deposition • 27 Metal1 photo/etch • 28 Oxide deposition • 29 Via photo/etch • 30 Metal2 deposition • 31 Metal2 photo/etch • 33 USG/SiN Deposition • 33 Pad photo/etch • 34 Alloy
减少隔离时间（尤其在外延层厚时） 减少横向扩散，从而可减少隔离区宽度 • 上隔离和XBAS可合用一块版
第42页/共79页
双极IC工艺流程
• 发射区光刻－磷注入－扩散 Rs=7.90.8/sq
Xj=1.0um
N-Epi N+ 埋层
P Sub
第43页/共79页
发射区版
第44页/共79页
双极IC工艺流程－制作电容
集成电阻
• Pinch电阻
N Epi
P base Ｐ衬底
第6页/共79页
集成电容
介质层
金属
P+ N
第7页/共79页
（二）工艺和设计的界面－ 设计手册
• 器件和工艺指标 • 设计规则 • 简要工艺流程和光刻版顺序 • 光刻版制作要求 • PCM文件 • 模型参数
第8页/共79页
2um 18V spec
目的：使芯片尺寸在尽可能小的前提下， 避免线条宽度的偏差和不同层版套准偏 差可能带来的问题，以提高电路的成品 率
Brief Process flow & Mask Sequence
• 23 Capacitor oxidation
• 24 Si3N4 deposition • 25 Contact photo/etch • 26 Metal1 deposition • 27 Metal1 photo/etch • 28 Oxide deposition • 29 Via photo/etch • 30 Metal2 deposition • 31 Metal2 photo/etch • 33 USG/SiN Deposition • 33 Pad photo/etch • 34 Alloy
减少隔离时间（尤其在外延层厚时） 减少横向扩散，从而可减少隔离区宽度 • 上隔离和XBAS可合用一块版
第42页/共79页
双极IC工艺流程
• 发射区光刻－磷注入－扩散 Rs=7.90.8/sq
Xj=1.0um
N-Epi N+ 埋层
P Sub
第43页/共79页
发射区版
第44页/共79页
双极IC工艺流程－制作电容
集成电阻
• Pinch电阻
N Epi
P base Ｐ衬底
第6页/共79页
集成电容
介质层
金属
P+ N
第7页/共79页
（二）工艺和设计的界面－ 设计手册
• 器件和工艺指标 • 设计规则 • 简要工艺流程和光刻版顺序 • 光刻版制作要求 • PCM文件 • 模型参数
第8页/共79页
2um 18V spec
目的：使芯片尺寸在尽可能小的前提下， 避免线条宽度的偏差和不同层版套准偏 差可能带来的问题，以提高电路的成品 率
集成电路制备工艺培训课件
样品准备
选取具有代表性的 样品，进行前处理 和后续测试。
结果分析
对测试数据进行统 计和分析，得出评 估结论。
制定评估计划
明确评估目标、评 估范围、评估方法 等。
测试过程
按照评估计划进行 各项测试，记录测 试数据。
问题改进
针对评估中发现的 问题，提出改进措 施并实施改进。
06
安全生产与环境保护要求
安全生产规章制度制定和执行情况介绍
化学气相沉积设备
利用化学反应，在一定温度和压力下，将气态物质转化为固 态薄膜。
光刻设备
接触式光刻机
利用光学投影原理，将掩膜版上的图 形转移到硅片表面。
投影式光刻机
通过透镜或反射镜将掩膜版上的图形 放大，再投影到硅片表面。
刻蚀设备
等离子刻蚀机
利用等离子体进行刻蚀，具有高精度、高速度和高效率等特点。
湿法刻蚀机
利用化学溶液进行刻蚀，适用于大面积、低成本的集成电路制备。
掺杂设备
扩散炉
利用高温扩散原理，将杂质元素掺入硅片中，以改变其导电性质。
离子注入机
利用离子束注入技术，将杂质离子注入到硅片内部，实现精准掺杂。
材料选择与制备
半导体材料
如硅、锗等，具有高纯度、低缺陷等特点，是集 成电路制备的基础。
利用X射线荧光技术测量刻蚀后的硅片表面元素含量，计算刻蚀 深度。
掺杂浓度测量方法
化学分析法
通过化学分析方法测量硅片中的杂质含量，评估掺杂浓度。
原子吸收光谱法
利用原子吸收光谱技术测量硅片中的杂质含量，评估掺杂浓度。
离子选择电极法
利用离子选择电极技术测量硅片中的杂质含量，评估掺杂浓度。
可靠性评估流程设计
应急预案制定和演练活动安排
选取具有代表性的 样品，进行前处理 和后续测试。
结果分析
对测试数据进行统 计和分析，得出评 估结论。
制定评估计划
明确评估目标、评 估范围、评估方法 等。
测试过程
按照评估计划进行 各项测试，记录测 试数据。
问题改进
针对评估中发现的 问题，提出改进措 施并实施改进。
06
安全生产与环境保护要求
安全生产规章制度制定和执行情况介绍
化学气相沉积设备
利用化学反应，在一定温度和压力下，将气态物质转化为固 态薄膜。
光刻设备
接触式光刻机
利用光学投影原理，将掩膜版上的图 形转移到硅片表面。
投影式光刻机
通过透镜或反射镜将掩膜版上的图形 放大，再投影到硅片表面。
刻蚀设备
等离子刻蚀机
利用等离子体进行刻蚀，具有高精度、高速度和高效率等特点。
湿法刻蚀机
利用化学溶液进行刻蚀，适用于大面积、低成本的集成电路制备。
掺杂设备
扩散炉
利用高温扩散原理，将杂质元素掺入硅片中，以改变其导电性质。
离子注入机
利用离子束注入技术，将杂质离子注入到硅片内部，实现精准掺杂。
材料选择与制备
半导体材料
如硅、锗等，具有高纯度、低缺陷等特点，是集 成电路制备的基础。
利用X射线荧光技术测量刻蚀后的硅片表面元素含量，计算刻蚀 深度。
掺杂浓度测量方法
化学分析法
通过化学分析方法测量硅片中的杂质含量，评估掺杂浓度。
原子吸收光谱法
利用原子吸收光谱技术测量硅片中的杂质含量，评估掺杂浓度。
离子选择电极法
利用离子选择电极技术测量硅片中的杂质含量，评估掺杂浓度。
可靠性评估流程设计
应急预案制定和演练活动安排
《集成电路器件工艺》课件
《集成电路器件工 艺》PPT课件
目录
• 集成电路器件工艺概述 • 集成电路器件的基本结构与制造流程 • 集成电路器件的主要工艺技术 • 集成电路器件工艺中的关键问题与挑战 • 集成电路器件工艺的发展趋势与未来展望
01
集成电路器件工艺概述
集成电路器件工艺的定义
01
集成电路器件工艺是指将多个电 子器件集成在一块衬底上，实现 电路和系统功能的技术。
制程环境控制
维持洁净的生产环境，防止尘埃、污 染物等对器件造成不良影响，确保制 程的稳定性和产品的良品率。
制程整合问题
制程兼容性
确保不同工艺步骤之间具有良好的兼容性，避免因工艺冲突 导致的产品损坏或性能下降。
制程优化
不断优化制程工艺，提高生产效率和产品性能，降低生产成 本。
制程可靠性问题
可靠性测试
05
集成电路器件工艺的发展 趋势与未来展望
制程技术的进步
制程技术不断缩小
随着半导体工艺的发展，集成电 路的制程技术不断缩小，这意味 着更小的晶体管尺寸和更高的集
成度。
制程技术多样化
为了满足不同应用的需求，制程 技术也在不断多样化，包括
CMOS、SiGe、III-V族半导体等 。
制程技术持续创新
随着新材料、新工艺的不断发展 ，制程技术也在持续创新，不断 提高集成电路的性能和可靠性。
刻蚀技术包括干法刻蚀和湿法刻蚀两种类型，其中干法刻蚀具有高精度、高速度和 高选择性等优点，被广泛应用于集成电路制造中。
刻蚀技术的均匀性和深度控制直接影响到集成电路的性能和可靠性，因此需要不断 优化刻蚀技术和工艺参数。
外延技术
ቤተ መጻሕፍቲ ባይዱ
外延技术是一种在半导体单晶材 料表面生长一层或多层单晶材料 的方法，它被广泛应用于集成电
目录
• 集成电路器件工艺概述 • 集成电路器件的基本结构与制造流程 • 集成电路器件的主要工艺技术 • 集成电路器件工艺中的关键问题与挑战 • 集成电路器件工艺的发展趋势与未来展望
01
集成电路器件工艺概述
集成电路器件工艺的定义
01
集成电路器件工艺是指将多个电 子器件集成在一块衬底上，实现 电路和系统功能的技术。
制程环境控制
维持洁净的生产环境，防止尘埃、污 染物等对器件造成不良影响，确保制 程的稳定性和产品的良品率。
制程整合问题
制程兼容性
确保不同工艺步骤之间具有良好的兼容性，避免因工艺冲突 导致的产品损坏或性能下降。
制程优化
不断优化制程工艺，提高生产效率和产品性能，降低生产成 本。
制程可靠性问题
可靠性测试
05
集成电路器件工艺的发展 趋势与未来展望
制程技术的进步
制程技术不断缩小
随着半导体工艺的发展，集成电 路的制程技术不断缩小，这意味 着更小的晶体管尺寸和更高的集
成度。
制程技术多样化
为了满足不同应用的需求，制程 技术也在不断多样化，包括
CMOS、SiGe、III-V族半导体等 。
制程技术持续创新
随着新材料、新工艺的不断发展 ，制程技术也在持续创新，不断 提高集成电路的性能和可靠性。
刻蚀技术包括干法刻蚀和湿法刻蚀两种类型，其中干法刻蚀具有高精度、高速度和 高选择性等优点，被广泛应用于集成电路制造中。
刻蚀技术的均匀性和深度控制直接影响到集成电路的性能和可靠性，因此需要不断 优化刻蚀技术和工艺参数。
外延技术
ቤተ መጻሕፍቲ ባይዱ
外延技术是一种在半导体单晶材 料表面生长一层或多层单晶材料 的方法，它被广泛应用于集成电
《集成电路》课件
三维集成技术
从二维芯片堆叠到三维集成，通过垂直连接多个芯片，实现更高效 的电路互联。
市场发展趋势
物联网与5G技术的推动
随着物联网和5G通信技术的普及，集成电路市 场将迎来爆发式增长。
汽车电子的崛起
汽车智能化趋势下，汽车电子市场将成为集成 电路的重要应用领域。
人工智能与云计算的驱动
人工智能和云计算的发展将推动高性能Fra bibliotek成电路的需求增长。
随着物联网、5G、汽车电子、人工 智能等领域的快速发展，集成电路行 业面临巨大的市场机遇。
THANKS
感谢观看
《集成电路》课件
目录
• 集成电路概述 • 集成电路的制造工艺 • 集成电路的分类与特点 • 集成电路的设计与仿真 • 集成电路的可靠性分析 • 集成电路的发展趋势与挑战
01
集成电路概述
集成电路的定义
集成电路是将多个电子元件集成在一块衬底上，完成一定的电路或系统功能的微型电子部件 。
它采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起 ，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需 电路功能的微型结构。
可靠性评估
根据测试数据，评估集成 电路的可靠性等级和性能 指标。
提高可靠性的措施
优化设计
在设计阶段充分考虑环境因素和实际 使用需求，提高集成电路的鲁棒性。
封装保护
采用适当的封装材料和结构，降低环 境因素对集成电路的影响。
材料选择
选用高质量的原材料和先进的制程技 术，以提高集成电路的性能和稳定性 。
Synopsys
提供逻辑综合、物理综合 、布局布线等IC设计工具 。
Mentor Graphics
从二维芯片堆叠到三维集成，通过垂直连接多个芯片，实现更高效 的电路互联。
市场发展趋势
物联网与5G技术的推动
随着物联网和5G通信技术的普及，集成电路市 场将迎来爆发式增长。
汽车电子的崛起
汽车智能化趋势下，汽车电子市场将成为集成 电路的重要应用领域。
人工智能与云计算的驱动
人工智能和云计算的发展将推动高性能Fra bibliotek成电路的需求增长。
随着物联网、5G、汽车电子、人工 智能等领域的快速发展，集成电路行 业面临巨大的市场机遇。
THANKS
感谢观看
《集成电路》课件
目录
• 集成电路概述 • 集成电路的制造工艺 • 集成电路的分类与特点 • 集成电路的设计与仿真 • 集成电路的可靠性分析 • 集成电路的发展趋势与挑战
01
集成电路概述
集成电路的定义
集成电路是将多个电子元件集成在一块衬底上，完成一定的电路或系统功能的微型电子部件 。
它采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起 ，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需 电路功能的微型结构。
可靠性评估
根据测试数据，评估集成 电路的可靠性等级和性能 指标。
提高可靠性的措施
优化设计
在设计阶段充分考虑环境因素和实际 使用需求，提高集成电路的鲁棒性。
封装保护
采用适当的封装材料和结构，降低环 境因素对集成电路的影响。
材料选择
选用高质量的原材料和先进的制程技 术，以提高集成电路的性能和稳定性 。
Synopsys
提供逻辑综合、物理综合 、布局布线等IC设计工具 。
Mentor Graphics
《集成电路封装和可靠性》培训课件：芯片互连技术
Forming/Singular (FS 去框/ 成型)
Lead Scan (LS 检测)
Packing (PK 包装)
集成电路封装测试与可靠性
1 电子级硅所含的硅的纯度很高，可 达 99.9999 99999%
1 中德电子材料公司制作的晶棒(长度 达一公尺，重量超过一百公斤)
集成电路封装测试与可靠性
debris l e f t over from the grinding process.
1 Process Methods:
1)Coarse grinding by mechanical. ( 粗磨)
2)Fine polishing by mechanical or plasma etching. ( 细磨抛光)
14
集成电路封装测试与可靠性
Wire Bonding Technology -- Die Attach Process
Purpose:
The die attach process i s to attach the sawed die in the right orientation accurately onto the substrate with a bonding medium in between to enable the next wire bond f i r s t level interconnection operation .
刀刃
集成电路封装测试与可靠性
切割设备示意图
晶圆 工作台
Dicing Blade
Silicon Wafer Flame
Flame
Blue Tape
两次进刀切割法
Wafer sawing
集成电路封装测试与可靠性
Lead Scan (LS 检测)
Packing (PK 包装)
集成电路封装测试与可靠性
1 电子级硅所含的硅的纯度很高，可 达 99.9999 99999%
1 中德电子材料公司制作的晶棒(长度 达一公尺，重量超过一百公斤)
集成电路封装测试与可靠性
debris l e f t over from the grinding process.
1 Process Methods:
1)Coarse grinding by mechanical. ( 粗磨)
2)Fine polishing by mechanical or plasma etching. ( 细磨抛光)
14
集成电路封装测试与可靠性
Wire Bonding Technology -- Die Attach Process
Purpose:
The die attach process i s to attach the sawed die in the right orientation accurately onto the substrate with a bonding medium in between to enable the next wire bond f i r s t level interconnection operation .
刀刃
集成电路封装测试与可靠性
切割设备示意图
晶圆 工作台
Dicing Blade
Silicon Wafer Flame
Flame
Blue Tape
两次进刀切割法
Wafer sawing
集成电路封装测试与可靠性
《集成电路设计》课件
蒙特卡洛模拟法
通过随机抽样和概率统计的方法，模 拟系统或产品的失效过程，评估其可 靠性。
可靠性分析流程
确定分析目标
明确可靠性分析的目 的和要求，确定分析 的对象和范围。
进行需求分析
分析系统或产品的使 用环境和条件，确定 影响可靠性的因素和 条件。
进行失效分析
分析系统或产品中可 能出现的失效模式和 原因，确定失效对系 统性能和功能的影响 。
DRC/LVS验证
DRC/LVS验证概述
DRC/LVS验证是物理验证中的两个重要步骤，用于检查设计的物 理实现是否符合设计规则和电路图的要求。
DRC验证
DRC验证是对设计的物理实现进行规则检查的过程，以确保设计的 几何尺寸、线条宽度、间距等参数符合设计规则的要求。
LVS验证
LVS验证是检查设计的物理实现与电路图一致性的过程，以确保设 计的逻辑功能在物理实现中得到正确实现。
版图设计流程
确定设计规格
明确设计目标、性能指标和制造工艺要求 。
导出掩模版
将最终的版图导出为掩模版，用于集成电 路制造。
电路设计和模拟
进行电路设计和仿真，以验证电路功能和 性能。
物理验证和修改
进行DRC、LVS等物理验证，根据结果进 行版图修改和完善。
版图绘制
将电路设计转换为版图，使用专业软件进 行绘制。
集成电路设计工具
电路仿真工具
用于电路设计和仿真的软件， 如Cadence、Synopsys等。
版图编辑工具
用于绘制版图的软件，如Laker 、Virtuoso等。
物理验证工具
用于验证版图设计的正确性和 可靠性的软件，如DRC、LVS等 。
可靠性分析工具
用于进行可靠性分析和测试的 软件，如EERecalculator、 Calibre等。
通过随机抽样和概率统计的方法，模 拟系统或产品的失效过程，评估其可 靠性。
可靠性分析流程
确定分析目标
明确可靠性分析的目 的和要求，确定分析 的对象和范围。
进行需求分析
分析系统或产品的使 用环境和条件，确定 影响可靠性的因素和 条件。
进行失效分析
分析系统或产品中可 能出现的失效模式和 原因，确定失效对系 统性能和功能的影响 。
DRC/LVS验证
DRC/LVS验证概述
DRC/LVS验证是物理验证中的两个重要步骤，用于检查设计的物 理实现是否符合设计规则和电路图的要求。
DRC验证
DRC验证是对设计的物理实现进行规则检查的过程，以确保设计的 几何尺寸、线条宽度、间距等参数符合设计规则的要求。
LVS验证
LVS验证是检查设计的物理实现与电路图一致性的过程，以确保设 计的逻辑功能在物理实现中得到正确实现。
版图设计流程
确定设计规格
明确设计目标、性能指标和制造工艺要求 。
导出掩模版
将最终的版图导出为掩模版，用于集成电 路制造。
电路设计和模拟
进行电路设计和仿真，以验证电路功能和 性能。
物理验证和修改
进行DRC、LVS等物理验证，根据结果进 行版图修改和完善。
版图绘制
将电路设计转换为版图，使用专业软件进 行绘制。
集成电路设计工具
电路仿真工具
用于电路设计和仿真的软件， 如Cadence、Synopsys等。
版图编辑工具
用于绘制版图的软件，如Laker 、Virtuoso等。
物理验证工具
用于验证版图设计的正确性和 可靠性的软件，如DRC、LVS等 。
可靠性分析工具
用于进行可靠性分析和测试的 软件，如EERecalculator、 Calibre等。
集成电路制造工艺PPT课件
10
可编辑课件PPT
11
可编辑课件PPT
12
可编辑课件PPT
13
集成电路的发展
• 从此IC经历了：
– SSI – MSI – LSI
• 现已进入到：
– VLSI – ULSI – GSI
可编辑课件PPT
14
小规模集成电路(Small Scale IC，SSI) 中规模集成电路(Medium Scale IC，MSI) 大规模集成电路(Large Scale IC，LSI)
减小特征尺寸是提高集成度、改进器件性能的关键。特征尺 寸的减小主要取决于光刻技术的改进。集成电路的特征尺寸 向深亚微米发展，目前的规模化生产是0.18μm、0.13μm 工艺， Intel目前将大部分芯片生产制程转换到0.09 μm 。
可编辑课件PPT
30
2. 晶片直径(Wafer Diameter)
• 中芯国际集成电路制造有限公司 • 上海华虹(集团)有限公司 • 华润微电子(控股)有限公司 • 无锡海力士意法半导体有限公司 • 和舰科技(苏州)有限公司 • 首钢日电电子有限公司 • 上海先进半导体制造有限公司 • 台积电(上海)有限公司 • 上海宏力半导体制造有限公司 • 吉林华微电子股份有限公司
可编辑课件PPT
22
❖Intel 公司CPU—386TM
电路规模：275,000个晶体管 生产工艺：1.5um 最快速度：33MHz
可编辑课件PPT
23
❖Intel 公司最新一代CPU—Pentium® 4
电路规模：4千2百万个晶体管
生产工艺：0.13um
可编辑课件PPT 最快速度：2.4GHz
wafers are in a 13 wafer Teflon cassette co-designed by Process Specialties
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• Unreliability F(t)=r/n n 总样品数 r 失效数
• Reliability R(t)=(n-r)/n • Failure Density f(t)=f(t,t+t)=r/n • Failure Rate (t)=(t,t+t)=r/(n-r)
可靠性概念和表征方法
•平均失效率 (Failure rate) （用于常数失效 区） Fr=Nf/Ndt
热电子效应
Vs N43;
Isub Vb
热电子效应测试
• NMOS 0.5um 5V design • 测试方法
Vds=6.7V，7.0V, 7.3V Vss and Vbs=0V Vgs set to max Ibs
失效判据： Gm 偏移10% 时所需时间 T0.1 (->time to 0.1 failure) • 作Ibs/Ids－T0.1图 • 根据Berkeley model预测寿命 ttfIds=Cx-m (ttf 是失效0.1%的时间, C是 Ibs/Ids－T0.1图截距，m是斜率）
集成电路技术讲座
第十三讲
集成电路可靠性
Reliability
集成电路可靠性
（一）可靠性概念和表征方法 （二）失效规律－浴盆曲线 （三）硅片级可靠性设计和测试 （四）老化筛选和可靠性试验 （五）失效模式和失效分析
（一）可靠性概念和表征方法
可靠性概念和表征方法
• 集成电路的可靠性是指集成电路在预期寿命内， 在规定的条件下正常工作的概率．即集成电路 能正常使用多长时间．
浴盆曲线中第二个区域特点是失效速率 低且稳定，几乎是常数，该区域的长短则决 定了器件的使用寿命。影响此寿命的因素有 温度，湿度，电场等．最大因素是芯片温 度．失效机理有如：潮气渗入钝化层引起金 属锈蚀；金属间化合物生长引起的疲劳失效； 潮气沿界面渗入引起封装开裂等。该段时间 也是产品在客户手中使用和系统的预期寿命， 在该范围内的失效速率与系统失效紧密相 关．
Nf 失效数 Ndt 器件数和试验小时数乘积
• FIT(Failure In Time)=Fr*109
1小时内每109个(10亿)器件中有一个器件失效
时，称为1FIT (ppb), 或1000小时内每106个
(100万)器件中有一个器件失效时，称为1FIT
•平均失效时间 MTTF (Mean Time to Failure) =1/Fr
与失效速率有关的函数
在给定时间间隔dt中失效的总数分数可用函数 f(t)dt表示，f(t)为失效速率，累积失效数目 是该函数对时间的积分， 即为累积失效函数
可靠性函数定义为在时间为t时仍未失效的总数 分数
失效函数的描述
• 正态分布 f(t)=[1/(2)-0.5]Exp{-1/2[(t-)/ ]2} F(t)= [1/(2)-0.5] t Exp{-0.5[(t)/ ]2}dt
耗损失效期
在曲线的最后区域，失效速率急剧上 升，意味着封装器件达到了预期寿命，诸如 开裂和过度的应力不可能对该区域有重大影 响，因为这些问题造成的失效应更早出现。 引起该失效的最典型的原因是较慢锈蚀过程 的累积效应。失效速率开始快速上升的时间 应该超过系统的预期寿命，以保证消费者的 质量要求。
（三）硅片级可靠性设计和测试
因造成的退化 (SiO2, PSG, Si3N4, Polymide)
硅片级可靠性测试
• TDDB测试 • 电迁移测试 • 热载流子测试
TDDB
• 直接评估介质电学特性，硅片级预测器 件寿命
• 测试样品为MOS电容或MOSFET • 四种方式：恒电压，恒电流，斜坡电压，
斜坡电流 • 测试参数：Ebd，tbd, Qbd
可靠性设计
－电路设计时的考虑
• 尽量减少接触点数目和芯片面积 • 尽量减少电流和功耗，pn结温 • 提高电路冗余度．如增加放大级数，减
少每级的增益，对逻辑电路，要使噪声 容限和扇出数留有余量 • 采用输入保护措施
可靠性设计
－器件和版图结构设计时的考虑
• 沟道长度设计要考虑热电子问题 • 铝布线的电流密度应在106A/cm2以下，以
failure mean time to rate (FIT) failure (year)
percent of sets failing per month
10
51
0.16
100
5
1.6
1000
0.5
16
（二）失效规律－浴盆曲线
浴盆曲线
Early
Useful
Wearout
失 效
Life Failure 早期失效期
Qbd＝tdbJ(t)dt
TDDB测试
TDDB
TDDB
电迁移现象
MTF=AJ-n exp[-EA/kT]
MTF=20 年 Jmax=105A/cm2
电迁移测试
%
积 累
90 70
失
效 50
30
10
Pure Al
Al-4%Cu
J=4E6A/cm2 T=175℃
6 10 100 7
400 1000 MTF (hr)
• Webull分布 F(t)=1-e-(t/)
为器件的特征寿命 为形状函数
塑封器件现场统计失效率例
(FIT)
器件类型 线性IC
地面 3
应用环境 民用飞机
5.4
数字SSI/MSI
0.97
10
存储器，微处 2.3
14
理器
美国可靠性分析中心（90年代）
汽车 32 11 13
器件失效对系统性能的影响
Data set: 150 to 225 ICs
Life 偶然失效期
耗损失效期
速
率
时间
早期失效期
器件的早期失效速率很快，且随 时间迅速变小，早期失效原因主要 是由于设计和制造工艺上的缺陷引 起．例如：氧化物针孔引起栅击穿， 压焊不牢引起开路．通过加强制造 过程质量管理来减少早期失效．老 化筛选可以帮助剔除这些早期失效 产品。
有用寿命期（随机失效期）
硅片级可靠性（工艺可靠性）
• 产品可靠性取决于设计，工艺和封装 • 相同设计规则，相同工艺和封装的不同
产品应有相同的可靠性水平 • 可靠性要从源头－设计抓起 • 可靠性是内在质量，是靠‘做’出来的，
不是靠‘测’出来的
可靠性设计
• 电路设计的可靠性考虑 • 器件和版图结构设计的可靠性考虑 • 工艺设计的可靠性考虑
防止断线和电迁移 • 元件布局，应将容易受温度影响的元件，
远离发热元件 • 在必须匹配的电路中，应将相关元件并
排或对称排列 • 版图上防止Latch up的措施 • 芯片边缘和划片道的设计
可靠性设计
－工艺设计时的考虑
• 氧化膜中的可动离子 • 氧化膜TDDB水平 • 选择表面钝化膜，防止灰尘和水汽等原
• Reliability R(t)=(n-r)/n • Failure Density f(t)=f(t,t+t)=r/n • Failure Rate (t)=(t,t+t)=r/(n-r)
可靠性概念和表征方法
•平均失效率 (Failure rate) （用于常数失效 区） Fr=Nf/Ndt
热电子效应
Vs N43;
Isub Vb
热电子效应测试
• NMOS 0.5um 5V design • 测试方法
Vds=6.7V，7.0V, 7.3V Vss and Vbs=0V Vgs set to max Ibs
失效判据： Gm 偏移10% 时所需时间 T0.1 (->time to 0.1 failure) • 作Ibs/Ids－T0.1图 • 根据Berkeley model预测寿命 ttfIds=Cx-m (ttf 是失效0.1%的时间, C是 Ibs/Ids－T0.1图截距，m是斜率）
集成电路技术讲座
第十三讲
集成电路可靠性
Reliability
集成电路可靠性
（一）可靠性概念和表征方法 （二）失效规律－浴盆曲线 （三）硅片级可靠性设计和测试 （四）老化筛选和可靠性试验 （五）失效模式和失效分析
（一）可靠性概念和表征方法
可靠性概念和表征方法
• 集成电路的可靠性是指集成电路在预期寿命内， 在规定的条件下正常工作的概率．即集成电路 能正常使用多长时间．
浴盆曲线中第二个区域特点是失效速率 低且稳定，几乎是常数，该区域的长短则决 定了器件的使用寿命。影响此寿命的因素有 温度，湿度，电场等．最大因素是芯片温 度．失效机理有如：潮气渗入钝化层引起金 属锈蚀；金属间化合物生长引起的疲劳失效； 潮气沿界面渗入引起封装开裂等。该段时间 也是产品在客户手中使用和系统的预期寿命， 在该范围内的失效速率与系统失效紧密相 关．
Nf 失效数 Ndt 器件数和试验小时数乘积
• FIT(Failure In Time)=Fr*109
1小时内每109个(10亿)器件中有一个器件失效
时，称为1FIT (ppb), 或1000小时内每106个
(100万)器件中有一个器件失效时，称为1FIT
•平均失效时间 MTTF (Mean Time to Failure) =1/Fr
与失效速率有关的函数
在给定时间间隔dt中失效的总数分数可用函数 f(t)dt表示，f(t)为失效速率，累积失效数目 是该函数对时间的积分， 即为累积失效函数
可靠性函数定义为在时间为t时仍未失效的总数 分数
失效函数的描述
• 正态分布 f(t)=[1/(2)-0.5]Exp{-1/2[(t-)/ ]2} F(t)= [1/(2)-0.5] t Exp{-0.5[(t)/ ]2}dt
耗损失效期
在曲线的最后区域，失效速率急剧上 升，意味着封装器件达到了预期寿命，诸如 开裂和过度的应力不可能对该区域有重大影 响，因为这些问题造成的失效应更早出现。 引起该失效的最典型的原因是较慢锈蚀过程 的累积效应。失效速率开始快速上升的时间 应该超过系统的预期寿命，以保证消费者的 质量要求。
（三）硅片级可靠性设计和测试
因造成的退化 (SiO2, PSG, Si3N4, Polymide)
硅片级可靠性测试
• TDDB测试 • 电迁移测试 • 热载流子测试
TDDB
• 直接评估介质电学特性，硅片级预测器 件寿命
• 测试样品为MOS电容或MOSFET • 四种方式：恒电压，恒电流，斜坡电压，
斜坡电流 • 测试参数：Ebd，tbd, Qbd
可靠性设计
－电路设计时的考虑
• 尽量减少接触点数目和芯片面积 • 尽量减少电流和功耗，pn结温 • 提高电路冗余度．如增加放大级数，减
少每级的增益，对逻辑电路，要使噪声 容限和扇出数留有余量 • 采用输入保护措施
可靠性设计
－器件和版图结构设计时的考虑
• 沟道长度设计要考虑热电子问题 • 铝布线的电流密度应在106A/cm2以下，以
failure mean time to rate (FIT) failure (year)
percent of sets failing per month
10
51
0.16
100
5
1.6
1000
0.5
16
（二）失效规律－浴盆曲线
浴盆曲线
Early
Useful
Wearout
失 效
Life Failure 早期失效期
Qbd＝tdbJ(t)dt
TDDB测试
TDDB
TDDB
电迁移现象
MTF=AJ-n exp[-EA/kT]
MTF=20 年 Jmax=105A/cm2
电迁移测试
%
积 累
90 70
失
效 50
30
10
Pure Al
Al-4%Cu
J=4E6A/cm2 T=175℃
6 10 100 7
400 1000 MTF (hr)
• Webull分布 F(t)=1-e-(t/)
为器件的特征寿命 为形状函数
塑封器件现场统计失效率例
(FIT)
器件类型 线性IC
地面 3
应用环境 民用飞机
5.4
数字SSI/MSI
0.97
10
存储器，微处 2.3
14
理器
美国可靠性分析中心（90年代）
汽车 32 11 13
器件失效对系统性能的影响
Data set: 150 to 225 ICs
Life 偶然失效期
耗损失效期
速
率
时间
早期失效期
器件的早期失效速率很快，且随 时间迅速变小，早期失效原因主要 是由于设计和制造工艺上的缺陷引 起．例如：氧化物针孔引起栅击穿， 压焊不牢引起开路．通过加强制造 过程质量管理来减少早期失效．老 化筛选可以帮助剔除这些早期失效 产品。
有用寿命期（随机失效期）
硅片级可靠性（工艺可靠性）
• 产品可靠性取决于设计，工艺和封装 • 相同设计规则，相同工艺和封装的不同
产品应有相同的可靠性水平 • 可靠性要从源头－设计抓起 • 可靠性是内在质量，是靠‘做’出来的，
不是靠‘测’出来的
可靠性设计
• 电路设计的可靠性考虑 • 器件和版图结构设计的可靠性考虑 • 工艺设计的可靠性考虑
防止断线和电迁移 • 元件布局，应将容易受温度影响的元件，
远离发热元件 • 在必须匹配的电路中，应将相关元件并
排或对称排列 • 版图上防止Latch up的措施 • 芯片边缘和划片道的设计
可靠性设计
－工艺设计时的考虑
• 氧化膜中的可动离子 • 氧化膜TDDB水平 • 选择表面钝化膜，防止灰尘和水汽等原