大规模集成电路CAD自动布局布线及SOC简介
集成电路CAD.ppt
23
全定制设计方法
（5）集成电路的封装 集成电路的封装又称集成电路的后道工艺。 PLCC DIP BGA
24
全定制设计方法
（6）集成电路的测试和分析 在集成电路制造圆片阶段的测试称为中测（中
间测试），电路封装好以后的测试称为成测 （成品测试）。 测试技术对于集成电路很重要，它直接关系到 产品的成本和可靠性。
微电子学是以实现电路和系统的集成为目的的， 故实用性极强。微电子学中所实现的电路和系 统又称为集成电路和集成系统，是微小型化的； 在微电子学中的空间尺度通常是以微米、纳米 为单位的。
10
IC分类
按电路功能来分 模拟、数字、数模混合
按电路结构 半导体集成电路 混合集成电路（薄膜IC，厚膜IC等）
微电子学是一门综合性很强的边缘学科，其中 包括了半导体器件物理、集成电路工艺和集成 电路及系统设计、测试等多方面的内容；涉及 了固体物理学、量子力学、热力学与统计物理 学、材料科学、电子线路、信号处理、计算机 辅助设计、测试与加工、图论、化学等多个领 域。
9
微电子学的特点
微电子学是研究在固体（主要是半导体）材料 上构成的微小型化电路、子系统及系统的电子 学分支
20
版图生成后，必须用EDA工具进行版图检查和 验证，满足要求后方完成版图设计。
版图检查和验证主要包括对版图进行几何设计 规则检查DRC （Design Rule Check）、电学 规则检查ERC（Electrical Rule Check）、版 图与原理图一致性检查LVS（Layout Versus Schematic）
当逻辑与电路设计完成后，便可进行版图设计
19
全定制设计方法
集成电路设计中的电路结构与布局技术
集成电路设计中的电路结构与布局技术集成电路（IC）设计是电子工程领域中一项极为关键的技术，其设计的优劣直接影响到芯片的性能、功耗、成本和可靠性集成电路设计主要可以分为电路设计、逻辑综合、电路布局和版图设计等几个阶段本文将重点介绍集成电路设计中的电路结构与布局技术1. 电路结构集成电路的电路结构通常分为几个层次，包括晶体管级别、电路网表级别、模块级别和芯片级别1.1 晶体管级别在晶体管级别，电路结构主要由MOSFET（金属-氧化物-半导体场效应晶体管）组成MOSFET是集成电路中最基本的构建块，包括NMOS和PMOS两种类型，分别用于实现逻辑高和逻辑低晶体管级别的设计涉及到晶体管的尺寸、驱动电流、阈值电压等参数的确定1.2 电路网表级别在电路网表级别，电路结构由逻辑门组成，如与门、或门、非门等逻辑门是实现逻辑函数的基本单元，其输入输出关系由逻辑真值表定义电路网表级别的设计主要包括逻辑函数的定义、逻辑门的选型和组合1.3 模块级别在模块级别，电路结构由完成特定功能的模块组成模块是由若干逻辑门组成的，具有独立的功能和输入输出接口模块级别的设计涉及到模块划分、模块之间的接口设计、模块内部时序和功耗的优化等1.4 芯片级别在芯片级别，电路结构由整个芯片的各个功能模块、存储器、输入输出接口等组成芯片级别的设计涉及到各个模块的布局、芯片整体时序和功耗的优化、电源管理等2. 布局技术集成电路的布局技术是指在满足性能、功耗、面积等要求的前提下，将电路中的各个组件合理地放置在芯片上的过程布局技术对于芯片的性能、功耗和可靠性具有重要影响布局技术主要包括以下几个方面：2.1 布局规划布局规划是根据芯片的功能需求和物理限制，对芯片进行分区，确定各个模块、存储器、输入输出接口等的位置布局规划的目标是在保证性能和可靠性的前提下，尽可能地减小芯片面积和功耗2.2 布线技术布线技术是指在布局规划的基础上，将电路中的各个组件通过导线连接起来，形成完整的电路布线技术主要包括导线的走向、交叉点处理、层间互联等布线技术的目的是在保证信号完整性的前提下，尽可能地减小导线的面积和功耗2.3 时序优化时序优化是为了保证芯片内部各个模块的信号在规定的时间内达到要求的速度和精度时序优化主要包括时序约束的设置、时钟分配、时序路径的优化等时序优化的目标是减小信号的延迟和抖动，提高芯片的性能和可靠性2.4 功耗优化功耗优化是为了减小芯片在运行过程中的功耗，提高芯片的能效比功耗优化主要包括动态功耗和静态功耗的减小动态功耗优化主要通过降低信号的摆幅、减小逻辑门的延迟等手段实现；静态功耗优化主要通过减小晶体管的尺寸、优化电源管理等手段实现2.5 热管理热管理是为了保证芯片在正常工作温度范围内运行，防止芯片过热损坏热管理主要包括热源的识别、热传导路径的设计、散热器的选择等热管理的目的是减小芯片的温升、均匀芯片的温度分布，提高芯片的可靠性和寿命3. 总结集成电路设计中的电路结构与布局技术是电子工程领域中至关重要的技术电路结构决定了芯片的功能和性能，而布局技术则影响了芯片的功耗、面积和可靠性在未来的发展中，集成电路设计将朝着更高的性能、更低的功耗、更小的面积和更高的可靠性方向发展，对电路结构与布局技术提出了更高的要求集成电路（IC）设计是现代电子工程领域的核心技术之一，其设计的优劣直接关系到芯片的性能、功耗、成本和可靠性集成电路设计主要可以分为电路设计、逻辑综合、电路布局和版图设计等几个阶段本文将重点介绍集成电路设计中的电路结构与布局技术1. 电路结构集成电路的电路结构可以从不同的层次进行划分，包括晶体管级别、电路网表级别、模块级别和芯片级别1.1 晶体管级别在晶体管级别，电路结构主要由MOSFET（金属-氧化物-半导体场效应晶体管）组成MOSFET是集成电路中最基本的构建块，包括NMOS和PMOS两种类型，分别用于实现逻辑高和逻辑低晶体管级别的设计涉及到晶体管的尺寸、驱动电流、阈值电压等参数的确定1.2 电路网表级别在电路网表级别，电路结构由逻辑门组成，如与门、或门、非门等逻辑门是实现逻辑函数的基本单元，其输入输出关系由逻辑真值表定义电路网表级别的设计主要包括逻辑函数的定义、逻辑门的选型和组合1.3 模块级别在模块级别，电路结构由完成特定功能的模块组成模块是由若干逻辑门组成的，具有独立的功能和输入输出接口模块级别的设计涉及到模块划分、模块之间的接口设计、模块内部时序和功耗的优化等1.4 芯片级别在芯片级别，电路结构由整个芯片的各个功能模块、存储器、输入输出接口等组成芯片级别的设计涉及到各个模块的布局、芯片整体时序和功耗的优化、电源管理等2. 布局技术集成电路的布局技术是指在满足性能、功耗、面积等要求的前提下，将电路中的各个组件合理地放置在芯片上的过程布局技术对于芯片的性能、功耗和可靠性具有重要影响布局技术主要包括以下几个方面：2.1 布局规划布局规划是根据芯片的功能需求和物理限制，对芯片进行分区，确定各个模块、存储器、输入输出接口等的位置布局规划的目标是在保证性能和可靠性的前提下，尽可能地减小芯片面积和功耗2.2 布线技术布线技术是指在布局规划的基础上，将电路中的各个组件通过导线连接起来，形成完整的电路布线技术主要包括导线的走向、交叉点处理、层间互联等布线技术的目的是在保证信号完整性的前提下，尽可能地减小导线的面积和功耗2.3 时序优化时序优化是为了保证芯片内部各个模块的信号在规定的时间内达到要求的速度和精度时序优化主要包括时序约束的设置、时钟分配、时序路径的优化等时序优化的目标是减小信号的延迟和抖动，提高芯片的性能和可靠性2.4 功耗优化功耗优化是为了减小芯片在运行过程中的功耗，提高芯片的能效比功耗优化主要包括动态功耗和静态功耗的减小动态功耗优化主要通过降低信号的摆幅、减小逻辑门的延迟等手段实现；静态功耗优化主要通过减小晶体管的尺寸、优化电源管理等手段实现2.5 热管理热管理是为了保证芯片在正常工作温度范围内运行，防止芯片过热损坏热管理主要包括热源的识别、热传导路径的设计、散热器的选择等热管理的目的是减小芯片的温升、均匀芯片的温度分布，提高芯片的可靠性和寿命3. 先进电路结构与布局技术随着集成电路技术的不断发展，出现了一些先进的设计技术和方法，进一步提高了集成电路的性能和可靠性3.1 三维集成电路设计三维集成电路设计是将多个芯片或芯片中的不同层次叠放在一起，形成三维结构三维集成电路设计可以极大地提高芯片的性能和密度，减小芯片的面积和功耗三维集成电路设计的关键技术包括垂直互联、三维布线和三维封装等3.2 新型存储器技术新型存储器技术是指相对于传统Flash和DRAM等存储器技术，具有更高密度、更低功耗和更快的读写速度的存储器技术新型存储器技术包括NAND Flash、NOR Flash、MRAM、ReRAM等新型存储器技术的发展为集成电路设计带来了新的机遇和挑战3.3 新型逻辑门技术应用场合集成电路设计中的电路结构与布局技术广泛应用于各种电子设备和系统中，特别是在高性能、低功耗和高可靠性的电子设备中以下是一些主要的应用场合：1. 智能手机和移动设备智能手机和移动设备对性能和功耗的要求非常高，因此集成电路设计中的电路结构与布局技术在这些设备中尤为关键通过优化电路结构和布局，可以提高处理器的性能，减小电池的体积，延长设备的续航时间2. 数据中心和服务器数据中心和服务器中的处理器和存储器需要高性能和低功耗，以满足大量数据处理和存储的需求集成电路设计中的电路结构与布局技术可以帮助提高处理器的计算速度，减小数据中心的占地面积，降低能源消耗3. 自动驾驶和智能交通系统自动驾驶和智能交通系统对实时性和可靠性有极高的要求通过集成电路设计中的电路结构与布局技术，可以提高传感器和控制器的性能，减小系统的体积和功耗，从而实现更高效和安全的自动驾驶和智能交通系统4. 可穿戴设备和物联网（IoT）可穿戴设备和物联网应用对尺寸、功耗和可靠性有特殊的要求集成电路设计中的电路结构与布局技术可以帮助减小设备的体积，降低功耗，提高设备的稳定性和可靠性，从而使得可穿戴设备和物联网应用更加便携和智能注意事项在应用集成电路设计中的电路结构与布局技术时，需要注意以下几个方面：1. 性能与功耗的平衡在设计集成电路时，需要根据应用场景的需求，权衡性能和功耗之间的关系对于性能要求较高的应用，可以采用先进的制程技术和高性能的电路结构；而对于功耗要求较低的应用，应采用低功耗的电路结构和布局技术2. 信号完整性在电路布局过程中，需要保证信号的完整性和稳定性避免信号在传输过程中的干扰和衰减，确保信号在规定的时间内达到要求的速度和精度3. 热管理集成电路在运行过程中会产生热量，需要通过合理的热管理措施来保证芯片的正常工作避免热源的聚集，设计良好的热传导路径，选择合适的散热器等，以减小芯片的温升和温度分布4. 可靠性与寿命集成电路的可靠性和寿命是设计过程中需要重点考虑的因素通过优化电路结构和布局，减小信号的延迟和抖动，降低功耗和温升，可以提高芯片的可靠性和寿命5. 成本控制集成电路设计的成本也是需要重点考虑的因素在满足性能、功耗和可靠性的前提下，通过合理的电路结构和布局设计，可以降低芯片的制造成本集成电路设计中的电路结构与布局技术在各种电子设备和系统中起着至关重要的作用在应用过程中，需要根据不同的应用场合和要求，综合考虑性能、功耗、信号完整性、热管理、可靠性和成本等因素，采用合适的设计技术和方法，以实现高性能、低功耗和高可靠性的集成电路。
集成电路的介绍
集成电路的介绍集成电路是一种采用特殊工艺，将晶体管、电阻、电容等元件集成在硅基片上而形成的具有一定功能的器件，英文缩写为IC，也俗称芯片。
集成电路是六十年代出现的，当时只集成了十几个元器件。
后来集成度越来越高，也有了今天天地P－III。
集成电路根据不同的功能用途分为模拟和数字两大派别，而具体功能更是数不胜数，其应用遍及人类生活的方方面面。
集成电路根据内部的集成度分为大规模中规模小规模三类。
其封装又有许多形式。
“双列直插”和“单列直插”的最为常见。
消费类电子产品中用软封装的IC，精密产品中用贴片封装的IC等。
对于CMOS型IC，特别要注意防止静电击穿IC，最好也不要用未接地的电烙铁焊接。
使用IC也要注意其参数，如工作电压，散热等。
数字IC多用＋5V的工作电压，模拟IC工作电压各异。
集成电路有各种型号，其命名也有一定规律。
一般是由前缀、数字编号、后缀组成。
前缀表示集成电路的生产厂家及类别，后它一般用来表示集成电路的封装形式、版本代号等。
常用的集成电路如小功率音频放大器LM386就因为后缀不同而有许多种。
LM386N美国国家半导体公司的产品，LM代表线性电路，N代表塑料双列直插。
这里有各大IC生产公司的商标及其器件型号前缀。
集成电路型号众多，随着技术的发展，又有更多的功能更强、集成度更高的集成电路涌现，为电子产品的生产制作带来了方便。
在设计制作时，若没有专用的集成电路可以应用，就应该尽量选用应用广泛的通用集成电路，同时考虑集成电路路的价格和制作的复杂度。
在电子制作中，有许多常用的集成电路，如NE555（时基电路）、LM324（四个集成的运算放大器）、TDA2822（双声道小功率放大器）、KD9300（单曲音乐集成电路）、LM317（三端可调稳压器）等。
Cadence后端实验系列15-布局布线-SoCEncouter
SOC Encounter 布局/布线 流程
IO，电源和地的布置
指定平面布置图 平面布置图
电源的规划
电源布线
布线
输入文件
• 逻辑和时序库：TLF或.lib • 物理库：库交换格式（.LEF） • 门级网表：*.v • 时序约束：*.sdc • IO assignment file：*.io
SOC Encounter采用层次化设计功能将芯片分割成
多个小块,以便单独进行设计,再重新进行组装。SOC Encounter首先读入RTL或门级网表,并快速构建可准确代 表最终芯片（包括时序、布线、芯片大小,功耗和信号完整 性）的芯片“虚拟原型”。通过使用物理虚拟原型功能,设 计师可以快速验证物理可行性并在逻辑上进行必要更改。
布局布线设计流程
1、登录服务器，进入终端，输入：encounter ，进入soc encounter
这里输入命令： encounter，就可以启 用soc encounter软件
用户界面
2、调入门级网表和库
网表文件：bin/accu_synth.v
约束文件：bin/accu.sdc
时序库： hjtc18_ff.lib hjtc18_ss.lib hjtc18_tt.lib
——Cell-Based IC Physical Design and Verification-SOC Encounter
Thank you！
cadence15encouter20110110outlinesocencounter简介socencounter布局布线流程演示socencountersocencounter是cadence数字集成电路设计平台的一个集成的后端工具功能相当强大可以从综合一直做到生成gdsii文件
超大规模集成电路CAD 第一章 VLSI设计的概述教材
差））
1952 年，英国皇家雷达研究所的达默第一次提出“集成电 路”的设想； 1958年美国德克萨斯仪器公司基尔比为首的小组研制出世 界上第一块集成电路了双极性晶体管（由12个器件组成的 相移振荡和触发器集成电路），并于1959年公布—这就是 世界上最早的集成电路，是现代集成电路的雏形或先驱 ； （基尔比于2000年获得诺贝尔物理学奖） 1960年成功制造出MOS管集成电路； 1965年戈登· 摩尔发表预测未来集成电路发展趋势的文章， 就是“摩尔定律”的前身； 1968年Intel公司诞生。
2019/4/12 4
第1章 VLSI概述
集成电路的发展除了物理原理外还得益于许多新工艺的 发明：
50年美国人奥尔和肖克莱发明的离子注入工艺； 56年美国人富勒发明的扩散工艺； 60年卢尔和克里斯坦森发明的外延生长工艺； 60年kang和Atalla研制出第一个硅MOS管； 70年斯皮勒和卡斯特兰尼发明的光刻工艺，使晶体管从点接触 结构向平面结构过渡并给集成电路工艺提供了基本的技术支持。 因此，从70年代开始，第一代集成电路才开始发展并迅速成熟。
图1 – 1 “点接晶体管放大器” 2019/4/12 3
路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索
第1章 VLSI概述
1948年，威廉· 肖克莱（William Shockley)—“晶体管之 父” ，提出结型晶体管的想法； 1951年，威廉· 肖克莱领导的研究小组成功研制出第一个可 靠的单晶锗NPN结型晶体管；（温度特性差、提纯度差、表面防护能力差(稳定性
路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索
集成电路设计中的自动布局算法
集成电路设计中的自动布局算法在现代集成电路设计中，自动布局算法是不可或缺的部分。
自动布局算法是指使用计算机程序，将电路图转换成物理布局，以实现芯片的制造。
这项技术使得设计人员能够更好地控制电路的物理结构，从而改善芯片的性能、功耗和可靠性。
自动布局算法的基本原理是通过对电路图进行分析和优化，生成有最小面积、最优布线、最佳功耗等特征的芯片物理布局。
这一过程通常涉及到对电路图进行预处理、组合优化、可行性分析、布局优化等环节。
在预处理阶段，自动布局算法通常需要对电路图进行抽象、分区、拓扑排序等操作。
这些操作能够帮助算法更好地理解电路图的结构和特征，并提供给后面的优化阶段更好的数据分析和参考。
在组合优化阶段，自动布局算法需要考虑多个因素，如功耗、面积、布线等。
这些因素通常是相互关联的，因此需要进行多目标优化，以取得最佳的综合效果。
这一阶段通常会使用遗传算法、模拟退火、组合优化等技术，以求得最优的布局方案。
在可行性分析阶段，自动布局算法需要考虑物理布局的可行性和规则性。
这意味着算法需要遵守一系列物理设计规则，保证布局的完整性和可行性。
这一阶段通常需要使用查找表、消解器等技术，以检查布局是否符合物理设计规则。
在布局优化阶段，自动布局算法将生成的布局方案进行细化和调整，以满足更加严格的性能和能耗要求。
这意味着算法需要重新对布局进行调整和优化，使得在满足物理设计规则的情况下，达到更好的性能和能耗平衡。
总的来说，自动布局算法是现代集成电路设计中不可或缺的技术。
虽然目前存在一些限制和挑战，如复杂的布局规则、布线等问题，但是随着技术的不断进步和算法的不断优化，自动布局算法将成为更加重要和广泛使用的技术。
集成电路CAD
集成电路CAD1. 概述集成电路(Circuit of Integration，简称IC)是指将多个电子器件集成在一个芯片上的电路系统。
而集成电路CAD(Computer-Aided Design，简称CAD)是指通过计算机辅助设计的方法和工具，对集成电路进行设计和制造的过程。
本文将从CAD的背景、CAD的分类和应用以及CAD的发展趋势三个方面对集成电路CAD进行详细介绍。
2. CAD的背景随着信息技术的快速发展，计算机辅助设计(CAD)技术在各个领域的应用不断扩大。
在集成电路领域，CAD技术的出现极大地提高了设计的效率和准确性。
通过CAD技术，设计人员可以在计算机上进行电路的建模、仿真和验证，减少了实际物理实验的成本和时间，提高了设计的成功率。
3. CAD的分类和应用3.1 电路级CAD在集成电路CAD中，最基础的是电路级CAD。
它主要用于电路的建模和仿真，根据设计人员的需求进行电路拓扑结构和电路元件的选择和布局。
通过电路级CAD，设计人员可以通过仿真分析来验证设计的正确性，从而指导后续的制造和调试工作。
3.2 物理级CAD物理级CAD在集成电路CAD中扮演着重要的角色。
它主要用于IC设计的版图布局和电路布线。
通过物理级CAD，设计人员可以对集成电路的布线进行优化，提高信号传输的速度和稳定性。
此外，物理级CAD也可以进行光罩的设计和制作，用于制造工艺的控制。
3.3 系统级CAD此外，在集成电路CAD中还存在着系统级CAD的应用。
系统级CAD主要用于对整个系统进行建模和仿真，包括电路、器件和模块等。
通过系统级CAD，设计人员可以对整个系统的性能进行评估和调整，从而优化系统的设计和布局。
系统级CAD的应用在复杂的集成电路系统中尤为重要。
4. CAD的发展趋势随着科技的不断进步，集成电路CAD也在不断发展。
以下是几个集成电路CAD发展的趋势:4.1 三维设计随着集成电路的不断密集和复杂化，传统的二维设计已经无法满足需求。
SoC 简介
第1 章SoC 简介近10 年来，无论是消费类产品如电视、录像机，还是通信类产品如电话、网络设备，这些产品的核心部分都开始采用芯片作为它们的“功能中枢”，这一切都是以嵌入式系统技术得到飞速发展作为基础的。
SoC (System on Chip，片上系统) 是ASIC(Application Specific Integrated Circuits) 设计方法学中的新技术，是指以嵌入式系统为核心，以IP 复用技术为基础，集软、硬件于一体，并追求产品系统最大包容的集成芯片。
狭意些理解，可以将它翻译为“系统集成芯片”，指在一个芯片上实现信号采集、转换、存储、处理和I/O 等功能，包含嵌入软件及整个系统的全部内容；广义些理解，可以将它翻译为“系统芯片集成”，指一种芯片设计技术，可以实现从确定系统功能开始，到软硬件划分，并完成设计的整个过程。
1.1 SoC1.1.1 SoC 概述SoC 最早出现在20 世纪90 年代中期，1994 年MOTOROLA 公司发布的Flex CoreTM 系统，用来制作基于68000TM 和Power PCTM 的定制微处理器。
1995 年，LSILogic 公司为SONY 公司设计的SoC，可能是基于IP ( Intellectual Property)核进行SoC 设计的最早报道。
由于SoC 可以利用已有的设计，显著地提高设计效率，因此发展非常迅速。
SoC 是市场和技术共同推动的结果。
从市场层面上看，人们对集成系统的需求也在提高。
计算机、通信、消费类电子产品及军事等领域都需要集成电路。
例如，在军舰、战车、飞机、导弹和航天器中集成电路的成本分别占到总成本SOC 设计初级培训（Altera篇）2的22％、24％、33％、45％和66％。
随着通讯行业的迅猛发展和信息家电的迅速普及，迫使集成电路产商不断发展IC 新品种，扩大IC 规模，增强IC 性能，提高IC 的上市时间(Time to maeket) ，同时还需要实现品种的通用性和标准化，以利于批量生产，降低成本。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
路
漫 漫
布线通道的不同划分
其
修
远
兮
吾 将 上 下 而 求 索
电源分配一般结构
某32位微处理器电源总线
2020/4/6
6
布局
第6章 自动布局布线及SOC简介
布局就是进行网表中单元的放置，这一步可以使用综
路
合时产生的时序约束来驱动布局，以使布局后的连线
漫 漫 其
延迟更接近综合的连线延迟模型，更快的达到Timing
路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索
2020/4/6
第6章 自动布局布线及SOC简介
LogiPclascyenmtehnestis Routing
1
第6章 自动布局布线及SOC简介
6.1 自动布局布线
自动布局布线定义
自动布局、布线是将门级网表（netlist）转换成版图（layout），
修 远
Closure 。
兮
吾
将
上 下
布局要求将模块在满足一定的目标函数的前提下布置
而 求 索
在芯片上的适当位置，并要求芯片面积最小、连线总
长最短、电性能最优并且容易布线。
2020/4/6
7
③ 时钟树综合
第6章 自动布局布线及SOC简介
在芯片版图设计中，时钟树的设计是非常重要的，数字系 统中一切的电路行为都是在时钟的严格同步下进行的。
布线，Cell Ensemble适用于标准单元或标准单元与宏单元相混合
的布局布线，Gate Ensemble适合于门阵列的布局布线，Silicon
Ensemble主要用在标准单元的布局布线中。
2020/4/6
2
自动布局布线流程
路
漫
漫 其
自
修 远
动
兮
吾
布
将 上
局
下
而 求
布
索
线
过
程
数据准备和输入
布局规划 预布线布局
求
Cadence、Synopsys、Mentor等公司的工具。
索
在Cadence中进行布局规划的工具为Preview，进行自动布局布线
的引擎有四种：Block Ensemble、Cell Ensemble、Gate Ensemble和
Silicon Ensemble，其中，Block Ensemble适用于宏单元的自动布局
路 系统中的时钟负载很大，而且遍布整个芯片。这样就造成
漫 漫 其
了 较 大 的 本 地 时 钟 间 的 相 对 延 时 ， 也 叫 时 钟 偏 斜 (Clock
修 远
Skew)，时钟偏斜严重影响电路的同步，会造成时序紊乱。
兮
吾 将 上
延时
延时最大
下
而
求
索
c
d
芯片平面
b
2020/4/6
a
时钟输入
延时为零
能的要求下，在指定的区域内完成所需的全部互连，同
时尽可能地对连线长度和通孔数目进行优化。
路
漫 漫
完成预布线以后，一些特定网络的布线，如时钟、总线
其 修
等一些关键路径需要严格保证其时序要求；在布线中，
远 兮
时钟树 布线
DRC & LVS
2020/4/6
版图数据输出
第6章 自动布局布线及SOC简介
门级网表 工艺库 设计约束
➢ 标准单元库 ➢ 按电路种类划分
➢ 核心逻辑单元库 ➢ I/O单元 ➢ 硬核模块生成器
➢ 按设计阶段划分
➢ 逻辑综合库 ➢ 单元的仿真库 ➢ 物理版图库 ➢ 延时模型库
3
① 数据准备和输入
2020/4/6
9
一些时钟树的实例
第6章 自动布局布线及SOC简介
路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索
不含时钟树
零歪斜时钟树
可变时间时钟树
2020/4/6
10
第6章 自动布局布线及SOC简介
时钟树插入及增加驱动器
时钟信号延时与具体的版图密切相关，所以在逻辑综合 的时候一般忽略时钟的处理，而在布局布线设计中进行 插入时钟树操作。
是面向物理版图的划分，不同于逻 辑设计时模块的划分。
布局规划可估算出较为精确的互连 延迟信息、预算芯片的面积，分析 布线的稀疏度。
布局规划从版图上将芯片设计划分 为不同的功能块，布置输入/输出端 口，对功能块、宏模块、芯片时钟 及电源分布进行布局方案设计，根 据设计要求对一些单元或模块之间 的距离进行约束和控制。
8
第6章 自动布局布线及SOC简介
时钟树
时钟树综合就是为了保证时钟的设计要求，对芯片的时钟 网络进行重新设计的过程，包括:
➢ 时钟树的生成
路 漫 漫
➢ 缓冲的插入
其 修
➢ 时钟网络的分层
远
兮 吾
时钟网络形式
将
上 下
➢ 最常用的时钟网络是H-树和平衡树
而
求
时钟源
索
时钟树主干
时钟树主干
时钟源
最常用的两种时钟网络
路
并对各个电路单元确定其几何形状、大小及位置，同时要确定 单
漫 漫
元之间的连接关系
其
修 远
方法有两种，一种是手工画版图实现，另一种是用自动布局布线
兮
工具实现（Auto Place and Route，APR）
吾 将
VLSI设计的自动布局、布线必须借助EDA工具完成
上
下 而
比较著名的自动布局、布线工具：AVant！/Synopsys的ApolloII、
为了实现时钟延时的总体平衡，对时钟信号进行树状插
路 漫
入驱动(buffer)。
漫
其
修
远
兮
吾 将 上 下 而 求 索
一个插入驱动的时钟分配树
2020/4/6
DEC Alpha 21164 CPU时钟树的例子
11
第6章 自动布局布线及SOC简介
④ 布线
布线是根据电路连接的关系，在满足工艺规则和电学性
而 求
输出单元库)
索
➢ 标准逻辑单元库的库单元种类繁多，形式多样，以满
足不同阶段的ASIC设计的需求
➢ 设计约束
➢ 芯片的总体功耗、时序要求和面积
2020/4/6
4
② 布局规划、预布线、布局
第6章 自动布局布线及SOC简介
路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索
2020/4/6
布局规划
第6章 自动布局布线及SOC简介
➢ 网表(netlist):
路
➢ 由逻辑综合工具生成的，以标准逻辑单元表示的逻辑
漫 漫 其
网络（EDIF网表）
修 远
➢ 标准逻辑单元库/工艺库：
兮
吾
➢ 由EDA/Foundary厂商合作提供；如：Artisan
将
上 下
Components的TSMC0.25um CMOS标准单元库和输入/
在深亚微米设计中，合理的总体布 局规划可以提高综合的连线延迟模 型的准确性，从而更快的达到时序 收敛，减少设计的重复。
5
预布线
第6章 自动布局布线及SOC简介
预布线的目的就是要在版图设计上为布线留必要的通道
预布线包括宏单元的电源、地、信号的布线，焊盘单元 的布线及芯片核心逻辑部分的电源环、电源网络的布线