pc总线
PCI总线
2
1.1 PCI总线的特点
• 1．高性能 • 2．猝发传输模式 • 3．不受微处理器限制 • 4．采用总线主控和同步操作 • 5. 减少存取延迟 • 6．适用于各种机型 • 7．兼容性强 • 8．低成本、高效益 • PCI的芯片采用超大规模集成电路，节省布线空间，为微机的小型化和多功能化提
• 对于5V PCI标准连接器而言，如果PCI适配卡仅支持32位操作，则只用到管脚B1/Al 到B62/A62，管脚B63/A63到B94/A94只用于64位PCI适配卡。
• PCI局部总线的信号线共有100根，在一个PCI应用系统中，有主设备和从设备。从 设备至少需要47根信号线，主设备则需要49根信号线。利用这些信号线可以处理数 据、地址，实现接口控制、仲裁及系统功能。下面按功能分组说明5V PCI标准连接 器的引脚意义。
• 桥也叫桥连器，是一个总线转换部件，其功能是连接两条计算机总线，使总线间相互通讯。它可以 把一条总线的地址空间映射到另一条总线的地址空间，可以使系统中每一台总线主设备（Master） 能看到同样的一份地址表。
• 在PCI规范中，提出了三种桥的设计： • （1）主桥，就是CPU至PCI的桥。 • （2）标准总线桥，即PCI至标准总线如ISA、EISA、微通道之间的桥。例如INTEL设计的SATUNG
微型计算机原理与接口技术
PCI总线
• 随着微型计算机技术的广泛应用和不断发展，无论是办公自动化还是工业应用，对 微型计算机性能的要求都越来越高。在CPU从80286发展到386、486及目前的 Pentium水平的情况下，其数据宽度及工作频率也在不断提高。
PCI-Express总线简介
pcie总线简述pcie总线是第三代i/o互连总线，pcie应用用在桌面电脑、通信平台、服务器、工作站、移动通信、嵌入式器件中。
是低价而大量的传输的解决方案。
pcie兼容pci总线，由于pcie的低潜伏期通信使得它拥有很高的带宽和总数较少的管脚数量。
pcie的主要特征：●可以传送多种数据信息格式。
●串行发送接收双通道，高带宽，速度快。
可灵活扩展。
●支持热插拔和热交换。
●低电源消耗，并有电源管理功能。
●支持QoS链路配置和公正策略。
●具有包和层协议架构。
●每个物理链接含有多种虚拟通道。
●兼容pci。
●多种保证数据完整性的机制。
●错误处理机制和调试简便性。
pcie的基本结构包括根组件（Root Complex）、交换器（Switch）和各种终端设备。
pcie总线一个拓扑结构例子如下：Root Complex（根组件）：root Complex为下层io设备连接到cpu提供路径。
endpoint（终端设备）：就是接收请求（request）或者发送应答（completer）的总线终端设备。
Swith（路由器）:为上游器件和下游器件通信选择路径，如下图。
一个基本的数据链路（Link）如下图：一个基本的pcie数据链路至少两对差分驱动信号如图：一对是接收，一对是发送。
如图是一条lane，每个数据链路（link）至少包含一个lane，为了线性增加link的带宽，link支持*N条lanes（N=1、2、4、8、12、16、32）。
例如单条lane支持的单向带宽是 2.5gb/s，那么一个数据链路单方向支持的最高带宽就80gb/s。
pcie总线规范包括以下各子层协议：pcie总线包括Transaction Layer（处理层）、Data Link Layer （数据链路层）、Physical Layer（物理层）。
pcie总线使用包来完成器件之间的通信。
这些数据包信息在Transaction Layer 和Data Link Layer中形成，即除了数据信息外，在不同的层中加入不同的开销，以方便管理，如下图。
PCI总线
PCI总线90年代，随着图形处理技术和多媒体技术的广泛应用，在以Windows为代表的图形用户接口(GUI)进入PC机之后，要求有高速的图形描绘能力和I/O处理能力。
这不仅要求图形适配卡要改善其性能，也对总线的速度提出了挑战。
实际上当时外设的速度已有了很大的提高，如硬磁盘与控制器之间的数据传输率已达10MB/s以上，图形控制器和显示器之间的数据传输率也达到69MB/s。
通常认为I/O总线的速度应为外设速度的3-5倍。
因此原有的ISA、EISA已远远不能适应要求，而成为整个系统的主要瓶颈。
因此对总线提出了更高的性能要求，从而促使了总线技术进一步发展。
1991年下半年，Intel公司首先提出了PCI的概念，并联合IBM、Compaq、AST、HP、DEC等100多家公司成立了PCI集团，其英文全称为：Peripheral Component Interconnect Special Interest Group(外围部件互连专业组)，简称PCISIG。
PCI是一种先进的局部总线，已成为局部总线的新标准。
PCI总线插槽如图所示。
二、PCI局部总线的主要性能和特点PCI总线是一种不依附于某个具体处理器的局部总线。
从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。
管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。
PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。
1.PCI总线的主要性能·支持10台外设·总线时钟频率33.3MHz/66MHz·最大数据传输速率133MB/s·时钟同步方式·与CPU及时钟频率无关·总线宽度32位（5V）/64位（3.3V）·能自动识别外设·特别适合与Intel的CPU协同工作2.其它特点·具有与处理器和存储器子系统完全并行操作的能力·具有隐含的中央仲裁系统·采用多路复用方式（地址线和数据线）减少了引脚数·支持64位寻址·完全的多总线主控能力·提供地址和数据的奇偶校验·可以转换5V和3.3V的信号环境三、PCI总线信号定义必要引脚控设备49条目标设备47条可选引脚51条（主要用于64位扩展、中断请求、高速缓存支持等）总引脚数120条（包含电源、地、保留引脚等）。
总线标准有哪些
总线标准有哪些总线标准是指计算机系统中用于连接各个硬件设备的通信标准。
它规定了数据传输的格式、速率、协议等，是计算机系统中非常重要的一部分。
在计算机领域中，总线标准的不同会直接影响到硬件设备的兼容性和性能表现。
下面我们将介绍一些常见的总线标准。
1. PCI总线标准。
PCI（Peripheral Component Interconnect）总线是一种用于连接扩展卡的总线标准，它是目前应用最为广泛的总线标准之一。
PCI总线标准规定了数据传输的格式、时序、电气特性等，支持热插拔和即插即用功能。
PCI总线标准有多个版本，包括PCI、PCI-X和PCI Express等，它们在传输速率和带宽上有所不同，适用于不同的硬件设备。
2. USB总线标准。
USB（Universal Serial Bus）总线是一种用于连接外部设备的总线标准，它是目前应用最为广泛的外部设备连接标准之一。
USB总线标准支持热插拔、即插即用功能，能够连接各种外部设备，如鼠标、键盘、打印机、摄像头等。
USB总线标准有多个版本，包括USB 1.0、USB 2.0、USB 3.0和USB 3.1等，它们在传输速率和功耗管理上有所不同，适用于不同类型的外部设备。
3. SATA总线标准。
SATA（Serial ATA）总线是一种用于连接存储设备的总线标准，它是目前应用最为广泛的存储设备连接标准之一。
SATA总线标准支持高速数据传输，能够连接硬盘、固态硬盘等存储设备。
SATA总线标准有多个版本，包括SATA 1.0、SATA 2.0和SATA 3.0等，它们在传输速率和数据传输协议上有所不同，适用于不同类型的存储设备。
4. Ethernet总线标准。
Ethernet总线是一种用于局域网通信的总线标准，它是目前应用最为广泛的局域网通信标准之一。
Ethernet总线标准规定了数据帧的格式、传输速率、碰撞检测等，能够连接多台计算机和网络设备，实现数据通信和共享。
PCI总线也称为外部设备互连,为PeripheralComponent
译码设备可置DEVSEL＃有效而占用总线 在非配置命令中，设备先用FRAME＃认可AD线上的信息，
后才能设置DEVSEL＃信号 在配置命令中，设备用FRAME＃和AD[l:0]认可IDSEL后
PCI接口可以依据插卡功能进行最优化，而不 必实现所有的PCI功能，这样可以节约系统的 逻辑资源
可以将PCI插卡上的其他用户逻辑与PCI接口逻 辑集成在一个芯片上，实现紧凑的系统设计。
当系统升级时，只需对可编程器件重新进行逻 辑设计，而无需更新PCB
FPGA实现的PCI接口应用
PCI接口专用芯片
–正向译码：每个设备都监视地址总线上的访 问地址是否落在它的地址范围内
–负向译码：未被其他设备在正向译码中接受 的所有译码要等总线上其他所有设备都拒绝 之后才能确定，总线上只能有一个设备采用 此种方式。如标准扩展总线
1）I/O地址空间
采用全部译码 在I/O访问中，AD[l:0]一方面用来产生DEVSEL
存储器写(向内存空间映象写数据)
1 1 0 1 双地址周期
1 1 1 0 存储器读行
存储器写并无效
1111
4.4 PCI总线协议
PCI的基本总线传输机制是突发传输，包括一个地址 相位和一个或多个数据相位，支持存储器和I/O
突发传输是指主桥电路（位于主处理器和PCI总线之 间）可将针对存储器的多次访问在不影响正常操作的 前提下合并为一次传输
AGP接口
运动视频
桥/存储控制器
DRAM
SCSI
音频
图形 LAN
PCI局部总线 扩展总线桥
pci总线走线规则
pci总线走线规则PCI总线走线规则PCI（Peripheral Component Interconnect）总线是一种用于连接计算机内部各种硬件设备的通信总线。
在设计和布线PCI总线时，需要遵循一定的走线规则，以确保信号的稳定传输和系统的正常工作。
本文将介绍PCI总线走线规则的相关内容。
一、信号传输规则在PCI总线上，不同的信号按照一定的规则进行传输。
其中，同步信号和主时钟信号是非常关键的。
同步信号（SYNCH）用于同步数据传输，而主时钟信号（CLK）则用于同步总线上各个设备的时钟。
在布线时，需要保证这些信号线的长度相等，以避免信号的相位差引起的传输错误。
二、布线规则1. 线宽和间距：PCI总线上的线宽和间距需要满足一定的规定，以确保信号的稳定传输和防止干扰。
一般来说，线宽应根据信号频率和电流大小进行合理选择，而间距则要根据线宽和阻抗匹配来确定。
2. 地线和电源线：在布线时，地线和电源线的设计也是非常重要的。
地线应尽量减少环形回路，以保证信号的良好接地；而电源线则要避免过长，以减小电源电压的变化。
3. 差分对布线：PCI总线上的差分对（D+和D-）是用于数据传输的重要信号线。
为了保证数据的准确传输，差分对的线长应相等，而且要尽量减小与其他信号线的干扰。
4. 信号线走向：PCI总线上的信号线走向也需要遵循一定的规则。
一般来说，数据线和地址线应尽量平行布线，以减小串扰；而控制线则要与数据线和地址线交错布线，以减少相互干扰。
三、线长度控制线长度的控制也是布线过程中需要考虑的重要因素。
在PCI总线中，不同的信号线有不同的最大长度限制。
一般来说，时钟信号的线长应尽量短，以保证时钟的稳定性；而数据线和地址线的线长则可以适当延长，但也要控制在一定的范围内，以避免信号的延迟和失真。
四、阻抗匹配阻抗匹配也是PCI总线布线中需要考虑的重要问题。
在布线时，信号线的阻抗应与总线的特性阻抗相匹配，以确保信号的正确传输和减小反射。
PCI总线
1.2 PCI总线概念
PCI是Peripheral Component Interconnect（外设部件互连标准） 的缩写，是一种高速的局部总线，它是目前个人计算机中使用最为广 泛的接口，几乎所有的主板产品上都带有这种插槽。PCI插槽也是主 板带有最多数量的插槽类型，在目前的台式机主板上，ATX结构的主 板一般带有5～6个PCI插槽，而小一点的MATX主板也都带有2～3个PCI 插槽，可见其应用的广泛性。它与ISA、EISA总线完全兼容，尽管每 台微型计算机系统的插槽数目有限，但PCI局部总线规格提供了“共 用插槽”，可以容纳一个PCI及一个ISA。
2021年1月30日星期六
1.3 PCI总线的特点
PCI总线开放性好，不受CPU类型限制，具有广泛的兼容性 和可扩展性，是一种低成本、高效益很有前途的局部总线。它 在高档微型计算机中广泛使用，究其原因，就在于它所具有的 强大优势。
2021年1月30日星期六
2021年1月30日星期六
图1-1 PCI总线结构
1.4 PCI总线信号2021年1月30日星来自六图1-2 PCI总线信号
PCI总线
1.1 PCI的提出
PCI总线称为外部设备互连总线，实现了微处理器与外围设备 之间的高速通道，总线频率33 MHz，与CPU的时钟频率无关；总线 宽度32位，并可以扩展到64位，所以其带宽达到了132~264 MB/s。 PCI总线是Intel公司于1991年下半年首先提出的，并与IBM、 Compaq、AST、HP、DEC等100多家公司联合成立了PCI Special Interest Group（PCI SIG），于1992年6月推出了PCI总线标准1.0 版，1993年4月底发布了2.0版，1995年6月初发布了2.1版，1998年 12月又更新为2.2版。
pci 原理
pci 原理
PCI（Peripheral Component Interconnect）是一种高速的总线标准，用于在计算机内部连接各种外设设备，例如显卡、网卡、声卡等。
PCI采用并行传输方式，通过总线上的32根信号线进行数据
传输。
其中，30根信号线用于数据传输，一根信号线用于传
输校验信息，还有一根信号线用于传输时钟信号。
数据传输速度可达到133MB/s（PCI-X技术）或者533MB/s（PCI Express
技术）。
PCI总线支持多主设备的并行传输，因此允许多个设备同时连
接到计算机的主板上。
每个设备都有一个唯一的设备号，并通过设备号来区分。
PCI总线还支持总线主设备和总线代理的体
系结构。
总线主设备是计算机主板上的主控制器，负责将数据从主机传输到外设设备，而总线代理则是外设设备上的控制器。
PCI总线的通信是通过事务的方式进行的。
事务由事务发起方（如总线主设备）发送到事务目标方（如外设设备），并包含读、写、配置等类型的操作。
事务的发起方和目标方之间通过地址线、控制线和数据线进行通信。
PCI总线还支持插拔式设备的热插拔功能。
当外设设备需要加
入或者退出总线时，可以随时插入或者拔出，而不需要关闭计算机。
这使得系统维护更加方便。
总的来说，PCI总线作为一种高速并行传输标准，提供了计算
机与外设设备之间的可靠数据传输通道。
它的设计使得扩展和维护计算机系统变得更加方便和灵活。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PC总线
PC总线是IBM PC及 PC/XT机上使用的总线，又称XT总线或8位
ISA总线。
它不是CPU引脚的延伸，经过8282锁存器、8286发送接收
器、8259中断控制器、8237DMA控制器以及其他逻辑的重新驱动和组
合控制二形成，又称I/O通道。
它共有62引脚，其中，数据线8根、
地址线20根、控制线21根、状态线2根，还有时钟、电源、地线，
如图1-4所示。
现分别简要说明如下：
1.地址线 A19～A0（共20根）输出线，存储器地址A19～A0，最大存
储器1M。
I/O地址A15～A0，最大64K，在PC及XT机上实际使用A9～
A0，I/O范围为0000～03FFH。
2.数据线 D7～D0（共8根）双向线，用来在CPU、存储器以及I/O端
口之间传送数据，可用IOW或MEMW、IOR或MEMR来选通数据。
注意：
在PC总线上，地址线和数据线不复用。
３.控制线（共21根）
AEN：Adress Enable，地址允许信号。
PC总线可由CPU或DMA控制
器控制，当DMA控制器控制总线时，它同时产生AEN信号，用于禁止
CPU控制总线。
即：
ALE：Adress Latch Enable，地址锁存允许。
在ALE的下降沿锁存来自CPU的地址信号。
由总线控制器8288产生。
读/写信号：由CPU或DMA产生，经总线控制器至总线，传送给总线上的从设备。
IOR：I/O读命令，用来把选中的I/O设备的数据读到数据总线上。
IOW：I/O写命令，用来把数据总线上的数据写入被选中的I/O端口。
MEMR：存储器读命令，用来把选中的存储器单元中的数据读到数据总线上。
MEMW：存储器写命令，用来把数据总线上的数据写入被选中的存储器单元。
PC总线信号CPU最大模式信号CPU最小模式信号
IOR IORC RD,M/IO=0
IOW IOWC WR,M/IO=0
MEMR MRDC RD,M/IO=1
MEMW MWTC WR,M/IO=1
IRQ7～IRQ2：Interrupt Require,中断请求信号。
总线上的设备通过IRQ7～IRQ2向主板上的中断控制器8259发出中断请求，IRQ7～IRQ2对应8259的引脚IR7～IR2。
8259根据优先级安排，向CPU提出中断请求。
一片8258有8个请求输入端IR7～IR0，对应IRQ7～IRQ0，但IRQ0被主板上的系统定时器占用、IRQ1被键盘占用，因此，IRQ0和IRQ1不在PC总线上出现。
DRQ3～DRQ1：DMA Require，DMA请求信号。
用来将I/O设备发出的DMA请求（高电平）通过系统板上的DMA控制器，产生一个DMA周期。
DACK3～DACK1：DMA Acknowledge, DMA响应信号。
一片DMA控制器8237有四个通道，允许四个设备请求进行DMA传送，但通道0用于DRAM刷新，因此，DRQ0和DACK0不在PC总线上出现。
T/C：Termination of Count，计数结束信号。
一次DMA请求可传送多个字节，当任一DMA通道传送结束时，T/C上出现高电平。
Reset Drv：系统复位信号，此信号使PC总线上各部件复位。
4.状态线（共2根）
I/O CH CK：I/O Channel Check，I/O通道奇偶校验信号。
当I/O通道上的设备或存储器的奇偶校验有错时，该信号有效。
I/O CH RDY：I/O Channel Ready, I/O通道准备好信号。
该信号为低电平时（未准备好），使CPU或DMA插入等待周期Tw。
５.其他（共11根）
OSC：晶体振荡信号
±12V、±5V、地等
DI/DO模板
把上述数字量输入通道或数字量输出通道设计在一块模板上, 就称为DI模板或DO模板，也可统称为数字量I/O模板。
图4-14为含有DI通道和DO通道的PC总线数字量I/O模板的结构框图，由PC总线接口逻辑、I/O功能逻辑、I/O电气接口等三部分组成。
如图4-14所示。
PC总线接口逻辑部分由8位数据总线缓冲器、基址译码器、输入和输出片址译码器组成。
I/O功能逻辑部分只有简单的输入缓冲器和输出锁存器。
其中，输入缓冲器起着对外部输入信号的缓冲、加强和选通作用；输出锁存器锁存CPU 输出的数据或控制信号，供外部设备使用。
I/O缓冲功能可以用可编程接口芯片如8255A构成，也可以用74LS240、244、373、273等芯片实现。
I/O电气接口部分的功能主要是：电平转换、滤波、保护、隔离、功率驱动等。
各种数字量I/O模板的前两部分大同小异，不同的主要在于I/O电气接口部分，即输入信号的调理和输出信号的驱动，这是由生产过程的不同需求所决定的。
I/O端口地址的译码设计
译码电路的形式可分为固定式和可选式译码。
若按译码电路采用的元器件来分，则可分为门电路译码和译码器译码。
1.固定式译码
固定式译码的端口地址由硬件连线决定，不能更改，适用于不需改变端口地址的场合。
设计一个“读2F8H端口”的电路。
分析：2F8H是一个输入端口（数据输入寄存器），其中有外设的数据，当给该端口发一个选通信号时，该端口
把数据送出，图2-8所示电路可译出2F8H读操作端口地址,图2-9所示电
路能译出进行读/写操作的2E2H端口地址。
图中AEN参加译码，它对端口
地址译码进行控制，只有当AEN=0时，即不是DMA操作时译码才有效；当
AEN=1时，即是DMA操作时，使译码无效。
这一过程是通过CPU执行指令
IN AL，DX ；DX=2F8H 来实现的。
接口电路把CPU执行该指令产生的信号变为选通信号Y，则读出的数据经数据总线进入寄存器AL。
该指令产生的总线信号为：IOR=0，AEN=0（AEN=0表示CPU控制总线，AEN=1表示DMA控制总线），地址信号A9~A0=2F8H（CPU提供
16位地址A15~A0，在微机中，只使用
A9~A0，当然也可使用全部16位地址）。
2.开关式可选地址译码
这种译码方式可以通过开关使接口
卡的I/O端口地址根据要求加以改变而无
需改动线路，其电路结构形式有：
(1)使用地址开关加比较器(如图
2-10所示)
根据需要设置接口的端口地址，改变地址
开关的状态，即可改变端口地址。
关键器件是比较器74LS688，它有两组输
入端P7～P0和Q7～Q0，一个输出端。
当P7～P0≡Q7～Q0时，输出低电平
当P7～P0≠Q7～Q0时，输出高电平
74LS688的P组输入接地址线，Q组输入接地址开关DIP，输
出接译码器74LS138的G2A。
只有当G2A=0，
即P7～P0≡Q7～Q0，译码器74LS138才可能译码。
例１：设DIP的1、2、4位闭合，Q6接+5V，Q7接地。
即
Q0=0、Q1=0、Q3=0，Q6=1，Q7=0，Q2=Q4=Q5=1，则74LS688
输出低电平的条件是：
P7=Q7=0(AEN=0，表示CPU控制总线)
P6=Q6=1（A9）
P5=Q5=1（A8）
P4=Q4=1（A7）
P3=Q3=0（A6）
P2=Q2=1（A5）
P1=Q1=0（A4）
P0=Q0=0（A3）
即端口地址为
11,1010,0XXX，其中A2、A1、A0接74LS138的C、B、A端，因此，图中的读/写地址为3A0~3A7H。