状态表化简
湖大数字电路与逻辑设计试卷答案
数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。
2．二进制数转换成十进制数的方法为：按权展开法。
3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。
4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。
5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。
称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。
对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。
7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。
对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。
8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。
，保证了各相邻行(列)之间只有一个变量取值不同。
9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。
求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。
10．逻辑问题分为完全描述和非完全描述两种。
如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。
用卡诺图化简逻辑函数
1.4 用卡诺图化简逻辑函数本次重点内容1、卡诺图的画法与性质2、用卡诺图化简函数 教学过程 应用卡诺图化简 一、卡诺图逻辑函数可以用卡诺图表示。
所谓卡诺图，就是逻辑函数的一种图形表示。
对n 个变量的卡诺图来说，有2n 个小方格组成，每一小方格代表一个最小项。
在卡诺图中，几何位置相邻（包括边缘、四角）的小方格在逻辑上也是相邻的。
二、最小项的定义及基本性质： 1、最小项的定义在n 个变量的逻辑函数中，如乘积项中包含了全部变量，并且每个变量在该乘积项中或以原变量或以反变量的形式但只出现一次，则该乘积项就定义为该逻辑函数的最小项。
通常用m 表示最小项，其下标为最小项的编号。
编号的方法是：最小项的原变量取1，反变量取0，则最小项取值为一组二进制数，其对应的十进制数便为该最小项的编号。
如最小项C B A 对应的变量取值为000，它对应十进制数为0。
因此，最小项C B A 的编号为m 0，如最小项C B A 的编号为m 4，其余最小项的编号以此类推。
2、最小项的基本性质：（1）对于任意一个最小项，只有一组变量取值使它的值为1，而其余各种变量取值均使它的值为0。
（2）不同的最小项，使它的值为1的那组变量取值也不同。
（3）对于变量的任一组取值，全体最小项的和为1。
图1.4.1分别为二变量、三变量和四变量卡诺图。
在卡诺图的行和列分别标出变量及其状态。
变量状态的次序是00，01，11，10，而不是二进制递增的次序00，01，10，11。
这样排列是为了使任意两个相邻最小项之间只有一个变量改变（即满足相邻性）。
小方格也可用二进制数对应于十进制数编号，如图中的四变量卡诺图，也就是变量的最小项可用m 0, m １,m ２,……来编号。
1010001111001A BCAB CD B A 0001111000011110m m m m m mmmm m m m 012300112233m m m m m m m m m m m m m m m m 456789101112131415图1.4.1 卡诺图二、应用卡诺图表示逻辑函数应用卡诺图化简逻辑函数时，先将逻辑式中的最小项(或逻辑状态表中取值为1的最小项)分别用1填入相应的小方格内，其它的则填0或空着不填。
数字逻辑第7章(2)状态化简
最大等效类
不是任何其它等效类子集的等效类称为最大等效类。
完全给定同步时序电路原始状态表的化简过程，就 是寻找最大等效类，将每个最大等价类中的所有状态合
并为一个新状态，从而得到最小状态表的过程。
化简后的状态数等于最大等效类的个数。
判断原始状态表中两个状态是否 等效（等价）
的标准：
最大相容类
不是任何其它相容类子集的相容类。 由于相容状态无传递性，同一原始状态表的各最大相 容类之间可能存在相同状态。
判别原始状态表中两个状态是否 相容的标准： 如果两个状态，对每一位可能的输入都满足下列两个 条件，则这两个状态相容。 第一，它们的输出相同（一方输出给定，一方输出为
无关项，均当作相同）。
Y( t 1) / Z
化简后的状态图：
0/0
S1
1/ 1
S2
0/1
0 S S1 S1 / 0 S2 S2 / 1
X
1 S2 / 1 S1 / 0
S (t 1) / Z
1/0
利用隐含表进行完全给定同步时序电路状态表的化简
一般步骤：
1）作隐含表 2）寻找等效对 3）求出最大等效类 注意：a)各最大等效类之间不应出现相同状态 b)原始状态表中的每一个状态必须属于某一个最 大等效类 4）作出最小化状态表
Y
A B C D E
0 B/0 A/0 A/0 E /1 E /1
1 E /1 E /1 D/1 B/0 B/0
B C D E
A
B
C
D
Y( t 1) / Z
例1： 化简图示状态表。
X Y
A B C D E
0 C /1 C /1 B/1 D/1 D/1
09.11分析电路图的逻辑功能
分析电路图的逻辑功能。
由逻辑门构成的组合逻辑电路，其分析过程通常分为以下三个步骤：①根据给定的逻辑电路，写出输出函数的逻辑表达式；②根据已写出的输出函数的逻辑表达式，列出真值表；③根据逻辑表达式或真值表，判断电路的逻辑功能。
【例1】【例2】【例3】【例4】组合逻辑电路的设计设计步骤： 1.逻辑问题描述将设计问题转换为逻辑问题，即用真值表或表达式的形式来描述设计问题； 2.逻辑函数化简用代数法或卡诺图法将逻辑问题化为最简与或式；3.逻辑函数变换根据给定逻辑门的类型、数量等因素，将表达式转换为所需形式； 4.画逻辑电路图并考虑实际工程问题。
【例5】设计一个组合逻辑电路，其输入ABCD 为8421BCD 码。
当输入BCD 数能被4或5整除时，电路输出F=1，否则F=0。
试分别用或非门和与或非门实现。
【例6】某厂有A 、B 、C 三个车间和Y 、 Z 两台发电机。
如果一个车间开工，启动Z 发电机即可满足使用要求； 如果两个车间同时开工，启动Y 发电机即可满足使用要求；如果三个车间同时开工，则需要同时启动Y 、 Z 两台发电机才能满足使用要求。
试仅用与非门和异或门两种逻辑门设计一个供电控制电路， 使电力负荷达到最佳匹配 【例7】.用与非门设计三变量多数表决器。
【例8】设计一个一位二进制半加器。
【例9】 用卡诺图法判断函数 是否存在险象。
触发器级电路分析D C A BD AD F ++=要确定一个用触发器构成的同步时序电路的功能，通常需要经过以下几个分析步骤：①根据给定电路写出输出方程组、激励方程组和次态方程组；②根据上述三个方程组列出电路的状态表；③根据状态表画出电路的状态图，必要时还可画出电路的工作波形；④根据状态图（或状态表、工作波形）确定电路的逻辑功能【例10】分析图5所示同步时序电路的功能，并画出电路的工作波形。
触发器级电路设计步骤(1) 导出原始状态图或状态表。
(2) 状态化简。
（3）状态分配。
状态表化简
X1X2
00 D/0 C/1 C/1 D/0 C/1 D/0 G/0 B/1
01 D/0 D/0 D/0 B/0 F/0 D/0 G/0 D/0
DF AF
DF
E
F G DG AF
H A
BC AF
BD
BG AF
BC DF DG AF
S n+1/Zn
第二步 关连比较 继续检查填有隐含条件的那些方格。若检查发现所填的隐 含条件肯定不能满足，就在该方格内打“×” 例子 B 11 F/0 E/1 E/1 A/0 E/1 A/0 A/0 E/1 10 A/0 F/0 A/0 F/0 A/0 F/0 A/0 A/0 C AF D
BD AF
Sn A B C D E F G H
Sn X A B C D E F G
相互等价状 态的集合 不被其它等价类所包含 由于[B，E]，而[B，D]，则[D，E]。 称它们为等价类 将[B，D，E]称为最大等价类。得[A，C]、[F，G]、[B，D，E] Sn X A B C D E F G 0 1 B/0 C/0 E/1 C/0 D/0 A/0 E/1 A/0 E/1 C/0 G/1 E/0 F/1 E/0 Sn+1/Zn Sn X A B F
BC B C D
E
”的方格，都代表一个等价状态对 由此得到全部等价对：[A，F]、[B，H]、[B，C]、[C，H] 用A表示 用B表示 全部最大等价类： B [A，F]、[B，C，H]、 C AF [D]、[E]、[G] 第四步 状态合并，得最简状态表 D BD AF X1X2 DF DF 00 01 11 10 E AF Sn A D/0 D/0 A/0 A/0 F BD B C/1 D/0 E/1 A/0 G DG BG DG AF AF AF D D/0 B/0 A/0 A/0 E B/1 A/0 E/1 A/0 H BC BC BC AF DF G G/0 G/0 A/0 A/0 A B C D E F G S n+1/Zn
数字逻辑考题及答案
资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑考题及答案地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、，其最小项之和形式为_ 。
11、RS触发器的状态方程为__，约束条件为。
12、已知、，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添 * ，设计出函数。
（5分）5分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： 2分该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
用卡诺图化简逻辑函数
1.4 用卡诺图化简逻辑函数本次重点内容1、卡诺图的画法与性质2、用卡诺图化简函数 教学过程 应用卡诺图化简 一、卡诺图逻辑函数可以用卡诺图表示。
所谓卡诺图，就是逻辑函数的一种图形表示。
对n 个变量的卡诺图来说，有2n 个小方格组成，每一小方格代表一个最小项。
在卡诺图中，几何位置相邻（包括边缘、四角）的小方格在逻辑上也是相邻的。
二、最小项的定义及基本性质： 1、最小项的定义在n 个变量的逻辑函数中，如乘积项中包含了全部变量，并且每个变量在该乘积项中或以原变量或以反变量的形式但只出现一次，则该乘积项就定义为该逻辑函数的最小项。
通常用m 表示最小项，其下标为最小项的编号。
编号的方法是：最小项的原变量取1，反变量取0，则最小项取值为一组二进制数，其对应的十进制数便为该最小项的编号。
如最小项C B A 对应的变量取值为000，它对应十进制数为0。
因此，最小项C B A 的编号为m 0，如最小项C B A 的编号为m 4，其余最小项的编号以此类推。
2、最小项的基本性质：（1）对于任意一个最小项，只有一组变量取值使它的值为1，而其余各种变量取值均使它的值为0。
（2）不同的最小项，使它的值为1的那组变量取值也不同。
（3）对于变量的任一组取值，全体最小项的和为1。
图1.4.1分别为二变量、三变量和四变量卡诺图。
在卡诺图的行和列分别标出变量及其状态。
变量状态的次序是00，01，11，10，而不是二进制递增的次序00，01，10，11。
这样排列是为了使任意两个相邻最小项之间只有一个变量改变（即满足相邻性）。
小方格也可用二进制数对应于十进制数编号，如图中的四变量卡诺图，也就是变量的最小项可用m0, m１,m２,……来编号。
01 0100011110 01ABCABCDBA0001111000011110m m m mm m m mm mm m01230112233mmmmmmmmmmmmmmmm456789101112131415图1.4.1 卡诺图二、应用卡诺图表示逻辑函数应用卡诺图化简逻辑函数时，先将逻辑式中的最小项(或逻辑状态表中取值为1的最小项)分别用1填入相应的小方格内，其它的则填0或空着不填。
5 - 5 状态化简
5
（全部一次输入）
3
4 5
4 1,3 × 1,6 5
√ 1,2
1/0
* *
*
5/* 2/1
*
2/1 6/*
5/1
1/1 4/1
1 6 5 2 3
1,2 1,5
×
6
6
y / z
（2）关系图 ？？？
4
1Leabharlann 最大相容234
5
{1,2,5}，{1,6}，{2,4,5} {3,6}，{4,6}
22
例5.5-6 简化图示状态表
X2X1
最大相容就是状态个数最多并且相互相容的状态集合。
用关系图法确定最大相容集合：
1)用分布在圆周上的点表示各状态； 2)用直线连接各相容状态对； 3)找出各“最大完备多边形”，每个最大完整多边形对应一个最大相容集合 。 （完备多边形是指各顶点之间均有连线的广义多边形）
10
5.5.3 确定最大相容集合
P153例5.5-2 确定下列隐含表的最大相容
I2 * 4/0 * 1/1 * 5/*
I3
2/* 6/* */0 1/* 6/* 6/*
2
3 4
1,5× 1,6 1,5 4,5 1,6 × 1,4
3 4 5
5 6
隐含表
y / z
原始状态表
1.填隐含表(按列填表)
对原始状态表进行顺序比较， 1)输出不相同，打×，表示不等效 2)输出完全相同，且（次态相同或呈交错）， 打√，表示状态等效 3)输出完全相同，但次态不相同且非交错，将 相容状态对填入隐含表以待进一步比较
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
BC B C D
E
F
G
第三步 寻找最大等价类 未打“×”的方格，都代表一个等价状态对 由此得到全部等价对：[A，F]、[B，H]、[B，C]、[C，H] 用A表示 用B表示 全部最大等价类： B [A，F]、[B，C，H]、 C AF [D]、[E]、[G] 第四步 状态合并，得最简状态表 D BD AF X1X2 DF DF 00 01 11 10 E AF Sn A D/0 D/0 A/0 A/0 F BD B C/1 D/0 E/1 A/0 G DG BG DG AF AF AF D D/0 B/0 A/0 A/0 E B/1 A/0 E/1 A/0 H BC BC BC AF DF G G/0 G/0 A/0 A/0 A B C D E F G S n+1/Zn
Sn X A B C D E F G
相互等价状 态的集合 不被其它等价类所包含 由于[B，E]，而[B，D]，则[D，E]。 称它们为等价类 将[B，D，E]称为最大等价类。得[A，C]、[F，G]、[B，D，E] Sn X A B C D E F G 0 1 B/0 C/0 E/1 C/0 D/0 A/0 E/1 A/0 E/1 C/0 G/1 E/0 F/1 E/0 Sn+1/Zn Sn X A B F
构成等价类 [B、C、H]
第二步 关连比较 继续检查填有隐含条件的那些方格。若检查发现所填的隐 含条件肯定不能满足，就在该方格内打“×” 例子 B 11 F/0 E/1 E/1 A/0 E/1 A/0 A/0 E/1 10 A/0 F/0 A/0 F/0 A/0 F/0 A/0 A/0 C AF D
BD AF
Sn A B C D E F G H
X1X2
00 D/0 C/1 C/1 D/0 C/1 D/0 G/0 B/1
01 D/0 D/0 D/0 B/0 F/0 D/0 G/0 D/0
DF AF
DF
E
F G DG AF
H A
BC AF
BD
BG AF
BC DF DG AF
S n+1/Zn
关键找等价态 同样输入 1、 观察法简化 的条件下 状态等价的判别方法： 前提条件：输出必须相同， 然后看次态是否等价
状态转换表的简化
0 1 B/0 C/0 1）次态相同或某些次态和各 E/1 C/0 自的现态相同； D/0 A/0 B、E等价，记为[B、E] E/1 A/0 E/1 C/0 2）次态交错 G/1 E/0 如F和G，记为[F，G] F/1 E/0 3）次态互为隐含条件 Sn+1/Zn A、C等价取决B、D，称B、D等价是A、C等价的隐含条件 同理， A、C等价是B、D等价的隐含条件 A、C和B、D互为隐含，A与C、B与D等价即[A，C]，[B、D]
0
1
简化
B/0 B/1 F/1
A/0 A/0 B/大等价类，将等价态合并， 得最简状态表，以使设计电路最简
系统的比较方法
2、 隐含表法简化 例子 X1X2 00 D/0 C/1 C/1 D/0 C/1 D/0 G/0 B/1 缺头 B C AF 01 11 10 Sn A D/0 F/0 A/0 D BD AF B D/0 E/1 F/0 DF DF C E AF D/0 E/1 A/0 D B/0 A/0 F/0 F BD E F/0 E/1 A/0 F D/0 A/0 F/0 G DG BG DG AF AF AF G G/0 A/0 A/0 H BC BC BC H D/0 E/1 A/0 AF DF 状态不等价填“” A 状态等价填“” F G B C D E S n+1/Zn 取决隐含条件的-第一步 作隐含表 1）作隐含表 少尾 将条件填在格中 2）顺序比较