大规模集成电路测试
中南大学大规模集成电路考试及答案合集
中南大学大规模集成电路考试及答案合集————————————————————————————————作者：————————————————————————————————日期：---○---○--- 学 院专业班级学 号姓 名………… 评卷密封线 ……………… 密封线内不要答题，密封线外不准填写考生信息，违者考试成绩按0分处理 ……………… 评卷密封中南大学考试试卷 时间110分钟题 号一 二 三 合 计得 分评卷人2013 ~2014 学年一学期大规模集成电路设计课程试题 32学时，开卷，总分100分，占总评成绩70 %一、填空题(本题40分，每个空格1分)1. 所谓集成电路，是指采用 ，把一个电路中所需的二极管、 、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的 或介质基片上一同制作出来，形成完整电路，然后 在一个管壳内，成为具有特定电路功能的微型结构。
2. 请写出以下与集成电路相关的专业术语缩写的英文全称：ASIC ： ASSP ： LSI ： 3. 同时减小 、 与 ，可在保持漏源间电流不变的前提下减小器件面积，提高电路集成度。
因此，缩短MOSFET 尺寸是VLSI 发展的趋势。
4. 大规模集成电路的设计流程包括：需求分析、 设计、体系结构设计、功能设计、 设计、可测性设计、 设计等。
5. 需求规格详细描述系统顾客或用户所关心的内容，包括 及必须满足的 。
系统规格定义系统边界及系统与环境相互作用的信息，在这个规格中，系统以 的方式体现出来。
6. 根据硬件化的目的（高性能化、小型化、低功耗化、降低成本、知识产权保护等）、系统规模/性能、 、 、 等确定实现方法。
7. 体系结构设计的三要素为： 、 、 。
8. 高位综合是指从 描述自动生成 描述的过程。
与人工设计相比，高位综合不仅可以尽可能地缩短 ，而且可以生成在面积、性能、功耗等方面表现出色的电路。
9. 逻辑综合就是将 变换为 ，根据 或 进行最优化，并进行特定工艺单元库 的过程。
《超大规模集成电路设计》考试习题(含答案)完整版分析
1．集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？集成电路的发展过程:•小规模集成电路(Small Scale IC，SSI)•中规模集成电路(Medium Scale IC，MSI)•大规模集成电路(Large Scale IC，LSI)•超大规模集成电路(Very Large Scale IC，VLSI)•特大规模集成电路(Ultra Large Scale IC，ULSI)•巨大规模集成电路(Gigantic Scale IC，GSI）划分集成电路规模的标准2．超大规模集成电路有哪些优点？1. 降低生产成本VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少.2.提高工作速度VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得.3. 降低功耗芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降.4. 简化逻辑电路芯片内部电路受干扰小,电路可简化.5.优越的可靠性采用VLSI后，元件数目和外部的接触点都大为减少，可靠性得到很大提高。
6.体积小重量轻7.缩短电子产品的设计和组装周期一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度.3．简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。
1、形成N阱2、形成P阱3、推阱4、形成场隔离区5、形成多晶硅栅6、形成硅化物7、形成N管源漏区8、形成P管源漏区9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装，完成集成电路的制造工艺4．在VLSI设计中，对互连线的要求和可能的互连线材料是什么？互连线的要求低电阻值：产生的电压降最小；信号传输延时最小（RC时间常数最小化）与器件之间的接触电阻低长期可靠工作可能的互连线材料金属（低电阻率），多晶硅（中等电阻率），高掺杂区的硅(注入或扩散)（中等电阻率）5．在进行版图设计时为什么要制定版图设计规则？—片集成电路上有成千上万个晶体管和电阻等元件以及大量的连线。
实验一集成门电路逻辑功能测试实验报告
实验一集成门电路逻辑功能测试实验报告一、实验目的1、了解与掌握集成门电路的基本理论知识；2、了解和掌握使用示波器测量数字电路信号的原理；3、熟悉、掌握操作一个典型的集成门电路，能够完成输入、输出的测试；4、进一步学习实验技巧，提高操作及实际分析判断能力。
二、实验形式本实验采用实验班课题集成门电路逻辑功能测试的框架，使用典型的集成门电路元件，输入不同的控制信号，观察、量测集成门电路的输入输出行为，评价各个输入输出状态下系统的功能，分析和记录结果，探讨系统特性。
三、实验基础1、集成门电路：集成门电路是大规模集成电路中的一类电路，也称为数字逻辑电路。
它的基本功能就是进行逻辑运算，它通过特殊的电路结构，使多个信号输入后，经过基本的逻辑运算，呈现出几种功能或状态，对信号输入和输出做出反应，人们可以使用它来控制一系列的电子电路。
2、数字电路测试：数字电路测试技术是电子工程师经常采用的测量技术，是实现数字逻辑电路各种功能、参数的检测、测量技术，它是基于电路的特性、电路内外参数的变化，对具有规律数字变化的信号的变化情况进行观察与测量的技术。
3、示波器：示波器是一种常用的电子设备，它可以实时显示不同频率的电子信号的振幅及波形，是电子工程师的必备测量仪器。
示波器的采样速度必须高于测量信号最快变化率的2倍以上，以精确地记录信号振幅趋势，测量准确，结果真实可靠。
四、实验过程1、实验准备：根据实验要求准备相应的实验室、工装、测试电路，并根据实验要求搭建样板。
2、实验操作：（1）使用示波器观察不同输入情况下集成门电路输出信号的输出情况。
（2）重复进行输入信号的改变，记录示波器输出的曲线，比较输入信号的变化规律与输出信号的变化规律，得出系统的逻辑功能。
3、结果分析：根据测试结果，分析并记录系统及其输入输出信号的变化规律，分析系统的功能特性，探讨逻辑电路的应用和发展。
五、实验结果根据本次实验，我们对数字电路的操作和记录的结果，结果 depicted that the integrated gate circuit produced different output results when different input signals were applied. For example, when the input signal1 ‘A’was high andthe input signal2 ‘B’was low, the output was high; and when the inputsignal1 ‘A’was low and the input signal2 ‘B’was high, the output was low.充分表明了集成门电路的基本原理并且运用到实际的工程中。
基于电路分块方法的超大规模集成电路测试技术
题， 人们将 分块 （ ａ ｉｏｉｇ 的思 想运 用 于超 大规 模集 成 ｐ ｒｔ ｎ ） ｔｉ ｎ 电路 测试 中 ， 一个 规模 比较 大 的电路 分 成若 干 小 块 ， 将 称 为子 电路 ， 再分 别对 这 些 子 电路 进 行 自测 试 ， 然后 显然 小 块 电路 所需 的测试 矢量 数少 ， 试时 间短 ， 测 测试成 本低 。
瀚 黼
己 口 月 口Ｉ 年ｊ 第己 卷 第 １ ｇ 期
赣嚣 黧 漆 ～ ｒ
。Ｌ
ｊ ｉ 萋 ｉ 囊
基 于 电 路 分 块 方 法 的超 大 规 模 集 成 电
胡哲 纲 谈 恩 民 ５ １０ ） ４ ０ ４
（ 林 电子 科 技 大 学 桂林 桂
摘
要： 随着集成 电路工艺 和规模 的飞速 发展 ， 使得 Ｖ Ｓ 测试变得 日益 困难 ， ＬＩ 因此测试技 术成为 Ｖ Ｓ 领域 的一个重要 研究 ＬＩ
ｃｒ ｕｔｐ ｒｉｉｎ ｎ ｌｏ ｉ ｍ ｏ ｉｃ ｉ ａｔｔｏ ｉ ｇ ａｇ ｒｔ ｈ ｆ ｒＶＬＳＩｔｓ． ｅ ｓ ｒｔ ｇ ｏ ｉｔ ｎ ｐａｔｔｏ ｉ ｇ ｔ ｒｇｎ ｌｃｒ ｕｔｉ ｔ ｕ ｃｒ ｕｔ Ｏ ｅ ｔ Ｔｈ ｔａ ｅ ｙ ｃ ｎｓｓｓ ｉ ｒｉ ｎ ｎ ｈｅｏ ｉｉａ ｉｃ ｉ ｎ ｏ ｓ ｂ ｉｃ ｉｓＳ ｉ
ｔ ｔｅ ｃ ｕ ｉｃ ｉ ｃ ｎ ｂ ｕ ｃ ｓ ｉｅｙ ｔｓ ｅ ｈ ｏ ｇ ｉｆｒｎ Ｓ ｓ ｈ ｍ ｅ Ｔｈ ｗｉｃ ｉｇ ａ ｔｖｔ ｉ ｔ ｒ ａ ｓ ｈａ ａ ｈ ｓ ｂｃｒ ｕｔ ａ ｅｓ ｃ ｅ ｓｃ ｌ ｅ ｔ ｄｔ ｒ ｕ ｈ ｄｆｅ ｅ ｔＢＩ Ｔ ｃ ｅ ． ｅｓ ｔｈｎ ｃｉｉｙｉ ａｔｍｅｉ ｅｖ ｌ ｎ ｎ ａ ｗｅｌａ ｏ ｒａ ｅ ｒｄ ｃ ｄ Ｔｈ ｅ ｕｔ ｈ ｗ ｈ ｔｔ ｅ ｆ ｕｔｃ ｖ ｒ ｇ ｂ ａｎ ｄ ｗｉｈ ｔ ｅ ｐ ｒ ｌ １ＢＩ Ｔ ｃ ｅ ｅ ｉ ｉｈ ｒ ｌ ｓｐ ｗｅ ｒ ｅ ｕ ｅ ． ｅ ｒ ｓ ｌｓｓ ｏ ｔ ａ ｈ ａ ｌ ｏ ｅ ａ ｅｏ ｔｉ ｅ ｔ ｈ ａ ａｌ Ｓ ｓｈ ｍ ｓ ｈｇ ｅ ｅ ｔ ｎ ｔ ｅｓ ａ － ａ ｅ Ｓ ｂ ｏ ｐ ｒｎ ｗｏ Ｂ Ｓ ａ ｃ ｉ ｃ ｕ ｅ ． ｈａ ｈ ｃ ｎ ｂ ｓ ｄＢＩ Ｔ ｙ ｃ ｍ ａ ｉ ｇ ｔ Ｉ Ｔ ｒ ｈｔ ｔ ｒ ｓ ｅ Ｋｅ ｗｏ ｄ ｙ ｒ ｓ： ｐ ｒｉｉｎ ｎ ；ｈ ｐ ｒ ｒ ｐ ａ ｔｔ ｎ ｎ ａ ｔｔｏ ｉ ｇ ｙ ｅ ｇ ａ ｈ ｐ ｒｉｏ ｉｇ；ｐ ｒ ｌｅ ｅ ｔ ｌｏ ｉｈ ｉ ａ ａｌｌｇ ｎｅｉ ａｇ ｒｔ ｍｓ；ＢＩ Ｔ ｃ Ｓ
集成电路测试
第一章集成电路的测试1.集成电路测试的定义集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出回应和预期输出比较，以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段。
.2.集成电路测试的基本原理输出回应Y 被测电路DUT（x和网络功能集F（x），确定原始输出回应y，并分析y是否表达了电路网络的实际输出。
因此，测试的基本任务是生成测试输入，而测试系统的基本任务则是将测试输人应用于被测器件，并分析其输出的正确性。
测试过程中，测试系统首先生成输入定时波形信号施加到被测器件的原始输入管脚，第二步是从被测器件的原始输出管脚采样输出回应，最后经过分析处理得到测试结果。
3.集成电路故障与测试集成电路的不正常状态有缺陷（defect）、故障（fault）和失效（failure）等。
由于设计考虑不周全或制造过程中的一些物理、化学因素，使集成电路不符合技术条件而不能正常工作，称为集成电路存在缺陷。
集成电路的缺陷导致它的功能发生变化，称为故障。
故障可能使集成电路失效，也可能不失效，集成电路丧失了实施其特定规范要求的功能，称为集成电路失效。
故障和缺陷等效，但两者有一定区别，缺陷会引发故障，故障是表象，相对稳定，并且易于测试；缺陷相对隐蔽和微观，缺陷的查找与定位较难。
4.集成电路测试的过程1.测试设备测试仪：通常被叫做自动测试设备，是用来向被测试器件施加输入，并观察输出。
测试是要考虑DUT 的技术指标和规范，包括：器件最高时钟频率、定时精度要求、输入\输出引脚的数目等。
要考虑的因素：费用、可靠性、服务能力、软件编程难易程度等。
1.测试界面测试界面主要根据DUT的封装形式、最高时钟频率、ATE的资源配置和界面板卡形等合理地选择测试插座和设计制作测试负载板。
3.测试程序测试程序软件包含着控制测试设备的指令序列，要考虑到：器件的类型、物理特征、工艺、功能参数、环境特性、可靠性等5.集成电路测试的分类按测试目的分类：检验测试（验证IC功能的正确性）、生产测试、验收测试（在进行系统集成之前对所购电路器件进行入厂测试）、使用测试。
大规模数字集成电路测试算法研究与分析的开题报告
大规模数字集成电路测试算法研究与分析的开题报告一、选题背景随着现代集成电路技术的不断发展，集成度的不断提高，芯片的规模也越来越大，设计周期也越来越长，这给芯片的测试工作带来了极大的挑战。
对于大规模数字集成电路，测试时需要考虑到多种因素，例如对于高速、多核、多模块等构造的测试，需要高效地完成测试工作以提高测试质量和效率。
因此，本文选取“大规模数字集成电路测试算法研究与分析”为研究课题，旨在探索一个高效、准确、可信度高的测试算法，以降低成本、提高测试效率。
二、研究目的本研究的目的是，针对大规模数字集成电路测试，提出一种高效、准确、可信度高的测试算法，以满足现代芯片测试的需求。
三、研究内容（1）大规模数字集成电路测试算法的基本原理与方法。
分析数字集成电路测试的主要难点，建立相应的测试模型，探究测试算法的关键技术和方法。
（2）测试仿真平台的构建。
建立一个符合数字集成电路测试需求的测试仿真平台，以评估测试算法的效果，并提供测试数据。
（3）测试算法的实现与优化。
基于上述的测试仿真平台，设计和实现数字集成电路测试算法，并针对特定场景进行优化。
（4）测试结果分析与评估。
对比测试算法和现有测试算法的效果，通过测试结果评估测试算法的可行性和实用性。
四、研究意义本研究将有助于优化数字集成电路测试的流程，提高测试效率和准确度。
同时，该研究成果还可为相关数字电路的设计、实现及测试提供一定的参考和指导。
五、研究方法本研究采取以下研究方法：文献调研法、建模法、实验仿真法、测试对比法等。
六、预期成果本研究希望最终能够得出一种高效、准确、可信度高的数字集成电路测试算法，解决数字集成电路测试中的关键算法技术问题。
同时，研究成果可以为其他领域的测试算法提供一定的参考和指导。
改进的大规模集成电路测试方法
Ａｎ Ｉ ｐｒ ｖ ｄ Ｍ ｅ ｈｏ ｏｒＴｅ ｔｎｇ Ｌａ ｇ ｃ ｌ ｎｔ ｇ ａ ｅ ｒ ｕ ｔ ｍ ｏ ｅ ｔ ｄ ｆ ｓ ｉ ｒ ｅ Ｓ ａ ｅＩ ｅ ｒ ｔ ｄ Ｃｉ ｃ ｉ
ＬＩＣｈ － ｉ， Ｈ Ｅ Ｚｈ ｎ ｈ ｇ ， ＣＨＥＮ ｎ－ ｕｎ ｗｅ ｅ －ｚ ｏｎ Ｘｉ ｗｕ
１ 引 言
随 着 半 导 体 和 自动 化 工 具 设 计 技 术 的快 速 发 展 ，电路 系 统 的 复 杂 度 和 集 成 度 不 断 提 高 ， 致 电 路 测 试 的 难 度 导 和成 本急剧 增加 ， 为降低 测试 的难度 和成本 ， 在设 计 电路 时要 求提供 广泛 的可测试性 ｌ。 ｌ 在大 规模集成 电路（ ａｇ 】 Ｌ ｒｅ Ｓ ａｅ ｎｅ ｒｔｄＣ ｒｕｔ ＳＣ 的 测 试 中 ，人 们 越 来 越 多 地 将 时 间和 精 力 投 入 到 提 高 故 障 覆 盖 率 、缩 短 测 试 时 间 、 ｃｌ Ｉｔｇａｅ ｉ ｉ ｃ ，Ｌ Ｉ ）
找 出 了其 测 试 效 果 不 理 想 的 原 因 ，提 出 了改 进 型 的 大 规 模 集 成 电 路 的测 试 方 法 ，用 ｃ 语 言 编 写 了
故 障 模 拟 程 序 ， 并 且 在 ＩＣ Ｓ８ Ｓ Ａ ’５标 准 测 试 电路 上进 行 了验 证 。
关 键 词 ： 可 测 性 设 计 ； 内建 自测 试 ； 每 时 钟 测 试 ； 测 试 向量 压 缩 中 图分 类 号 ：Ｔ ０ Ｎ４ ７ 文 献 标 识 码 ：Ａ
维普资讯
第５ 卷
第 ４期
信 息 与 电 子 工 程
Ｉ ＮＦＯＲＭ ＡＴＩ ＯＮ ＡＮＤ ＥＬＥＣＴＲＯＮＩ ＥＮＧＩ Ｃ ＮＥＥＲＩ ＮＧ
Ｖｏ１ ５， ． ＮＯ． ４
超大规模集成电路测试技术的研究与应用
超大规模集成电路测试技术的研究与应用超大规模集成电路（VLSI）是现代电子技术中一个关键的领域。
它是指在单块硅晶片上集成大量的电子元件，包括微处理器、内存、电源电路等。
随着电路设计技术的发展，VLSI 芯片变得越来越复杂，测试难度也随之增加。
对大规模电路进行有效的测试成为了保障芯片品质和可靠性的关键技术。
本文将探讨现代超大规模集成电路测试技术的研究与应用。
一、测试技术的现状随着晶片集成度的提高，按传统方式进行测试已经不再适用。
半导体行业在自己的特点上存在系统性问题，需要采用新的解决方案来实现更高效、更快速和更准确的测试。
随着10nm工艺逐步实现，如何完美测试这些高密度、高复杂性芯片将是检测技术研究面临的又一个挑战。
简单来讲，现有的测试技术通常用于在设备制造期间检查电路芯片是否工作正常、完成其预期目标，以及在设备维护期间识别设备故障的位置，以提高设备维护的效率。
然而，这些传统的测试方法在面对复杂、写作困难的电路时可能并不准确或完整。
二、测试技术的研究常见的VLSI测试技术包括扫描测试、波形测试、边界扫描测试等。
随着VLSI 芯片设计的发展，研究人员提出了一些高效的测试技术。
1. 结构测试结构测试是一种更加全面的测试方法，通过对芯片结构的分析，可以确定是否存在可能的故障点，并且能够预测各种故障的影响程度。
这种方法比较适用于极其复杂的芯片，可以实现应用覆盖率达到99%以上。
2. 动态测试动态测试（如存活性测试）是识别芯片内部电路中可能出现的随机错误的一种方法。
动态测试方法不同于静态测试方法，它试图在测试过程中利用电路输入序列产生尽可能多的状态，从而涵盖芯片可能发生的错误。
3. 组合测试组合测试的主要作用是评估芯片内部的相邻设计单元之间的质量互相交互性。
这种测试方法的特点在于它可以检测到由于电路结构上的错误或者可能错误所引起的问题。
三、测试技术的应用1. 自动化测试随着计算机技术的发展，具有自动化程度的芯片测试系统被广泛应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Rev.9
西安交通大学微电子系雷绍充
2
本课程讲授内容
测试、验证与可测性设计的基本术语； 组合电路测试生成方法； 可测性分析方法； 时序电路可测性设计及典型工业实践； 伪随机测试方法； 内建自测试（BIST）原理及典型工业实践； Memory内建自测试； SOC可测性设计; 实验。
随着电路设计规模的日趋提高和可编程器件的 广泛应用，基于CPLD/FPGA的仿真方法已成 为VLSI的一种重要的验证测试方法。
三、测试的概念
测试图形 01 1
测试图 形生成
101
被测电路
缺陷
实际响 应
111
理想响应
1 1 0
001
测试响应比较
x1 b x2 a
通过/不通 过
失效
P
P2
1
cz
n2
n 1
(b)
故障
测试控制 (a)
x1 x2
a b
s-a-0
cz
(c)
四、基本术语
Rev.9
西安交通大学微电子系雷绍充
17
测试（Testing）
1985年,Phillps公司提出边界扫描法
1990年,IEEE接受JTAG标准,制定相应的标准IEEE1149.1
1994年,处理混合信号的标准IEEE1149.4问世
--SOC处理标准P1500制定中
Rev.9
西安交通大学微电子系雷绍充
14
目前实践程度
EDA工具中普遍具有扫描设计; ATPG工具广泛应用:Synopsys Tetramax等; BIST工具:Mentor LBIST/ Memory BIST; 边界扫描工具.
Rev.9
西安交通大学微电子系雷绍充
8
5、Time-to-market
Rev.9
西安交通大学微电子系雷绍充
9
6. 测试设备和测试开发成本的增加
Rev.9
西安交通大学微电子系雷绍充
10
6. 测试设备和测试开发成本的增加
Rev.9
西安交通大学微电子系雷绍充源自116. 测试设备和测试开发成本的增加
中国半导体行业协会(CSIA)报道，2009中国半导体 工业，IC设计260亿元(38.1亿美元)；制造330亿元 (48.4亿美元)；封装与测试 445亿元(65.3亿美元)， 总计1040亿元(152.5亿美元)。
VLSI测试与可测性设 计
VLSI Testing and Design-for-testable
Dreams and Reality
Rev.9
西安交通大学微电子学系雷绍充
1
教材
雷绍充，邵志标，梁峰，《超大规模集成电路测试》，电子工业 出版社，
参考资料
Laung-Terng Wang、Cheng-Wen Wu 和Xiaoqing Wen,《VLSI Test Principles and Architectures: Design for Testability (Systems on Silicon) 》
Rev.9
西安交通大学微电子系雷绍充
13
可测性设计的发展
1973年,Williams和Angel发表了路径扫描法,为设计易于测试 的同步时序电路.IBM在其80286的设计中采用此结构
Eiehelberger Williams提出了电平敏化扫描法(LSSD),东芝采 用此方法
1980年,JTAG小组提出JTAG2.0标准
测 被测电路 试
响 应
ATE 比较
合格/ 不合格
BIST
理想结果
Rev.9
西安交通大学微电子系雷绍充
18
测试分类
验证测试、特性测试或设计诊断（Verification testing, characterization testing, or design debug）
一般用于检查设计和制造过程的正确性；
A manufacturing step that ensures that the physical device, manufactured from the synthesized design, has no manufacturing defect
建模
ATPG
测试图形 生成
ATE 测试施加
Rev.9
西安交通大学微电子系雷绍充
3
一、研究意义
Rev.9
西安交通大学微电子系雷绍充
4
1、设计与测试的紧密相关
Rev.9
西安交通大学微电子系雷绍充
5
2、电路速度、功能和性能的不断提高
Rev.9
西安交通大学微电子系雷绍充
6
3、器件复杂程度的提高
Rev.9
西安交通大学微电子系雷绍充
7
4、设计挑战
M. Bushnell、Vishwani，《Essentials of Electronic Testing for Digital, Memory, and Mixed-Signal VLSI Circuits》
Miron Abramovici, Melvin A. Breuer, Arthur D. Friedman, <Digital Systems Testing and Testable Design>, 清华大学出版社， 2004年
生产测试（Manufacturing testing）
对于所有加工的芯片所作的故障测试和随机缺陷测试；
可接受测试（Acceptance testing)
也称来料检查，即用户检查所购买的芯片，以保证质量。
Rev.9
西安交通大学微电子系雷绍充
19
验证测试
验证测试的成本相当昂贵，常见的方法有：
扫描电子显微镜测试; 光离子检测缺陷; 电子束测试; 人工智能系统和重复性功能测试方法;
根据ITIS调查， 2009台湾IC制造制造业产值5766亿 元新台币，封装业产值1996亿元新台币，测试业产 值876亿元新台币，总产值达新台币1.249兆元。
全球半导体市场全年总销售值达2,263亿美元。
二、测试技术的发展
Eldred在1959年发表了第一篇关于组合电路的测试报告，应用于第一 代电子管计算机Datamatic-1000的诊断中 1966年，D..B.Armstrong根据Eldred的思想提出了一维通路敏化法 1966年，Roth提出了著名的D算法，并加以证明，其思想为最高点 1968年，Sellers提出了布尔差分法 1981年，Goel给出了改进D算法的PODEM程序 1983年， Fujiwara发表了FAN算法 1984年，Archambeau提出伪穷举法，为解决大型组合电路开辟新的途 径