第五章：组合逻辑电路(5)
第五章 组合逻辑电路的VHDL语言描述
BEGIN
PROCESS ( a, datain ) BEGIN IF ( datain = '1' ) THEN dataout <= '0' ; ELSE dataout <= '1' ; END IF ; END PROCESS ; END ARCHITECTURE behavioral_2 ; --RTL描述方式 ,MAX中需要加入时钟a
第5章
组合逻辑电路的VHDL描述
仿真波形
第5章
组合逻辑电路的VHDL描述
5.1.5 2输入同或门电路
LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY cynxor2 IS PORT ( datain1, datain2 : IN STD_LOGIC ; dataout : OUT STD_LOGIC ) ; END ENTITY cynxor2 ; ARCHITECTURE behavioral OF cynxor2 IS BEGIN
END ENTITY cyxor2 ;
ARCHITECTURE behavioral OF cyxor2 IS BEGIN dataout <= datain1 XOR datain2 ; END ARCHITECTURE behavioral ;
第5章
组合逻辑电路的VHDL描述
LIBRARY IEEE ;
第5章
组合逻辑电路的VHDL描述
LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ;
ENTITY cynot IS
PORT ( a, datain : IN STD_LOGIC ; END ENTITY cynot ; ARCHITECTURE behavioral_2 OF cynot IS dataout : OUT STD_LOGIC ) ;
第五章 组合逻辑电路
•
•
例5-2-6
• 七段数码显示管是用逻辑电路的输出逻辑
电平控制数码管的某些段的亮或灭来显示 字型，每段的位置不同，每段的亮灭的不 同组合就能显示出不同的数字。因此可以 列出真值表。见表5-2-7，因此也就能得出 输出函数的表达式，数码段有七段，输出 函数就有7个。输入是8421BCD数，有4个。
3线-8线译码器
Y0 Y1 Y 2 Y3 Y 4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
FA B AB FA B AB AB AB AB FA B AB
5画逻辑图:
A
这个图和书上有点区别，书上用了非门，是经过化 简后用其他门来实现的。输入端的相同变量可连在 一起，本图就是前面提到的双轨输入，而书上用的 单轨输入
B
＆
FA B
A B
A B ＆
＆ ≥1
第五章 组合逻辑电路
5-1 组合电路的基本概念和补充基本知识 5-1-1 组合电路基本概念 1. 组合电路基本特点：（1）从结构上讲，组合电路都是 单纯由逻辑门组成，且输出不存在反馈路径。（2）从 逻辑上讲，组合电路在任一时刻的输出状态仅由该时刻 的输入状态决定，而与过去的输入状态无关。 2. 组合电路的一般描述：n 个输入，m个输出，输出是输 入的函数，图5-1-1。 3. 组合电路的输入方式：（1）双轨输入：输入信号源能 同时提供原变量和反变量。单轨输入：输入信号源只能 提供原（或反）变量。一般假定为双轨输入，如遇单轨 输入时，可增接反向器来获得输入信号的反变量。
CO4 CO4 F4F3 F4F2
如图5-3-4所示下边个T1283是完成两个4位二进制数加法的，上 面个T1283是完成加6校正的，左边部分是产生校正函数的。 加法器可通过级联扩展其位数，如图5-3-5是通过扩展成的8位二 进制数加法器。
第5章课后习题参考答案
第五章组合逻辑电路1．写出如图所示电路的输出信号逻辑表达式，并说明其功能。
（a）（b）解：（a）Y1ABC（判奇功能：1的个数为奇数时输出为1）Y2AB(AB)CABACBC（多数通过功能：输出与输入多数一致）（b）Y1(AB)A(AB)BABAB（同或功能：相同为1，否则为0）2．分析如图所示电路的逻辑功能（a）（b）（c）解：（a）Y1ABAB（判奇电路：1的个数为奇数时输出为1）0011（b）Y2(((AA)A)A)（判奇电路：1的个数为奇数时输出为1）0123YAM00（c）Y1 A M1（M=0时，源码输出；M=1时，反码输出）YAM233．用与非门设计实现下列功能的组合逻辑电路。
（1）实现4变量一致电路。
（2）四变量的多数表决电路解：（1）1）定变量列真值表：ABCDYABCDY0000110000000101001000100101000011010110010*******010*******011001110001110111112）列函数表达式：YABCDABC D ABCDABCD3）用与非门组电路（2）输入变量A、B、C、D，有3个或3个以上为1时输出为1，输人为其他状态时输出为0。
1）列真值表2）些表达式3）用与非门组电路4．有一水箱由大、小两台水泵ML和Ms供水，如图所示。
水箱中设置了3个水位检测元件A、B、C，如图（a）所示。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和Ms同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
解：（1）根据要求列真值表（b）（b）（a）（2）真值表中×对应的输入项为约束项，利用卡诺图化简（c）（d）（c）（d）（e）得：MABCsMBL（ML、M S的1状态表示工作，0状态表示停止）（3）画逻辑图（e）5．某医院有—、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。
组合逻辑电路(电子技术课件)
组合逻辑电路•组合逻辑电路的概述•组合逻辑电路的分析•组合逻辑电路的设计•常用的组合逻辑电路在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路：输出仅由输入决定，与电路当前状态无关，电路结构中无反馈环路(无记忆)。
组合逻辑电路的概述1.特点(1)输入、输出之间没有反馈延迟通路；(2)电路中不含记忆元件；(3)电路任何时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。
2.描述组合电路逻辑功能的方法逻辑表达式、真值表、卡诺图、逻辑图、波形图。
组合逻辑电路的分析[例] 试分析下列组合逻辑电路的功能。
[例] 试分析下列组合逻辑电路的功能。
解：（1）根据给定的逻辑电路，写出所有输出逻辑函数表达式并对其进行变换：（2）根据化简后的逻辑函数表达式列出真值表，如表。
（3）逻辑功能评述该电路是一位二进制数比较器：当A>B时，L1=1；当A<B时，L3=1。
注意在确定该电路的逻辑功能时，输出函数L1、L2、L3不能分开考虑。
组合逻辑电路的设计1.组合逻辑电路设计的目的设计组合电路的目的是根据功能要求设计最佳电路。
即根据给出的实际问题，求出能够实现这一逻辑要求的最简的逻辑电路，这就是组合电路的设计，它是分析的逆过程。
2.设计组合电路的步骤：(1)分析设计要求；(2)根据功能要求列出真值表；(3)根据真值表利用卡诺图进行化简，得到最简逻辑表达式；(4)根据最简表达式画逻辑图。
[例]用与非门设计一个三变量“多数表决电路”。
解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。
根据题意，列真值表如表。
（2）根据真值表写出逻辑函数的“最小项之和”表达式：（3）将上述表达式化简，并转换成与非形式：（4）根据逻辑函数表达式画出逻辑电路图，如图。
上述逻辑电路可以用74LS00芯片实现，74LS00为4个2输入与非门芯片，74LS00的逻辑符号和引脚图如图所示。
组合逻辑电路
第五章组合逻辑电路辅导教师：陈遇春 2003/5/9第一节、组合逻辑电路的特点1、逻辑电路的输出只与当时输入的逻辑值有关，与输入的历史情况无关。
2、组合逻辑电路没有记忆功能，在其电路中没有反馈构成的环路。
第二节、组合逻辑电路的分析分析组合逻辑电路的步骤：1、在电路中给每个门输出端标以符号。
2、写出每个门输出的逻辑表达式。
3、迭代各输出逻辑表达式，并化简（仅是电路输入变量的函数）。
4、写出真值表。
例：(P129)5.2.1题逻辑电路解：1）、给各门输出端表出符号（见上图）。
2）、写出各门输出逻辑表达式。
+⋅=B=CA=CD+BFAD3）、迭代各逻辑表达式，并简化。
=⋅+=++⋅⋅+)()(+()+=)(=BABA=ABABBBBCF+ABABAA4。
第三节设计电路的过程恰好与分析电路的过程相反。
1、给定逻辑功能的真值表2、例出逻辑表达式，用代数法或卡诺图法化简。
3、根椐化简的逻辑表达式画出逻辑图。
例：（P130）5.3.1题设计一个多数表决电路。
电路输入三个表决者，表决者有二个或三个为1时，输出F为1，其余为0。
解：2）、列出逻辑表达式，用代数式或卡诺图化简。
代数化简法：ABAC BC )C B A(C BC C AB AC BC )B A C(B B A BC ++=++=++=++=++=+++=C AB C AB C ABC C AB C B A BC A F 卡诺图化简法：F=AC+AB+BC 4）、逻辑表达式是表示与或的电路功能。
第四节组合逻辑电路中的竟争和险象由于传输中门电路有延时现象，造成输出逻辑功能错误。
例：（P133）5.4.2题组合电路。
稳态时，0=+=++=A A A B A F ； B 处于0时，F=A 。
第五节常见的组合逻辑电路 一、编码器（4线-2线）I 0-I 3有效电位定为逻辑1电位（各个输入是相互排斥）；输出Y 0Y 1按二进制编码。
oet 是标志位:当I 0-I 3均匀为逻辑0输入无效，oet 为0，输出Y 0Y 1无效。
第五章组合逻辑电路(4课时)
一位比较器逻辑图
12
用与非门实现，并且低电平比较器）
比较原则： 1. 先从高位比起，高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果 由低位的比较结果决定。 请根据以上原则设计一下：每位的比 较应包括几个输入、输出？
14
四位数值比较器的比较原则
1、二进制译码器及其集成器件
二进制译码器的作用：将n种输入的组合译成2 n 种电路状态。也叫n线---2 线译码器。 译码器的输入—— 一组二进制代码 译码器的输出—— 一组高低电平信号
常见的二进制译码器有2—4线译码器、3—8线译码器 和4—16线译码器。
29
n
（1）2-4线译码器 2-4线译码器74LS139的功能表
&
必 接 好
A<B
A<B
1
A与C作比较
A3B3 A2B2 A1B1 A0B0
A3B3 A2B2 A1B1 A0B0
C3 C2 C1 C0
A3 A2 A1 A0 B3 B2 B1 B0
25
74LS148的功能表
EI GS EO
从功能表可以看出，当EI=1时，表示电路禁止编码，
即无论7~0中有无有效信号，输出C、B、A均为高
左右。 液晶显示器：用于计算器､电子手表､电子词典等。
34
七段数码显示器件的工作原理： a b c d e f g 1 1 1 1 1 1 0
a
0 1 1 0 0 0 0 1 1 0 1 1 0 1
f e
g
b
c
d
35
共阴极数码显示器真值表
输 入 a 1 0 1 1 0 1 0 1 1 1 b 1 1 1 1 1 0 0 1 1 1 输 c 1 1 0 1 1 1 1 1 1 1 d 1 0 1 1 0 1 1 0 1 0 出 e 1 0 1 0 0 0 1 0 1 0 f 1 0 0 0 1 1 1 0 1 1 g 0 0 1 1 1 1 1 0 1 1 显示字形 A3 A2 A1 A0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1
(完整版)第五章组合逻辑电路典型例题分析
第五章 组合逻辑电路典型例题分析第一部分：例题剖析例1．求以下电路的输出表达式：解：例2．由3线－8线译码器Ｔ4138构成的电路如图所示，请写出输出函数式．解：Y = AC BC ABC= AC +BC + ABC = C(AB) +CAB = C (AB) T4138的功能表&&Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7“1”T4138A B CA 2A 1A 0YaYbS 1 S 2 S 30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1S 1S 2S 31 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0A 2A 1A 0Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 70 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0例3．分析如图电路，写出输出函数Ｚ的表达式。
CC4512为八选一数据选择器。
解：例4．某组合逻辑电路的真值表如下，试用最少数目的反相器和与非门实现电路。
（表中未出现的输入变量状态组合可作为约束项）CC4512的功能表A ⨯DIS INH 2A 1A 0Y1 ⨯0 10 00 00 00 00 00 00 00 0⨯⨯⨯⨯⨯0 0 00 0 10 1 00 1 11 0 0 1 0 11 1 01 1 1高阻态 0D 0D 1D 2D 3D 4D 5D 6D 7ZCC4512A 0A 1A 2D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7DIS INHD1DA B C D Y 0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 0CD AB 00 01 11 1000 1 0 0 101 0 1 0 1 11 ××××10 0 1 ××AB第一步画卡诺图第三步画逻辑电路图例5．写出下面组合电路的输出表达式,分析逻辑功能。
数字电子技术教案设计范例
数字电子技术教案设计范例一、教学内容本节课选自《数字电子技术基础》第五章“组合逻辑电路”，具体内容包括5.1节“组合逻辑电路概述”，5.2节“逻辑门电路”，5.3节“逻辑函数及其化简”，以及5.4节“组合逻辑电路的设计与应用”。
二、教学目标1. 理解组合逻辑电路的概念，掌握组合逻辑电路的特点；2. 学会使用逻辑门电路进行逻辑函数的表示与计算；3. 能够运用逻辑函数化简方法，简化给定的逻辑函数。
三、教学难点与重点重点：组合逻辑电路的概念、逻辑门电路的运用、逻辑函数化简方法。
难点：组合逻辑电路的设计与应用、逻辑函数的化简过程。
四、教具与学具准备1. 教具：多媒体教学设备、PPT课件、逻辑门电路实物模型；2. 学具：笔记本电脑、逻辑门电路实验箱、逻辑函数计算器。
五、教学过程1. 实践情景引入（5分钟）通过展示一个简单的组合逻辑电路实物模型，引导学生思考：什么是组合逻辑电路？它有什么作用？2. 知识讲解（15分钟）（1）讲解组合逻辑电路的概念、特点；（2）介绍逻辑门电路的种类及功能；（3）阐述逻辑函数及其化简方法。
3. 例题讲解（15分钟）选取一道具有代表性的例题，讲解如何运用逻辑门电路表示逻辑函数，以及如何化简逻辑函数。
4. 随堂练习（10分钟）布置一道与例题相似的练习题，让学生当堂完成，巩固所学知识。
5. 课堂讨论与解答（15分钟）对学生的练习进行点评，解答学生在练习过程中遇到的问题。
六、板书设计1. 组合逻辑电路2. 内容：（1）组合逻辑电路概念、特点；（2）逻辑门电路种类、功能；（3）逻辑函数化简方法；（4）例题及解答过程。
七、作业设计1. 作业题目：2. 答案：（1）用与门、或门表示；（2）化简结果：F(A,B,C)=A'B+C。
八、课后反思及拓展延伸1. 反思：本节课学生对组合逻辑电路的理解程度，以及对逻辑函数化简方法的掌握情况；2. 拓展延伸：引导学生了解数字电路在实际应用中的重要性，激发学生学习数字电子技术的兴趣。
时序逻辑电路51概述52时序逻辑电路的状态转换表
数字电路与逻辑设计
④ 列状态表： 状态表的已知条件是电路的 外输入和各触发器的原状态；待求量是该时序电 路的原状态所对应的外输出和各触发器的新状态. ⑤ 根据状态表画状态图(或时序图)。并分 析电路的逻辑功能。 ⑥ 对该时序逻辑电路进行电路分析，检查 自启动性能。
数字电路与逻辑设计
例5.3.1：分析下图5.3.1所示同步时序电路
（2）写出次态方程：
Q 0 n 1 J 0 Q 0 n K 0 Q 0 n Q1 n 1 J1 Q1 n K1Q1 n
数字电路与逻辑设计
（3）列出状态转换真值表，见下表5.3.2所示。
输入 现状
Q 1n Q 0n
触发器输入
输出
次态
Q1n+1 Q0n+1
X 0
0 0 0
数字电路与逻辑设计
第五章 时序逻辑电路
5. 1 概述 5. 2 时序逻辑电路的状态转换表、状态转换 图和时序图 5. 3 同步时序逻辑电路的分析和设计方法 5. 4 异步时序电路的分析和设计方法 5. 5 几种常用的时序逻辑电路 5. 7 时序逻辑电路的VHDL描述
数字电路与逻辑设计
5.1概述
逻辑电路
数字电路与逻辑设计
图5.2.2 图5.1.3电路的时序图
数字电路与逻辑设计
5.3 同步时序电路的分析与设计
同步时序电路的分析，就是已知具体电路, 通过分析其工作状态变化的过程及输入与输出之 间的关系，从而弄清该电路的逻辑功能，并给出 适当的文字描述，以便正确地使用这些电路。
数字电路与逻辑设计
5.3.1 同步时序逻辑电路的分析方法 同步时序电路分析的一般步骤如下： ① 从给定的逻辑图中写出每个触发器的驱 动方程(亦即存储电路中每个触发器输入信号的 逻辑函数式)。 ② 把得到的这些驱动方程代入相应触发器 的特性方程，得出每个触发器的状态方程，从而 得到由这些状态方程组成的整个时序电路的状态 方程组。 ③ 根据逻辑图写出电路的输出方程。
《数字逻辑》(第二版)习题答案 第五章
习题五1. 简述时序逻辑电路与组合逻辑电路的主要区别。
解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。
组合电路具有如下特征：①由逻辑门电路组成，不包含任何记忆元件；②信号是单向传输的，不存在任何反馈回路。
时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。
时序逻辑电路具有如下特征：○1电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；○2电路中包含反馈回路，通过反馈使电路功能与“时序”相关；○3电路的输出由电路当时的输入和状态(过去的输入)共同决定。
2. 作出与表1所示状态表对应的状态图。
表1 状态表现态y2 y1次态y2 ( n+1)y1(n+1) /输出Zx2x1=00 x2x1=01 x2x1=11 x2x1=10ABCD B/0B/0C/0A/0B/0C/1B/0A/1A/1A/0D/0C/0B/0D/1A/0C/0解答根据表1所示状态表可作出对应的状态图如图1所示。
图13. 已知状态图如图2所示，输入序列为x=11010010，设初始状态为A，求状态和输出响应序列。
图 2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。
假定电路初始状态为“00”，说明该电路逻辑功能 。
图 3 解答○1 根据电路图可写出输出函数和激励函数表达式为xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示，状态图如图4所示。
表2图4现态 y 2 y 1 次态 y 2( n+1)y 1(n+1)/输出Zx=0 x=1 00 01 10 1100/0 00/0 00/0 00/001/1 11/0 11/0 11/1○3 由状态图可知，该电路为“111…”序列检测器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
+
S CO F1 F2 F1 ABCi
F1 F1 ABCi A B Ci F2 ABCi
采用与或非 门构成的全加器 具有器件少，速 度快的特点，集 成全加器广泛采 用这种形式。
根据逻辑表达式画出 逻辑电路图。 CO AB ACi BC i
Co
1
1
AB C 00 01 11 10 0 0 0 0 0 1 0 0 1 0 F2
0 1 1 0
0 MUX 1 2 3 Y
A1 A0 EN
2
B
0 1 1 1
0 MUX 1 2 3 Y
七a 七 段b 段 c 译 译d 码 码e 器 f 器g
A1 A0 EN
3
C
☆只要地址码变化周 期大于25次/S,显示 2769无明显闪烁感。
1 0 1 0
0 MUX 1 2 3 Y
A1 A0 EN
4
1
0
0 0 0 0 0 1 1 1
0
0 1 1 1 1 0 0 0
1
1 0 0 1 1 0 0 1
0
1 0 1 0 1 0 1 0
0 1
1
0 1 2 3
567
0 1 2 3
9 11
0 1 2 3
12~14
0 1 2 3
MUX(1)
EN Y
MUX(2)
0 1 EN Y
MUX(3)
0 1 EN Y
MUX(4)
☆☆ 具有N地址端的数据选择器实
1
0 1 2
G 0 7
现N变量函数。地址数＝变量数。
例：用8选1数据选择器实现函数
3
4
5
6
7
MUX
0 Y
F AC A B B C
A2A1 A 00
0
EN 2
1
解： 首先用卡诺图表示8选1选择器的功能表。 A
AB 01 11 10 C 0 1 00 01 11 10 0 1
s
S Co A B Ci ABCi
AC O BC O Ci C O ABCi
≥1 &
≥1 &
A B Ci
集成全加器：在一位全加器的基础 Σ 上,通过多级级连可以构成多位全加器。 Ci Co 集成一位全加器逻辑符号。 ◆串行进位 当N位二进制数相加时，进位方式有两种： ◆并行进位 电路特点： ☆ 由四个一位二进制全加器通过 串行级连组成四位二进制全加器。
D
3 2 1 EN 0
0A 1A 0 1
0
0
0
0
BIN/OCT
1
0
2 1
两个二进制数之间的算术运算无论是加、减、乘、 除，在计算机中都是化做若干步加法运算进行的。因 此，加法器是构成算术运算器的基本单元。
不考虑低位来的进位加法叫半加。
半加器：能完成半加功能的电路叫半加器。
半加器逻辑符号： 输入端：A、B 输出端：S、CO 半加器真值表：
0 1 EN Y
D C
0 1 2 3
1
1 1 1 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
0 1
MUX(5)
EN Y
F
B A
要求熟练掌握
卡诺图的变量数称为该图的维数。所谓降维，就是降输入变量， 被降掉的变量填入相应的小方格中，叫做记图变量。
例：F(ABCD)=∑m(1,5,6,7,9,11~14) ③ 填降维图： ☆要求用8选1选择器实现该函数。 ABC=000 m 0填D ABC=001 m1填0 ① 将F填入四变量卡诺图： ABC=010 m 2填D AB AB ABC=011 m 3填1 CD 00 01 11 10 C 00 01 11 10 00 0 0 1 0 ABC=100 m 4填D 0 D D 1 D ABC=101 m 5填D 01 1 1 1 1 1 0 1 D D ABC=110 m 填1 11 0 1 0 1 6 ABC=111 m 7填 D 10 0 1 1 0 ④ 将完成后的降维图和8选 ② 将D作为记图变量，（减少 1数据选择器卡诺图进行比 一个变量D)画出降维卡诺图。 较，得出选择器输入信号。
0
0 0 1 1
1
1 1 0 0
0
1 1 0 0
1
0 1 0 1
每片选择器数据输入端的连接与N地址实现N变量函数的 方法相同。 F(ABCD)=∑ m(1,5,6,7,9,11,12,13,14) 1 9 11~14 56 7 1
0 1 2 3 4 5 6 7
G 0 7
1
1 1 1 1 1
0
0 1 1 1 1
A B
0
1
0
1
A1
A0
0 1
0
1
D CD CD C D
D0
D1
A B
D2
D3
F A1 0 G A0 7 EN 0
1 & 1 Y 1 & 1
D0 CD D CD D CD
MUX
2 3
D1 C D C D C D D2 D
D3 C D C D CD
A
B
C
D
0
0 0 0 0
0
0 0 0 1
0
0 1 1 0
0
1 0 1 0
将两片8选1选择器扩展为16选1就可以实现四变量函数。 高位地址A作片选信号： A=0,片1选通，片2禁止。输出m0~m7 中的数据。 A=1,片2选通，片1禁止。输出m8~m15中的数据。 BCD作为两片8选1的A2A1A0公共地址输入信号。
& & ≥1 & &
B3 A3 B2 A2 B1 A1 B0 A0 CI
CO
&
≥1
&
进位输出信号仅需要 一级反向器和一级与或非 门的传输延迟时间。 运算速度的缩短是以 增加电路的复杂程度为代 价换取的。 当加法器的位数增加时， 电路的复杂程度也随之急 剧上升。 当进位输入CI 、加数A 、 被加数B不用时接0 。以保 证加法器正常工作。
数＜变量数。
☆ 扩展法 实现 N<M 的组合逻辑函数有两种方法： ☆ 降维法 例：用8选1数据选择器实现四变量函数 F(ABCD)=∑ m(1,5,6,7,9,11,12,13,14) 解： 8选1选择器有3个地址输入端，8个数据输入端。而四变 量函数共有16个最小项，要用3个地址端的数据选择器 实现四变量函数，可以采用扩展法及降维法实现。
☆ 最后画出用与非门及4选1 选择器组成的实现函数F的电 路图。
C D
&
地址码： A1 0 0 1 1 A0 0 1 0 1
1 0 0 0
0 MUX 1 2 3 Y
A1 A0 EN
1
A
要求用数据选择器分时 传送4位8421BCD码，并 译码显示。
1 0 0 1 1 0 0 1
A3 A2 A1 A0
1
1
1Байду номын сангаас
1
全加和S如何用与或非门实现？ 下面利用卡诺图变换的办法，找出S和 CO 之间的关系。
AB C 00 01 11 10 0 0 1 0 1 1 1 0 1 0 S
=
AB C 00 01 11 10 0 1 1 0 1 1 1 0 0 0
·
C0
AB C 00 01 11 10 0 0 1 1 1 1 1 1 1 1 F1
A 0 0 0 B 0 0 1 CI 0 1 0 S 0 1 1 CO 0 0 0
S
全加和
全加器
Co
进位输出
AB C 00 01 11 10 0 1 1
S 1, 2, 4,7,
加数 被加数
A
B
1 1
1
0
1 1 1
1
0 0 1
1
0 1 0
0
1 0 0
1
0 1 1
寻 公 共 项
AB C 00 01 11 10 0 1
F0
Σ Σ
F1
Σ
F2
Σ
F3 C i Co A3 B 3
C i Co A0 B 0
C i Co
C i Co
A1 B1
A2 B 2
☆ 每一位全加器的进位输出，送给下一级的进位输 入端。高位的加法运算必须等到低位的加法运算完成 后，才能正确进行。
☆ 低位无进位输入，完成半加功能。
优点：结构简单。在一些中、低速数字设备中仍有应用。 缺点：速度慢。四位二进制全加器，要经过4级门的延迟时间。
P1 = A1 B0 + A0 B1
P2 = A1 B1 + C1 P3 = C2
P1不能用与或门实现， 与或门不可能产生进位位。 C1 为A1 B0 + A0 B1的进位位。 C2 为A1 B1 + C1的进位位。
& =1
S3
&
≥1
& =1
S2
S1 S0
&
≥1
& =1
&
≥1 1
&
=1
1
全加器除了作二进制加法外，还可以做乘法运算、 8421BCD码的加法运算、及实现码制变换等。 A1 A0 ⑴ 试用全加器完成二进制乘法功能。 X B1B0 以两个2位二进制数相乘为例。 A1B0 A0 B0 A = A1 A0 B = B1 B0 A1B1 A0 B1 P = AB = A1A0 X B1B0 P0 P2 P1 P0 = A0 B0
AB A B Ci