数字逻辑随堂练习标准答案
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
A. B. C.
本次练习有16题，你已做16题，已提交16题，其中答对14题。
A. B. C.
A. B. C.
A. B. C.
A. B. C.
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题
6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装
《数字逻辑》考试答案
中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）
A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）
数字逻辑电路试题
院系： 专业班级： 学号： 姓名： 座位号： A. 4 B. 3 C. 6 D. 5 7. 下列电路中属于时序逻辑电路的是 【 】 A. 加法器 B. 数据分配器 C. 计数器 D. 译码器 8. 下列关于门电路的使用，描述不正确的是 【 】 A. TTL 与非门闲置输入端可以直接接电源 B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用 C. CMOS 或门闲置输入端应接地 D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】 A. 同时增大R 、C 值 B. 同时减小R 、C 值 C. 同比增大R 值减小C 值 D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】 A. ROM B. 动态RAM C. MUX D. 静态RAM 1. 8位D/A 转换器的理论分辨率是_____________________。 2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。 3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。 4. 图2.1所示集成计数器的模M=_____________________。 图2.1 （题2.4图） 5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。 二、填空题 （每小题2分，共20分）
6. 对于T 触发器，当T=______时，触发器处于保持状态。 7. 逻辑函数C B AB F +=的反函数F 为_____________________。 8. 5个变量的逻辑函数全部最大项有_____________________个。 9. 二进制数()20110.101110转换成十进制数是___________________。 10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。 1. 时序逻辑电路中可以没有门电路，但是必须要有触发器。 （ ） 2. 对于二进制正数，反码和补码相同。 （ ） 3. 半加器只能用于对两个1位二进制数相加。 （ ） 4. 多谐振荡器需要输入触发信号才可以输出矩形脉冲。 （ ） 5. 逻辑函数的取值与逻辑变量的取值不同，可以有0、1、2等多种可能。 （ ） 6. 分析组合逻辑电路的目的是要得到逻辑电路的真值表。 （ ） 7. 数字逻辑电路的晶体管和模拟电路的晶体管工作状态相同。 （ ） 8. 同步时序逻辑电路有稳定状态，异步时序逻辑电路没有稳定状态。 （ ） 9. 两个或多个OC 门的输出端可以直接相连，实现线与。 （ ） 10. 可编程阵列逻辑PAL 的与阵列可编程，或阵列不可编程。 （ ） 1. 写出图4.1所示电路表示的逻辑函数关系式； F A C B 图4.1（题4.1） F= _____________________ 2. 画出实现逻辑函数C B A ABC Y +=的门电路图； 3. 由D 触发器和与非门组成的电路如图 4.2所示，试画出Q 端的波形，设电路 初态为 0； A Q 12345CP A Q 图4.2（题4.2） 4. 用卡诺图法将逻辑函数()∑=)15,14,12,10,8,7,5,2,0(m D ,C ,B ,A Y 化成最简 “与或”表达式。 四、综合题 （每小题5分，共20分） 三、判断题（正确的在题号后括号内填写“T ”,错误的填写“F ”） （每小题1分，共10分）
数字逻辑模拟试题
数字逻辑模拟试题 一．单项选择题1．表示任意两位无符号十进制数至少需要（）二进制数。 A ．6 B．7 C．8 D．9 2．余3码10001000对应的2421码为（）。 A ．01010101 B.10000101 C.10111011 D. 11101011 3．下列四个数中与十进制数（72）10 相等的是（）A．（01101000）2 B. （01001000）2 C.（01110010）2 D. （01001010）2 4．某集成电路芯片，查手册知其最大输出低电平U oLmax =0.5V，最大输入低电平U lLmax =0.8V，最小输出咼电平U oHmi n= 2.7V，最小输入高电平U lHmi n= 2.0V，则其高电平噪声容限U NH=（） A．0.3V B.0.6V C.0.7V D.1.2V
5 ?标准或-与式是由（）构成的逻辑表达式。 A ?与项相或 B.最小项相或 C.最大项相与 D.或项相与 6.根据反演规则， F A C C DE E的反函数为（）。 A. F [AC C(D E)]E B.F AC C(D E)E C. F (AC CD E)E D.F AC C(D E)E 7、对于TTL或非门多余输入端的处理，不可以（）（ A、接电源 B、通过0.5k Q电阻接地 C、接地 D、与有用输入端并联 8?下列四种类型的逻辑门中，可以用（）实现三种基本逻辑运算。 A.与门 B.或门 C.非门 D.与非门 9.将D触发器改造成T触发器，图1所示电路中的虚线框内应是（）。
A.或非门 B.与非门 C.异或门 D.同或门 10.以下电路中可以实现线与功能的有（）。 A. 与非门 B.三态输出门 C.传输门 D.漏极开路门 11 ?要使JK触发器在时钟作用下的次态与现态相反， JK端取值应为（）。 A. JK=00 B. JK=01 C. JK=10 D. JK=11 12?设计一个四位二进制码的奇偶校验器，需要（）个异或门。 A . 2 B. 3 C. 4 D. 5 13.相邻两组编码只有一位不同的编码是（） A. 2421BCD码 B.8421BCD码 C.余3 码 D.循环码14?下列电路中，不属于时序逻辑电路的是（） A.计数器 B.全加器 C.寄存器 D.RAM
《数字逻辑与数字系统》期末考试试题(A)
北京邮电大学2008——2009学年第一学期 《数字逻辑与数字系统》期末考试试题（A ） 考试注意事项 一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等物品一律放到考场指定位置。 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。 四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。 五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。 考试 课程 数字逻辑与数字系统 考试时间 2009年1月13日 题号 一 二 三 四 五 六 七 八 总分 满分 10 20 10 10 10 12 14 14 得分 阅卷 教师 一、选择题（每小题1分，共10分。） 1． )D C B (B )B A (A F ++++==( ) A . B B . A+B C . 1 D .AB 2．同步时序电路和异步时序电路比较，其差异在于后者（ ） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（ ）。 A .( 10000011)2 B .(10100100)2 C . (1010011)2 D . (11001011)2 4． 74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端ab 、a=b 应为（ ）。 A . ab 接地，a=b 接地 B . ab 接高电平，a=b 接高电平 C . ab 接高电平，a=b 接地
数字逻辑复习题
数字逻辑复习题
————————————————————————————————作者：————————————————————————————————日期： 1
1 数字逻辑复习提要 一、选择题 1.若ABCDEFGH 为最小项，则它有逻辑相邻项个数为( A ) A. 8 B. 82 C. 28 D. 16 2.如果编码0100表示十进制数4，则此码不可能是(B ) A. 8421BCD 码 B. 5211BCD 码 C. 2421BCD 码 D. 余3循环码 3.构成移位寄存器不能采用的触发器为( D ) A. R-S 型 B. J-K 型 C. 主从型 D. 同步型 5.以下PLD 中，与、或阵列均可编程的是(C )器件。 A. PROM B. PAL C. PLA D. GAL 6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F= A 。 A ． B ． C ． D ． 7．组合电路是指 B 组合而成的电路。 A ．触发器 B ．门电路 C ．计数器 D ．寄存器 8．电路如右图所示，经CP 脉冲作用后，欲使Q n+1 =Q ，则A ，B 输入应为 A 。 A ．A=0，B=0 B ．A=1，B=1 C ．A=0，B=1 D ．A=1，B=0 9．一位十进制计数器至少需要 4个触发器。 A ．3 B ．4 C ．5 D ．10 D B A D B A D B A ++D B A D C A C B A ++D C A D B A C B A ++D B A D B A D B A ++
(整理)《数字逻辑电路》试题2.
一、选择题（每小题1.5分） 第一章： 1. 带符号位二进制数10011010的反码是（ ）。 A. 11100101 B. 10011010 C. 10011011 D. 11100110 2. 十进制数5对应的余3码是（ ）。 A. 0101 B. 1000 C. 1010 D. 1100 3. 二进制代码1011对应的格雷码是（ ）。 A. 1011 B. 1010 C. 1110 D. 0001 第二章： 1. 下列公式中哪一个是错误的？ （ ） A. A A 0=+ B. A A A =+ C. B A )B A ('+'='+ D. )C A )(B A (BC A ++=+ 2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ） A. B A '' B. C B A +'+' C.ABC D. C B '+' 3. 下列函数中不等于A 的是（ ）。 A. A ＋1 B. A ＋A C. A ＋AB D. A （A ＋B ） 4. 在逻辑代数的加法运算中，1＋1＝（ ）。 A. 2 B. 1 C. 10 D. 0 5. A ⊕1＝（ ）。 A. A B. 1 C. A ' D. 0 6. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（ ）。 A. 3 B. 8 C. 14 D. 16 7. 下列函数中等于AB 的是（ ）。 A. （A ＋1）B B. （A ＋B ）B C. A ＋AB D. A （AB ） 8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。 A. 3 B. 10 C. 1024 D. 600 9. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。 A. 3 B. 4 C. 10 D. 75 第三章：
数字逻辑期末考试题
数字逻辑考试题 数字逻辑考试题(一) 一、填空（共17分，每空1分） 1. （1011.11）B =（ ） D =（ ）H 2. （16）D =（ ）8421BCD 码。 3. 三态门的输出有 、 、 三种状态。 6. ABC C B A Y =),,( 的最简式为Y= 。 7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。 10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。 11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。 12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。 13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。 二、选择（共10分，每题1分） 1. DE BC A Y +=的反函数为Y =（ ）。 A. E D C B A Y +++?= B. E D C B A Y +++?= C. )(E D C B A Y +++?= D. )(E D C B A Y +++?= 3. 十进制数25用8421BCD 码表示为（ ）。 A. 10101 B. 0010 0101 C. 100101 D. 10101 4. 若用1表示高电平，0表示低电平，则是（ ）。 A. 正逻辑 B. 负逻辑 C. 正、负逻辑 D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）。 A. AC BC AB Y = B. BC AC AB Y ++= C. BC AC AB Y ++= D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ ）。 A. 1个 B. 2个 C. 3个 D. 4个 9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。 A. 在结构上只能由各种门电路组成 B. 电路中不包含记忆（存储）元件 C. 有输入到输出的通路 D. 有输出到输入的反馈回路 10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输 出07~Y Y 为（ ）。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 三 、简答题（共15分，每题5分）
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。
数字逻辑考题及答案解析
数字逻辑试题1答案 一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )10 4、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。 5、[X]反=0.1111，[X]补= 0.1111。 6、-9/16的补码为1.0111，反码为1.0110 。 7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分） 1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动 2、化简)(B A B A ABC B A F +++=（5分） 答：0=F 3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。（5分） 5分 注：答案之一。 三、分析题（30分） 1、分析以下电路，说明电路功能。（10分） 解： ∑∑==) 7,4,2,1()7,6,5,3(m Y m X 2分 A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 8分
2018~2019数字逻辑设计期末考题
2018~2019 数字逻辑设计期末考题 回忆 by liuxilai && 18~19年选课同学 一、简答题（6×5=30分） 1、非确定组合逻辑优化中的蕴含项、质蕴含项和实质蕴含项 2、简述SR、D、JK、D触发器的功能 3、建立时间（setup time）和保持时间的概念，并说明如何确保同步时序逻辑电路正常的工作 4、请简述摩尔机、米利机和同步米利机的概念，并说明如何将前两者转换为后者 5、状态等价的两个含义 6、状态分配的五个原则 二、组合逻辑（2×10=20分） 1、用卡诺图化简以下函数，画卡诺图，并写出蕴含项与实质蕴含项（SOP） F(A,B,C,D)=m(0,2,8,9,10,14)+d(3,4,5) 2、用QM算法化简以下函数 F(A,B,C,D)=m(0,1,2,5,6,7,8,9,10,14)+d(12) 三、时序逻辑（15×2=20） 1、用163计数器设计从1~24计数的计数器，输入为时钟信号CLK，，使能信号En,输出为进位ECO与h[4:0]。 2、使用蕴含表法化简以下状态表 四、状态机设计（30分） 1（10分）、用verilog语言，设计识别串行同步输入序列为1的同步米利机，初始状态复位时输出为0，当1的个数被3整除时输出为1. 2、（20分）米利机，当输入序列中出现011或101时，输出z0有效，序列可重叠。
1（10分）、给出以下状态图，补充完整（图中状态内的编码与输入序列无关）。 2）使用D触发器与最少的NAND与非门，根据上面的状态分配设计电路 （2分）画出二进制状态表 （8分）触发器激励输入与电路输出的卡诺图化简，并写出化简后的函数。
09年数字逻辑期末试卷(A卷)试题及答案
09年数字逻辑期末试卷(A卷)试题及答案
华东师范大学期末试卷（A ） 2009 — 2010 学年第 一 学期 课程名称：___数字逻辑______ 学生姓名：___________________ 学 号：___________________ 专 业：___________________ 年级/班级：__________________ 课程性质：公共必修、公共选修、专业必修、专业选修 ………………………………………………………………………………………… 一、填空题 （20分，每空2分） 1. （34.5）10 = ( （1） 11 0100.0101 )8421BCD = ( （2） 100010.1 )2 = ( （3） 2 2.8 )16 。 2. ()Y A B C CD =++的对偶式为___（4）Y ’A C B C A D ''''''=++ 。 3. 在数字系统中，要实现线与功能可选用___（5）OC/OD 门；要实现总线结构可选用___（6）传输 门。 4. 化简F （A,B,C,D ）=∑m(3，5，6，7，10)＋d （0，1，2，4，8）可得 (7) F ＝A ’＋B ’D ’ 。 5. 已知某左移寄存器，现态为011001，若空位补0，则次态为 (8)110010 。 6. 二进制数（－ 10110）2的反码和补码分别为 （9）101001 和 （10）101010 。
二、选择题(20分，每题2分) 1.在下列逻辑部件中．不属于组合逻辑部件的是 D 。 A．译码器 B．编码器 C．全加器 D．寄存器 2.逻辑表达式A+BC ＝ B 。 A．A＋C B．(A＋B)(A＋ C) C．A+B+ABC D．B＋C 3.能得出X＝Y的是 C A．X＋Z＝Y＋Z B.XZ=YZ C. X＋Z＝Y＋Z且XZ=YZ D.以上都不能 4.为将D触发器转换为T触发器，图中所示电路的虚框内应是 _ A_。 A．同或门B．异或门 C．与非 门D．或非门 5.设A1、A2、A3为三个信号，则逻辑函数 C 能检测出这三个信号中 是否含有奇数个高电平。 A．A1A2A3 B．A1+A2+A3 C．A1⊕A2⊕A3 D．A1＋A2A3 6.以下说法正确的是 C A．TTL门电路和CMOS门电路的输入端都可以悬空
数字逻辑精选题
逻辑代数基础 一、选择题 1. 以下表达式中符合逻辑运算法则的是 D 。 A.C ·C =C 2 B.1+1=10 C.0<1 D.A +1=1 2. 逻辑变量的取值１和０可以表示： ABCD 。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 3. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n 4. 逻辑函数的表示方法中具有唯一性的是AD 。 A .真值表 B.表达式 C.逻辑图 D.卡诺图 5.F=A B +BD+CDE+A D= AC 。 A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 6.逻辑函数F=)(B A A ⊕⊕ = A 。 A.B B.A C.B A ⊕ D. B A ⊕ 7．求一个逻辑函数F 的对偶式，可将F 中的 ACD 。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” E.常数不变 8．A+BC= C 。 A .A + B B.A + C C.（A +B ）（A +C ） D.B +C 9．在何种输入情况下，“与非”运算的结果是逻辑0。 D A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑0。 B C D A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 二、判断题（正确打√，错误的打×） 1． 逻辑变量的取值，１比０大。（ × ）。 2． 异或函数与同或函数在逻辑上互为反函数。（ √ ）。 3．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ × ）。
奥鹏西交年《数字逻辑电路》作业考核试题
西交16年《数字逻辑电路》作业考核试题 一、单选题（共 30 道试题，共 60 分。） 1. 通常寄存器应具有（）功能。 A. 存数和取数 B. 清零和置数 C. A和B都有 [正确]D. 只有存数、取数和清零，没有置数。 满分：2 分 2. 用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。 A. 2 B. 6 C. 7 [正确]D. 8 E. 10 满分：2 分 3. 数字系统中，采用( )可以将减法运算转化为加法运算。 A. 原码 B. ASCII码 [正确]C. 补码 D. BCD码 满分：2 分 4. 奇偶校验码满足（）。 A. 能纠错的要求 [正确]B. 发现单错的能力 C. 对码的位序有特定要求 D. 传输正确的代码的校验和必为零 满分：2 分 5. 将十进制小数转换为二进制数一般采用（） A. 乘2取余法 [正确]B. 乘2取整法 C. 乘10取余法 D. 乘10取整法 满分：2 分 6. 符合六变量m5的相邻最小项，有下列（）说法成立。 A. 共有5 个相邻最小项 B. m0、m4、m7、m13是它的相邻项 [正确]C. 共有6 个相邻最小项 D. m4、m21、m13、m38是它的相邻项 满分：2 分 7. 一位8421BCD计数器，至少需要（）个触发器 A. 3 [正确]B. 4
C. 5 D. 10 满分：2 分 8. 全部的最小项之和恒为（）。 A. 0 [正确]B. 1 C. 0或1 D. 非0非1 满分：2 分 9. 要想把串行数据转换成并行数据，应选（）。 A. 并行输入串行输出方式 B. 串行输入串行输出方式 [正确]C. 串行输入并行输出方式 D. 并行输入并行输出方式 满分：2 分 10. 对于两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0），下面说法正确的是（）。[正确]A. 如果A3＞B3，则A＞B B. 如果A3＜B3，则A＞B C. 如果A0＞B0，则A＞B D. 如果A0＜B0，则A＞B 满分：2 分 11. 在状态化简中，判断状态等效与状态相容时不同点是（）。 [正确]A. 传递性 B. 次态应满足的条件 C. 隐含表的作用 D. 最大等效类与最大相容类的的确定 满分：2 分 12. 标准与或式是由（）构成的逻辑表达式 A. 与项相或 [正确]B. 最小项相或 C. 最大项相与 D. 或项相与 满分：2 分 13. 对于四变量逻辑函数，最小项有（）个 A. 0 B. 1 C. 4 [正确]D. 16 满分：2 分 14. 组合逻辑电路（）。 A. 具有记忆功能 [正确]B. 没有记忆功能 C. 有时有记忆功能，有时没有 D. 以上都不对
(完整版)数字逻辑期末试卷(B卷)试题及答案
华东师范大学期末试卷(B) 2009 — 2010 学年第 一 学期 课程名称：___数字逻辑________ 学生姓名：___秦宽________________ 学 号：_2013041046__________________ 专 业：____软件工程_______ 年级/班级：13级软件工程 课程性质：公共必修、公共选修、专业必修、专业选修 一、填空题 (20分，每空2分) 1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD 2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为 。 答案：与逻辑 3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。 答案：))((C A B A F D ++= ∑=m F (5，6，7) 2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。 答案：'D A + 4. 从结构上看，时序逻辑电路的基本单元是 。 答案：触发器 5. JK 触发器特征方程为 。 答案：Q K JQ ''+ 6.A/D 转换的一般步骤为：取样，保持， ，编码。 答案：量化
二、选择题 (20分，每题2分) 1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 答案：B 2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。 A) 2 B) 4 C) 6 D) 7 答案：D 3. 为实现“线与”逻辑功能，应选用（ ）。 A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C 4. 图1所示逻辑电路为( )。 A) “与非”门 B) “与”门 C)“或”门 D) “或非”门 图1 答案：A 5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。 A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B 6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。 B C
数字逻辑与数字集成电路习题
《数字逻辑》习题案例（计算机科学与技术专业、信息安全专业） 2004年7月 计算机与信息学院、计算机系统结构教研室
一、选择题 1．十进制数33的余3码为 。 A. 00110110 B. 110110 C. 01100110 D. 100100 2．二进制小数-0.0110的补码表示为 。 A ．0.1010 B ．1.1001 C ．1.0110 D ．1.1010 3．两输入与非门输出为0时，输入应满足 。 A ．两个同时为1 B ．两个同时为0 C ．两个互为相反 D ．两个中至少有一个为0 4．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项 ？ A ． 9 B ．7 C ．16 D ．不能确定 5. 下列逻辑函数中，与A F =相等的是 。 )(A 11⊕=A F )(B A F =2⊙1 )(C 13?=A F )(D 04+=A F 6. 设计一个6进制的同步计数器，需要 个触发器。 )(A 3 )(B 4 )(C 5 )(D 6 7. 下列电路中，属于时序逻辑电路的是 。 )(A 编码器 )(B 半加器 )(C 寄存器 )(D 译码器 8. 列电路中，实现逻辑功能n n Q Q =+1的是 。 )(A )(B 9. 的输出端可直接相连，实现线与逻辑功能。 )(A 与非门 )(B 一般TTL 门 )(C 集电极开路OC 门 )(D 一般CMOS 门 10．以下代码中为无权码的为 。 A . 8421BCD 码 B . 5421BCD 码 C . 余三码 D . 格雷码 11．以下代码中为恒权码的为 。 A .8421BCD 码 B . 5421BCD 码 C . 余三码 D . 格雷码 12．一位十六进制数可以用 位二进制数来表示。 A . １ B . ２ C . ４ D . 16 13．十进制数25用8421BCD 码表示为 。 A .10 101 B .0010 0101 C .100101 D .10101 14．在一个8位的存储单元中，能够存储的最大无符号整数是 。 CP Q CP Q CP Q CP
数字逻辑期末试题及答案
西 安 金 戈 技 术 学 校 2008年秋季学期期末考试数字逻辑电路试卷 注意事项 1． 考试时间：120 分钟。 2． 本卷依据2005年颁布的《技工类院校考试要求》命制。 3． 请首先按要求在试卷的规定位置填写您的姓名、准考证号和所在班级。 4． 请仔细阅读各种题目的回答要求，在规定的位置填写您的答案。 5． 不要在试卷上乱写乱画，不要在试卷上填写无关的内容。 一. 判断: 1.数字电路抗干扰能力强的原因是只传递1和0的数字信息.. ( ) 2.BCD 码就是8421BCD 码. ( ) 3.卡诺图是真值表示的另一种形式,具有唯一性. ( ) 4.二极管可组成与门电路，但不能组成或门电路. ( ) 5.三极管非门电路中的三极管主要工作在放大状态. ( ) 6.组合逻辑电路中有具有记忆功能的逻辑部件. ( ) 7.译码是编码的逆过程. ( ) 8.触发器也称为半导体存贮单元. ( ) 9.同步触发器存在空翻现象,而边沿型触发器和主从型触发器克服了空翻. 10.JK 触发器的JK 端相当KS 触发器的SR 端. ( ) 二.选择: 1.若编码器编码输出位数为4位,则最多可对( )个输入信号编码. A.4 B.6 C.16 D.32 2.16选1数据选择器其地址输入至少应有( )位. A.2 B.4 C.8 D.16 3.半加器有( ),全加器有( ) A.2个输入端,2个输出端 B.2个输入端,3个输出端 C.3个输入端,2个输出端 D.3个输入端,3个输出端 4.二极管可组成的电路( ) A.只能是与门 B.只能是或门 C.与门和或门都可以 D.非门 5.通常能实现“线与”功能的门电路是（ ） A.OC 门 BTSL.门 C.TTL 与门 6.BCD 码是（ ） A.二进制码 B.十进制码 C.二一十进制码 7.下列逻辑函数表示方法中，具有唯一性的是（多选）（ ） A.真值表 B.逻辑表达式 C.逻辑图 D.卡诺图 8.下列选项中不属于卡诺图特点的是（ ） … … ……… ……考……………生… ……… …答……………题……………不……………准……………超……………过……………此……………线…………………
数字逻辑试题
本科试卷（十） 一、选择题（每小题2分，共30分） 1.下面逻辑式中，正确的是________。 A ． B. C. D. 2.逻辑函数F=A （A B ）的值是________。 A ． B B. A C .A B D. 3.与最小项表达式F(A,B,C)=m 0+m 2+m 5+m 7等价的逻辑函数为________。 A. F=A ⊙C B. C. D.F=∑(0,5) 4. 、 、 、 、 是五个开关，设它们闭合时为逻辑1，断开时为逻辑0，电灯 F=1时表示灯亮，F=0时表示灯灭。若在五个不同的地方控制同一个电灯的灭亮，逻辑函数F 的表达式是_______。 A ． B. C. D. ⊙⊙⊙⊙ 5.用低电平为输出有效的译码器实现组合逻辑电路时，还需要_______。 A ．与非门 B.或非门 C.与门 D.或门 6.逻辑函数,当变量的取值为______时,不出现冒险现象。 A ．B=C=1 B ．B=C=0 C ．A=1 ，C=0 D ．A=0，B=0 7.集成计数器的模值是固定的，但可以用_______来改变它们的模值。 A.复0和复9 B.置数法和复位法 C.改变初值法 D. 控制CP 脉冲 8.同步时序电路和异步时序电路比较，其差异在于后者_____。 A ．没有触发器 B ．没有统一的时钟脉冲控制 C ．没有稳定状态 D ．输出只与内部状态有关 9.有S1，S2两个状态，在相同输入条件下_____，可确定S1和S2不等价。 A ．输出相同 B ．输出不同 C ．状态相同 D ．状态不同 10.一个T 触发器，在T=1时，加上时钟脉冲，则触发器_____。 A ．保持原态 B ．置0 C ．置1 D ．翻转 11.下面说法错误的是_______。 A ．一个RAM 有三组信号线，地址线，数据线，读/写命令线。 B ．RAM 中地址线是双向的，它传送地址码，以便按地址码访问存储单元。 C ．RAM 中数据线是双向的。 D ．RAM 中读写命令线是单向的，它是控制线。 A B A B ⊕= 1A A +=0A A ?=1A A +=⊕⊕⊕A B C B A BC A F +=C A C A F +=1 a 2 a 3 a 4 a 5 a 12345 a a a a a 12345 a a a a a ++++12345 a a a a a ⊕⊕⊕⊕1a 2a 3a 4a 5a F A C AB BC =++
2015《数字逻辑设计》期末考试-试题及参考解答
………密………封………线………以………内………答………题………无………效…… 电子科技大学2014 -2015学年第 2 学期期末考试 A 卷 课程名称：数字逻辑设计及应用考试形式：闭卷考试日期：2015年07 月13 日 考试时长：120 分钟 课程成绩构成：平时20/30 %，期中20/30 %，讨论20/0 %，期末40 % 本试卷试题由IV 部分构成，共 4 页。 I. Please fill the correct an swers in the brackets “( )” . ( 4’ X 10 = 40’ ) 1. For an 8-bit DAC (Digital Analog Converter), when the input is 010000002, its output voltage is 1.25V; If the input is 101000002 , the output voltage will be ( 3.125 或等效算式)V. 2. A state transition equation is Q*=JQ’+K’Q. If we use D flip-flop to complete the equation，the input of D flip-flop should be D = ( JQ’ + K’Q). 3. For a counter with N flip-flops, it has at most ( 2n) states. If the counter is Johnson counter, it has ( 2n) valid states. 4. After modification, an N-bit LFSR (Linear Feedback Shift Register) has (2N或2N-1) states. 5. D latch is also called transparent latch, it has two input signal D and C, one output signal Q. The relationship between the output Q and the input D is ( Q*=DC + QC' 或C=1时Q*=D, C=0时Q*=Q ). 6. To build a 64K x 8 ROM, we need ( 16 ) 4K x 8 ROM . 7. Only when both two-bit inputs A(A1,A0) and B(B1,B0) are equal, the output AEQB is 1, so the logic expression of AEQB is ( (A1⊙B1)·(A2⊙B2) 或其他等效表达). 8. State/output table for a sequential circuit is shown as table 1. X is input and Z is output. Assume that the initial state is S0, if the input sequence is X=10110110, the output sequence should be ( 100011108位或9位均算正确). 9. Transition/output table for a sequential circuit is shown in Table 2, X is input and Y is output, the sequential circuit is a modulus ( 4) up/down counter.