西工大_数电实验_第四次实验_实验报告

合集下载

西工大数电实验报告

西工大数电实验报告

计数器及其应用班级:10031101班 学号:2011302645 姓名: 王康同组成员:肖辉(2011302647)一、 实验目的1. 熟悉常用中规模计数器的逻辑功能。

2. 掌握二进制计数器和十进制计数器的工作原理和使用方法。

3. 运用集成计数器构成1/N 分频器。

二、 实验设备数字电路试验箱、函数信号发生器、数字双踪示波器、74LS90三、 实验原理计数是一种最简单基本运算,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。

计数器按计数进制有:二进制计数器,十进制计数器和任意进制计数器;按计数单元中触发器所接收计数脉冲和翻转顺序分有:异步计数器,同步计数器;按计数功能分有:加法计数器,减法计数器,可逆(双向)计数器等。

目前,TTL 和CMOS 电路中计数器的种类很多,大多数都具有清零和预置功能,使用者根据器件手册就能正确地运用这些器件。

实验中用到异步清零二-五-十进制异步计数器74LS90。

74LS90是一块二-五-十进制异步计数器,外形为双列直插,引脚排列如图(1)所示,逻辑符号如图(2)所示,图中的NC 表示此脚为空脚,不接线,它由四个主从JK 触发器和一些附加门电路组成,其中一个触发器构成一位二进制计数器;另三个触发器构成异步五进制计数器。

在74LS90计数器电路中,设有专用置“0”端)1(0R 、)2(0R 和置“9”端)1(9S 、)2(9S 。

其中)1(0R 、)2(0R 为两个异步清零端,)1(9S 、)2(9S 为两个异步置9端,CP1、CP2为两个时钟输入端,Q0~Q3为计数输出端,74LS90的功能表见表(1),由此可知:当R1=R2=S1=S2=0时,时钟从CP1引入,Q0输出为二进制;时钟从CP2引入,Q3输出为五进制;时钟从CP1引入,而Q0接CP2 ,即二进制的输出与五进制的输入相连,则Q3Q2Q1Q0输出为十进制(8421BCD码);时钟从CP2引入,而Q3接CP1 ,即五进制的输出与二进制的输入相连,则Q0Q1Q2Q3输出为十进制(5421BCD码)。

西工大第四次数据库实验报告

西工大第四次数据库实验报告

《数据库系统概论》实验报告题目:实验四存储过程/触发器/ODBC数据库编程姓名班级学号日期刘凯10031201 2012302606 2014.11一、实验内容、步骤以及结果1.使用系统存储过程(sp_rename)将视图“V_SPJ”更名为“V_SPJ_三建”。

sp_rename 'V_SPJ','V_SPJ_三建'2.存储过程的创建与使用:(1)使用SPJ数据库中的S表、P表、J表、SPJ表,创建一个带参数的存储过程—jsearch。

该存储过程的作用是:当任意输入一个工程代号时,将返回供应该工程零件的供应商的名称(SNAME)和零件的名称(PNAME)以及工程的名称(JNAME)。

执行jsearch存储过程,查询“J1”对应的信息。

CREATE PROCEDURE jsearch(@SPJ_JNO CHAR(10))ASBEGIN SELECT SNAME,PNAME,JNAMEFROM SPJ,S,P,JWHERE @SPJ_JNO=SPJ.JNO AND SPJ.JNO=J.JNO AND SPJ.PNO=P.PNO AND SPJ.SNO=S.SNO END;(2)创建一个带有输出游标参数的存储过程jsearch2,功能同1),执行jsearch2,查询“J1”对应信息,并且将得到的结果用print语句输出到控制台。

CREATE PROCEDURE jsearch2(@SPJ_JNO CHAR(10),@SPJ_CURSOR CURSOR VARYING OUTPUT)ASSET @SPJ_CURSOR = CURSORFORSELECT S.SNAME,P.PNAME,J.JNAMEFROM SPJ,S,P,JWHERE @SPJ_JNO=SPJ.JNO AND SPJ.JNO=J.JNO AND SPJ.PNO=P.PNO AND SPJ.SNO=S.SNO OPEN @SPJ_cursorjsearch 'J1'(3)使用SPJ数据库中的S表,为其创建一个加密的存储过程—jmsearch。

西工大模电实验报告记录

西工大模电实验报告记录

西工大模电实验报告记录————————————————————————————————作者:————————————————————————————————日期:模拟电子技术基础实验报告目录实验一单极共射放大电路实验二集成运算放大器的线性应用实验三多级负反馈放大电路实验四RC正弦波振荡器实验五方波发生器实验六有源滤波器综合设计实验用运算放大器组成万用表的设计实验一单极共射放大电路一、实验目的1、掌握用MultiSim仿真软件分析单级放大器主要性能指标的方法。

2、掌握晶体管放大器静态工作点的调试和调整方法,观察静态工作点对放大器输出波形的影响。

3、测量放大器的放大倍数、输入电阻和输出电阻。

4、掌握用MultiSim仿真软件分析单级放大器的频率特性的方法。

5、测量放大器的幅频特性。

二、实验原理及结果如图所示:1.静态工作点的调整和测量(1) 输入端加入1KHz 、幅度为50mV 的正弦波,如图所示。

当按照上述要求搭接好电路后,用示波器观察输出。

静态工作点具体调整步骤如下: 现象 出现截止失真 出现饱和失真 两种失真都出现 无失真 动作 减小W R增大W R减小输入信号加大输入信号根据示波器上观察到的现象,做出不同的调整动作,反复进行,使示波器所显示的输出波形达到最大不失真。

(2) 撤掉信号发生器,使输入信号电压0i V ,用万用表测量三极管的三个极分别对地的电压,,,,,E B C CEQ CQ V V V V I ,根据EQ EQ EV I R =算出CQ EQ I I =.将测量值记录于下表,并与估算值进行比较。

理论估算值实际测量值B VC VE VCE VC IB VC VE VCE VC I2.913v7.976v2.213v5.763v2.012mA2.881V8.069V2.173V5.912V1.964mA2.电压放大倍数的测量(1)输入信号为1kHz 、幅度为50mV 的正弦信号,输出端开路时,示波器分别测出i V ,o V 的大小,然后算出电压放大倍数。

西工大数字逻辑电路实验4

西工大数字逻辑电路实验4

实验4 译码器及其应用
一、实验目的
1.掌握中规模集成译码器的逻辑功能和使用方法;
2.熟悉掌握集成译码器74LS138的应用;
3.掌握集成译码器的扩展方法。

二、实验设备
1.数字电路实验箱
2.集成电路: 74LS20
3、集成电路: 74LS138
三、实验内容
1.74LS138译码器逻辑功能的测试;
2、利用3-8译码器74LS138和与非门74LS20实现函数:
3.用两片74LS138组成4-16线译码器;
四、实验结果
1.74LS138译码器逻辑功能的测试;
2.利用3-8译码器74LS138和与非门74LS20实现函数:
3.用两片74LS138组成4-16线译码器;
五、心得体会
通过这次试验我更加深刻的学习了译码器相关知识及其应用, 也比较系统的掌握了用Multisim进行仿真的方法。

exp__数电实验四

exp__数电实验四

数电实验报告(报告类别:正常迟交补做其他)报告分:加减分:实验题目:三态输出触发器及锁存器扣分系数:成绩:姓名:学号:学院:理学院年级:实验目的:1.掌握三态输出触发器及锁存器的功能及使用方法2.学会三态输出触发器及锁存器构成的功能电路专业:电子信息科学与技术班号:联系电话:实验日期:2013/5/15友情提示:实验报告必须按时、按实验项目交给老师实验仪器及材料:a) 双踪示波器b) 器件CD4043 (三态输出四R-S触发器)一片74LS75 (四位D锁存器)一片三、实验内容1.锁存器功能及应用图4.1为74LS75四D锁存器,每两个D锁存器由一个锁存信号G控制,当G为高电平时,输出端Q随输入端D信号的状态变化,当G由高变为低时,Q锁存在G端由高变低前Q 的电平上。

(1)验证图4.1锁存器功能,并列出功能状态表。

验证电路图如下功能状态表G D Q Q’1 0 0 11 1 1 00 0 Qn Qn’0 1 Qn Qn’注: Qn 为G端由高变低前Q的电平上。

(2)用74LS75组成数据锁存器按图4.2接线,1D~4D接逻辑开关作为数据输入端,G1,2和G3,4接到一起作为锁存选通信号ST,1Q~4Q分别接到7段译码器的A-D端,数据输出由数码管显示。

设:逻辑电平H为“1”,L为“0”ST=1,输入0001,0011,0111,观察数码管显示。

ST=0,输入不同数据,观察输出变化。

图4.2 图4.3测试电路图如下:实验结果如下:当ST=1,输入0001、0011、0111时,数码管依次显示数字:1,3,7,这与前面的电平的相位是一致的。

当ST=0时,不论输入怎么变化,输出数码管没有变化。

2.三态输出触发器功能及应用4043为三态R-S触发器,其包含有4个R-S触发器单元,输出端均用CMOS传输门对输出状态施加控制。

当传输门截止时,电路输出呈“三态”,即高阻状态。

管脚排列见图4.3。

(1)三态输出R-S触发器功能测试验证R-S触发器功能,并列出功能表。

实验4_计时电路_西工大_数电实验

实验4_计时电路_西工大_数电实验

实验四一、实验要求顶层电路设计采用原理图输入方法,各电路模块可以采用原理图或硬件描述语言输入方法实现一个简易计时电路基本要求1:由四个数码管显示的计时电路,低两位按照20进制设计,高两位按照11进制设计。

附加要求1:该计时电路具有校准功能,可以按1Hz频率校准高两位的显示,可以按10Hz频率校准低两位的显示;附加要求2:高两位的进制可以任意设置。

(不需要从新编译电路)附加要求3:在计数到达某整点值时例如0300的时刻(该值可以根据老师的要求设置),4盏LED灯一起按照10Hz闪烁5秒钟。

二、实验过程1、数码显像管的计时电路的实现(1)创建一个新的Project。

(2)在新的project下创建一个新的VHDL file,在该file下编写VHDL语句。

代码如下:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY A1 ISPORT(data_in:IN STD_LOGIC_VECTOR(3 DOWNTO 0);dis_out:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END A1;ARCHITECTURE NUMBER OF A1 ISBEGINPROCESS(data_in)BEGINCASE data_in ISWHEN"0000"=>dis_out<="1000000";WHEN"0001"=>dis_out<="1111001";WHEN"0010"=>dis_out<="0100100";WHEN"0011"=>dis_out<="0110000";WHEN"0100"=>dis_out<="0011001";WHEN"0101"=>dis_out<="0010010";WHEN"0110"=>dis_out<="0000010";WHEN"0111"=>dis_out<="1111000";WHEN"1000"=>dis_out<="0000000";WHEN others=>dis_out<="0010000";END CASE;END PROCESS;END NUMBER;(3)将VHDL语句编译成一个元器件,并存储。

数电实验实验报告

数电实验实验报告

数字电路实验报告v1.0 可编辑可修改实验一 组合逻辑电路分析一.试验用集成电路引脚图74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二.实验内容 1.实验一X12.5 VA BCDU1A 74LS00NU2AU3A 74LS00N逻辑指示灯:灯亮表示“1”,灯灭表示“0”ABCD 按逻辑开关,“1”表示高电平,“0”表示低电平自拟表格并记录: A B C D Y A B C D Y 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 011111112.实验二密码锁的开锁条件是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,开锁信号为“1”,将锁打开。

否则,报警信号为“1”,则接通警铃。

试分析密码锁的密码ABCD 是什么ABCDABCD 接逻辑电平开关。

最简表达式为:X1=AB ’C ’D 密码为: 1001 表格为:v1.0 可编辑可修改三.实验体会:1.分析组合逻辑电路时,可以通过逻辑表达式,电路图和真值表之间的相互转换来到达实验所要求的目的。

2.这次试验比较简单,熟悉了一些简单的组合逻辑电路和芯片,和使用仿真软件来设计和构造逻辑电路来求解。

实验二组合逻辑实验(一)半加器和全加器一.实验目的1.熟悉用门电路设计组合电路的原理和方法步骤二.预习内容1.复习用门电路设计组合逻辑电路的原理和方法步骤。

2.复习二进制数的运算。

3.用“与非门”设计半加器的逻辑图。

4.完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。

5.完成用“异或”门设计的3变量判奇电路的原理图。

三.元件参考依次为74LS283、74LS00、74LS51、74LS136其中74LS51:Y=(AB+CD)’,74LS136:Y=A⊕B(OC门)四.实验内容1.用与非门组成半加器,用或非门、与或非门、与非门组成全加器(电路自拟)NOR2S C半加器全加器2.用异或门设计3变量判奇电路,要求变量中1的个数为奇数是,输出为1,否则为0.3变量判奇电路3.“74LS283”全加器逻辑功能测试测试结果填入下表中:五.实验体会:1.通过这次实验,掌握了熟悉半加器与全加器的逻辑功能2.这次实验的逻辑电路图比较复杂,涉及了异或门、与或非门、与非门三种逻辑门,在接线时应注意不要接错。

数电项目实验报告(3篇)

数电项目实验报告(3篇)

第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。

2. 掌握常用数字电路的分析方法。

3. 培养动手能力和实验技能。

4. 提高对数字电路应用的认识。

二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路,主要包括逻辑门、触发器、计数器、寄存器等基本单元。

本实验通过搭建简单的数字电路,验证其功能,并学习数字电路的分析方法。

四、实验内容及步骤1. 逻辑门实验(1)搭建与门、或门、非门等基本逻辑门电路。

(2)使用数字信号发生器产生不同逻辑电平的信号,通过示波器观察输出波形。

(3)分析输出波形,验证逻辑门电路的正确性。

2. 触发器实验(1)搭建D触发器、JK触发器、T触发器等基本触发器电路。

(2)使用数字信号发生器产生时钟信号,通过示波器观察触发器的输出波形。

(3)分析输出波形,验证触发器电路的正确性。

3. 计数器实验(1)搭建异步计数器、同步计数器等基本计数器电路。

(2)使用数字信号发生器产生时钟信号,通过示波器观察计数器的输出波形。

(3)分析输出波形,验证计数器电路的正确性。

4. 寄存器实验(1)搭建移位寄存器、同步寄存器等基本寄存器电路。

(2)使用数字信号发生器产生时钟信号和输入信号,通过示波器观察寄存器的输出波形。

(3)分析输出波形,验证寄存器电路的正确性。

五、实验结果与分析1. 逻辑门实验通过实验,验证了与门、或门、非门等基本逻辑门电路的正确性。

实验结果表明,当输入信号满足逻辑关系时,输出信号符合预期。

2. 触发器实验通过实验,验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。

实验结果表明,触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。

3. 计数器实验通过实验,验证了异步计数器、同步计数器等基本计数器电路的正确性。

实验结果表明,计数器电路能够根据输入时钟信号进行计数,并输出相应的输出波形。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数电实验4
一.实验目的
熟悉用仿真法研究数字电路实验的过程,实现一个彩灯控制电路。

熟练使用VHDL语言
二.实验设备
1.Quartus开发环境
2.ED0开发板
三.实验内容
1、彩灯控制电路要求控制4个彩灯;
2、两个控制信号:
K1K0= 00 灯全灭
01 右移,循环显示
10 左移,循环显示
11 灯全亮
3.彩灯正常工作的同时,四个七段数码管循环显示第一个同学的学号后四位一秒,第二个同学的学号后四位一秒,全黑一秒。

四.实验原理
1.彩灯控制电路的程序如下:
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.std_logic_ARITH.ALL;
USE IEEE.std_logic_UNSIGNED.ALL;
ENTITY led IS
port( clk:in std_logic;
data_in:IN STD_LOGIC_VECTOR(1 DOWNTO 0);
data_out:out std_logic_vector(3 downto 0);
data_out1,data_out2,data_out3,data_out4:out std_logic_vector(6 downto 0)); END led;
ARCHITECTURE control OF led IS
CONSTANT m : INTEGER:= 25000000;
BEGIN
PROCESS(data_in,clk)
V ARIABLE cout : INTEGER:=0;
V ARIABLE i : INTEGER:=0;
BEGIN
IF clk'EVENT AND clk='1' THEN
cout:=cout+1; --计数器+1
i:=i+1; --计数器+1
if data_in="00" then
data_out<="0000"; --quan bu bu liang
elsif data_in="01" then--you yi xun huan xian shi
IF cout<=m THEN data_out<="1000";
ELSIF cout<=m*2 THEN data_out<="0100"; --shift right
ELSIF cout<=m*3 THEN data_out<="0010"; --shift right
ELSIF cout<=m*4-1 THEN data_out<="0001"; --shift right
ELSE cout:=0; --计数器清零
END IF;
elsif data_in="10" then--zuo yi xun huan xian shi
IF cout<=m THEN data_out<="0001"; --shift left
ELSIF cout<=m*2 THEN data_out<="0010";--shift left
ELSIF cout<=m*3 THEN data_out<="0100"; --shift left
ELSIF cout<=m*4-1 THEN data_out<="1000"; --shift left
ELSE cout:=0; --计数器清零
END IF;
elsif data_in="11" then--quan bu liang
data_out<="1111";
end if;
IF i<=m THEN
data_out1<="0100100";data_out2<="1111001";data_out3<="1111000";data_out4<=" 1000000" ;--shift left
ELSIF i<=m*2 THEN
data_out1<="0100100";data_out2<="1111001";data_out3<="1111000";data_out4<=" 1111001" ;--shift left
ELSIF i<=m*3 THEN
data_out1<="1111111";data_out2<="1111111";data_out3<="1111111";data_out4<="1 111111"; --shift left
ELSE i:=0; --计数器清零
END IF;
END IF;
end process;
end control;
注:学号输出为2170和2171
五.实验结果
在quters中输入我们自己写好的代码如下,然后进行编译;
由于要进行人眼可见级别的计时器的仿真所需要设置的总仿真时间过长,计算机无法完成,所以修改m=2;进行在计算机上的仿真模拟验证,结果如下:
可以看到程序很好的实现了,右移,全亮,全灭以及左移的预期功能;
将程序中的m值重新改回25000000;
编译完成后对针脚进行配置;
针脚配置完成后对程序进行重新编译;
重编译完成后将程序下载到开发板进行验证,验证无误后通过了老师的验收; 六.故障排除&实验心得
本次实验之前我在课下自行认真的学习了VHDL语言以及quartus的使用方法,所以这次的实验可以说是十分的顺利(至少相对于前面几次是这样的),实验之前我就早早的准备好了基本要求的四种控制彩灯亮灭方式的VHDL代码并且在电脑中通过调整分频器的参数进行了仿真模拟并且确保结果无误.然后在老师给出了课上测试的题目要求之后,很快的对程序进行了修改以及补充,最后很幸运的成为了班里第一个完成任务的小组.不过由于对七段译码器的对应显示不够熟悉然后也没有想到使用模块化设计的方法,所以个人后来反思觉得使用的时间还是可以再减少的.可以使用之前设计好的七段译码器直接生成一个译码模块,然后前面的主程序只要输出学号对应的二进制数就可以了,这样可以解省很多分析七段译码器显示的时间.不过这次实验还是使我的动手能力有了很大的提高,对VHDL以及QUARTUS的使用方法有了更加深入的了解.。

相关文档
最新文档