数电仿真实验报告
数字电路仿真实验实验报告
表（1）逻辑与门输入输出关系
A
B
Y
0
00Biblioteka 1101
1
所以逻辑与门的输入输出关系如式（1）所示。
式（1）
2．测试逻辑与非门的输入输出关系
……
3．测试XXX的输入输出关系
……
数字电路仿真实验实验报告
实验名称
基本逻辑门的使用
学生姓名
学生学号
一、实验目的
1．使用Tina软件测试基本逻辑门电路的输入输出关系，掌握与门、与非门、或门、或非门、非门等常用逻辑门的逻辑关系。
2．熟悉Tina软件的操作环境，掌握逻辑电路的画图和功能测试方法。
二、实验内容
1．测试逻辑与门的输入输出关系
测试电路如图（1）所示，测试结果如表（1）所示。
数电仿真实验报告
数电仿真实验报告数字电路仿真实验报告引言：数字电路仿真实验是电子信息类专业学生在学习数字电路原理与设计课程中的一项重要实践环节。
通过仿真实验，学生可以进一步加深对数字电路的理解，掌握数字电路的设计方法和仿真工具的使用。
本文将结合具体的实验案例，介绍数字电路仿真实验的目的、原理、实验步骤和实验结果。
一、实验目的本次实验的目的是通过使用仿真软件，设计并验证一个简单的数字电路电路原理图，了解数字电路仿真的基本流程，掌握仿真软件的使用方法，并通过仿真结果验证设计的正确性。
二、实验原理数字电路仿真实验是通过计算机软件模拟电路的运行过程，以验证电路设计的正确性。
仿真软件可以模拟电路的输入和输出波形，以及电路中各个元件的工作状态。
在数字电路仿真实验中，我们主要使用Verilog HDL（硬件描述语言）来描述电路结构和功能，并通过仿真软件进行仿真。
三、实验步骤1. 确定实验电路的功能和结构，绘制电路原理图；2. 使用Verilog HDL编写电路的结构描述和功能描述；3. 使用仿真软件加载Verilog HDL代码，并设置仿真参数；4. 运行仿真软件，观察并分析仿真结果；5. 根据仿真结果，对电路进行调试和优化，直至达到预期的功能和性能。
四、实验案例以设计一个4位二进制加法器为例，介绍数字电路仿真实验的具体步骤和过程。
1. 确定实验电路的功能和结构：4位二进制加法器是由4个全加器组成的，每个全加器有两个输入和两个输出。
输入包括两个4位二进制数和一个进位信号，输出为一个4位二进制数和一个进位信号。
2. 绘制电路原理图：根据功能和结构确定电路原理图，将4个全加器按照一定的连接方式组合在一起，形成4位二进制加法器的电路原理图。
3. 使用Verilog HDL编写电路的结构描述和功能描述：根据电路原理图，使用Verilog HDL编写电路的结构描述和功能描述。
结构描述包括各个元件的连接方式和引脚定义，功能描述包括各个元件的逻辑运算和信号传递。
数字逻辑 数字电路仿真实验报告
数字电路仿真 实验报告一、实验目的（1）学会组合逻辑电路的特点；（2）利用逻辑转换仪对组合逻辑电路进行分析与设计。
二、实验内容设计一个4人表决电路。
即如果3人＆或3人以上同意，则通过；反正，则被否决。
用与非门实现。
三、实验原理组合逻辑电路是根据给定的逻辑问题，设计出能实现逻辑功能的电路。
用小规模集成电路实现组合逻辑电路，要求是使用的芯片最少，连线最少。
*用途：表决 *逻辑框图： 输入端 输出端*逻辑功能表InputOutputA1A2A3 A4 ＆ YA1 A2 A3 A4Sum 1000 (任意顺序，只在乎最后结果） >30 1100(任意顺序，只在乎最后结果） 1110(任意顺序，只在乎最后结果） >=311111(任意顺序，只在乎最后结果）电平的个数之和，其和小于3则输出0，表决不成功，其和大于或者等于3则输出1，表决成功。
*逻辑框图：*逻辑功能表inputs and sum output A1 sum A2 sum A3 sumA4 sum 1112 1314 1输入端0 3 10 2 1 3 1 0 2 00 1 1 21 3 10 2 00 11 2 00 1 00 0 1 11 21 3 10 2 00 11 2 00 1 00 01 11 2 00 1 00 01 1 00 0 0输入的数据依次相加，若最后和的结果大于等于3则输出1，否则输出0四、实验步棸1、编写源代码。
(1)打开QuartusⅡ软件平台，点击File中得New Project新建工程，将工程名称建得跟文件夹名称一样为ren。
在File 中New建立一个VHDL文件。
VHDL语言设计如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ren ISPORT (A1,A2,A3,A4:IN STD_LOGIC;Y:OUT STD_LOGIC);END;ARCHITECTURE bhv OF ren ISBEGINPROCESS(A1,A2,A3,A4)VARIABLE SUM:INTEGER RANGE 0 TO 4;BEGINSUM:=0;IF A1='1'THEN SUM:=SUM+1;END IF;IF A2='1'THEN SUM:=SUM+1;END IF;IF A3='1'THEN SUM:=SUM+1;END IF;IF A4='1'THEN SUM:=SUM+1;END IF;IF SUM>=3 THEN Y<='1';ELSE Y<='0';END IF;END PROCESS;END;(2)点击File/Save as以“.vhd”为扩展名存盘文件，命名为“ren.vhd”,保存时勾选“Add file to current file”选项。
数电实验报告1
实验一门电路逻辑功能及测试一、实验目的1、熟悉门电路逻辑功能。
2、熟悉数字电路学习机及示波器使用方法。
二、实验仪器及材料1、双踪示波器2、器件74LS00 二输入端四与非门2片74LS20 四输入端双与非门1片74LS86 二输入端四异或门1片74LS04 六反相器1片三、预习要求1、复习门电路工作原理相应逻辑表达示。
2、熟悉所有集成电路的引线位置及各引线用途。
3、了解双踪示波器使用方法。
四、实验内容实验前按学习机使用说明先检查学习机是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。
线接好后经实验指导教师检查无误方可通电。
试验中改动接线须先断开电源，接好线后在通电实验。
1、测试门电路逻辑功能。
（1）选用双输入与非门74LS20一只，插入面包板，按图连接电路，输入端接S1~S4(电平开关输入插口)，输出端接电平显示发光二极管（D1~D8任意一个）。
（2）将电平开关按表1.1置位，分别测出电压及逻辑状态。
（表1.1）2、异或门逻辑功能测试（1）选二输入四异或门电路74LS86，按图接线，输入端1﹑2﹑4﹑5接电平开关，输出端A﹑B﹑Y接电平显示发光二极管。
（2）将电平开关按表1.2置位，将结果填入表中。
表 1.23、逻辑电路的逻辑关系（1）选用四二输入与非门74LS00一只，插入面包板，实验电路自拟。
将输入输出逻辑关系分别填入表1.3﹑表1.4。
（2）写出上面两个电路的逻辑表达式。
表1.3 Y=A ⊕B表1.4 Y=A ⊕B Z=AB 4、逻辑门传输延迟时间的测量用六反相器（非门）按图1.5接线，输80KHz 连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的tpd 值 ： tpd=0.2μs/6=1/30μs 5、利用与非门控制输出。
选用四二输入与非门74LS00一只，插入面包板，输入接任一电平开关，用示波器观察S 对输出脉冲的控制作用:一端接高有效的脉冲信号，另一端接控制信号。
数字电路仿真实训实验报告
课程设计（大作业）报告课程名称：数字电子技术课程设计设计题目：多功能数字时钟的设计、仿真院系：信息技术学院班级：二班设计者：张三学号：79523指导教师：张延设计时间：2011年12月19日至12月23日信息技术学院昆明学院课程设计（大作业）任务书一、设计目的为了熟悉数字电路课程,学习proteus软件的使用，能够熟练用它进行数字电路的仿真设计，以及锻炼我们平时独立思考、善于动手操作的能力，培养应对问题的实战能力，提高实验技能，熟悉复杂数字电路的安装、测试方法，掌握关于多功能数字时钟的工作原理，掌握基本逻辑们电路、译码器、数据分配器、数据选择器、数值比较器、触发器、计数器、锁存器、555定时器等方面已经学过的知识，并能够将这些熟练应用于实际问题中，我认真的动手学习了数字时钟的基本原理，从实际中再次熟悉了关于本学期数字电路课程中学习的知识，更重要的是熟练掌握了关于proteus软件的使用，收获颇多，增强了自己的工程实践能力。
另外，数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
二、设计要求和设计指标设计一个数字时钟，具有“秒”、“分”、“时”计时和显示功能。
小时以24小时计时制计时；具有校时功能，能够对“分”、“时”进行调整；能够进行整点报时，报时规则为：在59Min51s后隔秒发出500Hz的低音报时信号，在59min59s时发出1kHz的高音报时信号，声响持续1s。
数字电路仿真实验报告模板
数字逻辑与CPU 仿真实验报告姓名：班级：学号：仿真实验摘要：Multisim是Interactive Image Technologies公司推出的以Windows为基础的仿真工具，具有丰富的仿真分析能力。
本次仿真实验便是基于Multisim软件平台对数字逻辑电路的深入研究，包括了对组合逻辑电路、时序逻辑电路中各集成元件的功能仿真与验证、对各电路的功能分析以及自行设计等等。
一、组合逻辑电路的分析与设计1、实验目的（1）掌握用逻辑转换器进行逻辑电路分析与设计的方法。
（2）熟悉数字逻辑功能的显示方法以及单刀双掷开关的应用。
（3）熟悉字信号发生器、逻辑分析仪的使用方法。
2、实验内容和步骤（1）采用逻辑分析仪进行四舍五入电路的设计①运行Multisim，新建一个电路文件，保存为四舍五入电路设计。
②在仪表工具栏中跳出逻辑变换器XLC1。
图1-1 逻辑变换器以及其面板③双击图标XLC1，其出现面板如图1-1所示④依次点击输入变量，并分别列出实现四舍五入功能所对应的输出状态（点击输出依次得到0、1、x状态）。
⑤点击右侧不同的按钮，得到输出变量与输入变量之间的函数关系式、简化的表达式、电路图及非门实现的逻辑电路。
⑥记录不同的转换结果。
（2）分析图1-2所示代码转换电路的逻辑功能①运行Multisim，新建一个电路文件，保存为代码转换电路。
②从元器件库中选取所需元器件，放置在电路工作区。
•从TTL工具栏选取74LS83D放置在电路图编辑窗口中。
•从Source库取电源Vcc和数字地。
•从Indictors库选取字符显示器。
•从Basic库Switch按钮选取单刀双掷开关SPD1，双击开关，开关的键盘控制设置改为A。
后面同理，分别改为B、C、D。
图1-2 代码转换电路③将元件连接成图1-2所示的电路。
④闭合仿真开关，分别按键盘A、B、C、D改变输入变量状态，将显示器件的结果填入表1-1中。
⑤说明该电路的逻辑功能。
数电实验报告【武大电气】
数字电路实验报告专业:电气工程与自动化实验一：组合逻辑电路分析一．实验目的1．熟悉大体逻辑电路的特点。
2．熟悉各类门的实物元件和元件的利用和线路连接。
3．学会分析电路功能.二．实验原理1．利用单刀双掷开关的双接点，别离连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同。
2．门电路的输出端连接逻辑指示灯，灯亮则输出为高电平，灯灭则输出低电平。
3．依次通过门电路的输入电平与输出电平，分析门电路的逻辑关系和实现的逻辑功能。
三．实验元件1．74LS00D2．74LS20D四．实验内容(1)实验内容一：a.实验电路图：由上述实验电路图接线，在开关A B C D选择不同组合的高低电平时，通过对灯X1亮暗的观察，可得出上图的逻辑真值表。
b、逻辑电路真值表：实验分析：•=AB+CD ，一样，由真值表也能推出此由实验逻辑电路图可知：输出X1=AB CD方程，说明此逻辑电路具有与或功能。
(2)实验内容2：密码锁a.实验电路图：D 接着通过实验，改变A B C D 的电平，观察灯泡亮暗，得出真值表如下： b.真值表：实验分析：由真值表（表）可知：当ABCD为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。
由此可见，该密码锁的密码ABCD为1001.因此，可以取得：X1=ABCD，X2=1X。
五．实验体会：1. 这次实验应该说是比较简单，只用到了两种不同的与非门组成一些大体的逻辑电路。
2. 分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的彼此转换已抵达实验所要求的目的结果。
3. 咱们组在这次实验进程中出现过连线正确但没出现相应的实验结果的情况。
后经分析发现由于实验器材利用的次数较多，有些器材有所损坏，如一些导线表面是好的，其实内部损坏，因此意识到了连接线路时一是要注意器材的选取，二是在接线前必然注意检查各元件的好坏。
实验二：组合逻辑实验(一)半加器和全加器一．实验目的：熟悉几种元器件所带的门电路，掌握用这些门电路设计一些简单的逻辑组合电路的方式。
数电实验仿真报告
数电实验仿真报告实验一 组合逻辑电路设计与分析 一、实验目的（1）学会组合逻辑的特点（2）利用逻辑转换仪对组合逻辑电路进行分析与设计 二、实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时候的输出仅仅取决于同一时刻输入信号的取值组合。
根据电路确定功能，是分析组合逻辑电路的过程。
三、实验内容 （1）、利用逻辑转换仪对已知逻辑电路进行分析。
XLC1A BU1A 74LS136DU2A 74LS136DU3A 74LS04DU4A 74LS04DU5B 74LS04DU6C 74LS136D所以这是一个四位输入信号的奇偶校验电路。
（2）、根据要求利用逻辑转换仪进行逻辑电路分析。
火灾报警系统分析如下：生成的报警控制信号电路如下：A B C44454647484950四、思考题设计一个4人表决器，3人或3人以上同意则通过。
利用逻辑转换仪得真值表和表达式如下：根据真值表和表达式得逻辑电路如下：A B C D6566676869 7071727374757677787980818283 84利用逻辑转换仪对下图所示逻辑电路进行分析。
XLC1A BU1A 74LS04DU2B74LS04D U3C 74LS04DU4A 74LS00D U6B 74LS00DU7B74LS10D U8A74LS10D5623478910分析如下 实验二 编码器、译码器电路仿真实验 一、实验目的（1）掌握编码器、译码器的工作原理。
（2）常见编码器、译码器的作用。
二、实验原理（1）编码是指在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含义。
能完成编码功能的电路统称为编码器。
（2）译码是编码的逆过程，将输入的每个二进制代码赋予的含义翻译出来，给出相应的输出信号。
三、实验内容 （1）、8－3线优先译码器（2）、1型冒险电路仿真实验V11kHz 5 VXSC1A BExt Trig++__+_U2A74LS04DU1A74LS08D（3）、多输入信号同时变化时的冒险电路V11MHz5 VXSC1A B Ext Trig++_ _+_U1A 74LS04DU2B74LS09DU3C74LS09DU4B74LS32DGNDVDD 5V（4）、多输入信号同时变化时的冒险消除电路V11MHz5 V XSC1A B Ext Trig++_ _+_U1A 74LS04DU2B74LS09DU3C74LS09DU4B74LS32DGNDVDD5VU5A74LS09DU6A74LS32D四、思考题如图3-5所示电路是否存在竞争冒险现象，若存在如何消除？U1A74LS04D U2A74LS02D U2B74LS02DU2C74LS02D2341567ABCF图表 1 思考题电路做出该电路所对应的卡诺图如下BC A 00 01 11 10 0 0 1 1 0 111因为卡诺图中填1的格所形成的卡诺图有两个相邻的圈相切，故可知电路存在竞争冒险的可能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Y2
Y3
Y4
Y5
Y6
Y7
1
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
0
1
1
1
1
1
1
1
0
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
1
1
0
1
1
1
1
1
0
0
1
0
0
1
1
1
1
0
1
1
1
1
0
0
1
0
1
1
1
1
1
1
0
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
四、实验体会
通过此次试验，我对编码器和译码器的工作原理和应用有了更进一步的了解和掌握。同时对Multisim软件的使用更加熟练了。
1．利用逻辑转换仪对已知逻辑电路进行分析。
（1）按图1-1连接电路。
图1-1 待分析的逻辑电路
（2）通过逻辑转换仪，得到下图1-2所示结果。
由图可看到，所得表达式为：输出为Y，
图1-5 经分析得到的真值表和表达式
（3）分析电路。观察真值表，我们发现：当输入变量A、B、C、D中1的个数为奇数时，输出为0；当其为偶数时，输出为1。因此，我们说，这是一个四输入的奇偶校验电路。
译码即是编码的逆过程，即将输入的每个二进制代码赋予的含意“翻译”过来，给出相应的输出信号。能够完成译码功能的电路叫做译码器。74LS138是一种3线—8线译码器，如下图所示。该译码器输入高电平有效，输出低电平有效。
图2-1 编码器74LS148D和译码器74LS138D
三、实验电路及步骤
1．8--3线优先编码器具体电路如图2-2所示
（2）切换3个单刀双掷开关（A0—A2）进行仿真实验，得到表2-2所示结果。
其中：输入端中的“1”表示接高电平，“0”表示接低电平，“╳”表示接高、低电平均可。输出端中的“1”表示探测器灯亮，“0”表示探测器灯灭。该译码器输入为高电平有效、输出为低电平有效。
输入端
输出端
G1
G2A
G2B
A2
A1
A0
Y0
（1）按图2-2所示电路连好线路。
利用9个单刀双掷开关（J0——J8）切换8位信号输入端和选通输入端（~E1）输入的高低电平状态。利用5个探测器（x1——x5）观察3位信号输出端、选通输出端、优先标志端输出信号的高低电平状态（探测器亮表示输出高电平“1”，灭表示输出低电平“0”）。
图2-2 8-3线有限编码器仿真电路
（4）消除方法。
和实验1中方法相似，因为从理论上分析，该电路的输出应当恒为“0”，故而可增加一相与相，以改进电路，即Y=A·A’·0。应该来说，这个电路也只是为了说明“1”型冒险而设计的，实际中不会只有一个变量，因而相与项可用其余的变量来组合完成，同样不会让一个输出结果和“0”相与。
3．多输入信号同时变化时产生的冒险电路仿真实验
（3）该逻辑电路的输出逻辑表达式为Y=AB+A’C，显然，当B=C=1时，输出即变为了Y=A+A’，这正是我们前面讨论的“0”型冒险电路，这是从理论上分析的。实验的结果也说明了这个问题：在输入脉冲的每一个下降沿处，输出均有一个负的窄脉冲，这也正与分实验1中所得的输出结果是一致的。
图3-7 图3-5所示电路的输处波形
（1）按图2-3所示电路进行接线。
利用3个单刀双掷开关（J1——J3）切换二路输入端输入的高低电平状态。利用8个探测器（x0——x7）观察8路输出端以信号的高低电平状态（探测器亮表示输出高电平“1”，灭表示输出低电平“0”）。使能端G1接高电平，G2A接低电平，G2B接低电平
图2-3 3—08线译码器仿真电路
四、思考题
1．设计一个4人表决器。即如果3人或3人以上同意，则通过；反之，则被否决。用与非门实现。
答：根据分析得到真值表如图1-6，并得到表达式。
图1-6经分析得到的真值表和表达式
生成的信号电路为下图1-7.
图1-7 生成的4人表决器电路
2．利用逻辑转换仪对图1-8所示逻辑电路进行分析。
图1-8 待分析的逻辑电路
利用卡诺图可以判断组合逻辑电路是否可能存在竞争冒险现象。先作出对应逻辑电路的卡诺图，若卡诺图中填“1”的小格子所形成的卡诺图中有两个相邻的圈相切，则该电路存在竞争冒险的可能性。
显然，由竞争进而导致冒险的出现是我们所不希望看到的，因为冒险会产生输出的错误动作，所以，必须杜绝竞争冒险现象的产生。常用的消除竞争冒险的方法有下面四种：加取样脉冲；修改逻辑设计，增加冗余项；在输出端接滤波电容；加封锁脉冲等。
（2）切换9个单刀（J1-J8）进行仿真实验，将结果填入表2-1中。
其中：输入端中的“1”表示接高电平，“0”表示接低电平，“╳”表示接高、低电平均可。输出端中的“1”表示探测器灯亮，“0”表示探测器灯灭。该编码器输入、输出均是低电平有效。
输入端
输出端
~EI
பைடு நூலகம்Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
A2
A1
A0
实验三竞争冒险电路仿真实验实验
一、实验目的
1．掌握组合逻辑电路产生竞争冒险的原因；
2．学会判断竞争冒险是否可能存在的方法；
3．了解常用消除竞争冒险的方法。
二、实验原理
当一个逻辑门的两个输入端的信号同时向相反的方向变化，而变化的时间有差异的现象，称为竞争。在组合逻辑电路中，门电路存在有传输延时时间和信号状态变化的速度不一致等原因，因而导致信号的变化出现快慢的差异。由竞争而可能产生输出干扰脉冲的现象，称为冒险。所以，有竞争不一定有冒险，但有冒险就一定有竞争。
对于组合逻辑电路的设计，一般遵循下面原则，由所给题目抽象出便于分析设计的问题，通过这些问题，分析推导出真值表，由此归纳出其逻辑表达式，再对其化简变换，最终得到所需逻辑图，完成了组合逻辑电路的设计过程。
逻辑转换仪是在Multisim软件中常用的数字逻辑电路设计和分析的仪器，使用方便、简洁。
三、实验电路及步骤
数字电子技术仿真
实验报告
班级：
姓名：
学号：
实验一 组合逻辑电路设计与分析
一、实验目的
1．掌握组合逻辑电路的特点；
2．利用逻辑转换仪对组合逻辑电路进行分析与设计。
二、实验原理
组合逻辑电路是一种重要的、也是基本的数字逻辑电路，其特点是：任意时刻电路的输出仅取决于同一时刻输入信号的取值组合。
对于给定的逻辑电路图，我们可以先由此推导出逻辑表达式，化简后，由所得最简表达式列出真值表，在此基础上分析确定电路的功能，这也即是逻辑电路的分析过程。
GS
EO
1
╳
╳
╳
╳
╳
╳
╳
╳
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
0
1
1
1
0
1
0
1
1
1
1
1
1
0
╳
1
1
0
0
1
0
1
1
1
1
1
0
╳
╳
1
0
1
0
1
0
1
1
1
1
0
╳
╳
╳
1
0
0
0
1
0
1
1
1
0
╳
╳
╳
╳
0
1
1
0
1
0
1
1
0
╳
╳
╳
╳
╳
0
1
0
0
1
0
1
0
╳
╳
╳
╳
╳
╳
0
0
1
0
1
0
0
╳
╳
╳
╳
╳
╳
╳
0
0
0
0
1
2．3—8线译码器实验步骤
（2）进行实验仿真，并记录结果如图3-4所示。
图3-4 图3-3电路的输入输出波形图
（3）从图3-4中示波器上的输出波形，我们可以看到，在输入脉冲源的每一个上升沿处，输出都有一个尖脉冲。现分析其原因如下，该电路的逻辑功能可表示为Y=A·A’=0，这也只是从逻辑功能上来判断。但是，实际中的A’是输入通过一个非门后实现的，而每一个实际的逻辑门在传输时都会存在一定的延时，所以，当A由“0”变为“1”时，A’由于变化滞后而仍保持一小段时间的“1”，这样在这一小段时间里，输出出现了一个不应当出现的“1”（即高电平、正窄脉冲），此亦常说的“1”型冒险。
2．掌握编码器、译码器的常见应用。
二、实验原理
所谓编码，是指在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含意，来表示一个数，或是一条指令等信息。例如，用二进制数表示十进制数叫作二——十进制编码。具体有8421BCD码、5421BCD码、余3码等码制。