第11次课 20101202(逻辑门电路)

浙江大学 蔡忠法
集成电子技术基础
增强型场效应管（MOS）
1.结构、类型、符号
NMOS增强型
s：Source 源极 d：Drain 漏极 g：Gate 栅极 B：Base 衬底
MOS管的栅极与其它 电极绝缘，所以输入电阻 近似为， iG≈0 。
在P型衬底上加2个 N+区，P型表面加SiO2 绝缘层，在N +区加铝极。
浙江大学 蔡忠法
集成电子技术基础
TTL电平规范 典型值：低电平为0.3V ，高电平为3.6V。
输出低电平为 0~0.4 V，高电平为 2.4~5 V； 输入低电平为 0~0.8 V，高电平为 2.0~5 V 。
输出电平
5.0V VOH(min) 输出高电平下限 输出低电平上限 VOL(max) 2.4V
浙江大学 蔡忠法
集成电子技术基础
二、TTL集电极开路与非门（OC门）
省去T6和T4，集电极悬空，需外接电阻。输出高电 平为VCC1，而不是3.6V。
浙江大学 蔡忠法
集成电子技术基础
OC门符号 国标符号
另一种画法
OC门作用
VCC1可以不同于VCC，实现两种逻辑电平转换
VCC1可以高于VCC，提高输出高电平值， 从而提高抗干扰能力
R
此时，TN截止， TP导通， 相当于 输入端接地。
浙江大学 蔡忠法
集成电子技术基础
三、CMOS门电路的性能指标
以5V电源电压时，CMOS和TTL之参数比较：
参数名称 VOH(min) /V VOL(max) /V IOH(max) /mA IOL(max) /mA VIH(min) /V VIL(max) /V IIH(max) /uA IIL(max) /mA CMOS （4000系列） 4.6 0.05 -0.51 0.51 3.5 1.5 0.1 -0.0001 TTL （74LS系列） 2.7 0.5 -0.4 8 2 0.8 20 -0.4
OH(min)
VIH(min) VIL(max)
高电平噪声容限： VNH =VOH(min)-VIH(min)
VOL(max)
VNL
浙江大学 蔡忠法
集成电子技术基础
电压传输特性
在数字电路中，虽然门电路输出在绝大多数情 况下都工作在高电平或低电平状态，但电压传输特 性可以更全面地了解门电路的特性。
浙江大学 蔡忠法
集成电子技术基础
拉电流特性
当高电平输出下降到VOH(min)所对应的负载电流， 即为该门电路能拉出的最大负载电流IOH(max)。 高电平输出时允许的带负载门的最大个数为：
N OH I OH (max) I IH
浙江大学 蔡忠法
集成电子技术基础
低电平输出：灌电流
当驱动门输出低电平时，负载电流是从负载门流向 驱动门（灌入），称为灌电流。
浙江大学 蔡忠法
集成电子技术基础
CMOS或非门 当输入都为低电平时， TN1、TN2截止， TP1、 TP2导通，输出高电平。
当输入有一个(或全部) 为高电平时， TN中有 一只(或全部)导通， TP1中有一只(或全部)截 止，输出低电平。 所以， L b A B
NMOS并联，PMOS 串联，构成或关系。
浙江大学 蔡忠法
集成电子技术基础
二、CMOS与非门、或非门 CMOS与非门
当输入都为高电平时， TN1、TN2导通， TP1、 TP2截止，输出低电平。
当输入有一个(或全部) 为低电平时， TN中有 一只(或全部)截止， TP1中有一只(或全部)导 通，输出高电平。 所以， L A B a NMOS串联，PMOS 并联，构成与关系。
特性与三极管相似， 分为 3个工作区，但工作 区的作用有所不同。
可变电阻区
放大区(恒流区) 截止区(夹断区)
浙江大学 蔡忠法
集成电子技术基础
场效应管也可以构成开关电路。
当vI=0V时，FET管截 当vI=3V时，FET管进入 止(vGS小于开启电压) ， 可变电阻区(沟道电阻小)， 输出电压为高电平。 输出电压为低电平。
三态与非门 （高电平使能） A B
EN
&
L
浙江大学 蔡忠法
集成电子技术基础
三态门的典型应用 信号双向传输 总线连接
浙江大学 蔡忠法
集成电子技术基础
1.2.5 场效应管
场效应管也称场效应晶体管或场效应三极管，常 用FET表示（Field Effect Transistor）。场效应管是 一种电压控制器件，分为MOS管和结型场效应管。 场效应管分类：
浙江大学 蔡忠法
集成电子技术基础
四、CMOS传输门 (TG门)
电 路 符号
它由NMOS 和PMOS管并联而成。
C和 C 为互补控制端。 令C和 C 的高、低电平分别为VDD和0V； 输入电压vI的范围为0～VDD之间。
浙江大学 蔡忠法
集成电子技术基础
当C＝0V、C ＝VDD时，
TN和TP都截止， 输入/输出为高阻态； 当C=VDD、C =0时， 在 0 v I V DD V TN 时，TN导电； 在 V TP v I V DD 时，TP导电；
输入电平
5.0V VIH(min) 输入高电平下限 输入低电平上限 VIL(max)
2.0V
0.4V 0.8V 0V 0V
浙江大学 蔡忠法
集成电子技术基础
输入信号噪声容限
输入端有可能会串入干扰电压，噪声容限表征 门电路的抗干扰能力强弱。串入的噪声电压分两种 情况：低电平输入时的噪声容限和高电平输入时的 噪声容限。 输出 输入 低电平噪声容限： VNH VNL =VIL(max)-VOL(max) V
在 V TP v I V DD V TN 时，两管同时导电。
此时，两管的导电沟道电阻并联，输入/输出间 表现为低阻，输入信号传递到输出。
vo RL R L R TG vI vI
浙江大学 蔡忠法
集成电子技术基础
TG门的两种应用
单刀单掷开关 双刀双掷开关
浙江大学 蔡忠法
集成电子技术基础
3.2.3 TTL系列集成门电路
一、TTL与非门电路
浙江大学 蔡忠法
集成电子技术基础
输入端悬空的影响
TTL电路输入端悬空相当于接“高电平”
输入高电平时， T1倒置，T2、 T5饱和， T4截 止。
悬空时，T1 截止，T2、 T5饱和， T4 截止。
浙江大学 蔡忠法
集成电子技术基础
3.2.6 使用门电路的注意事项和参数比较
一、应用门电路的注意事项
① 能保证整体电路的逻辑功能，在一般的逻辑电路 中，不要盲目追究速度等指标。
② 考虑兼容和可替代、通用性。 ③ 多余输入端应作适当处理。尽量避免悬空，以免 引入干扰，使逻辑系统的工作变得不稳定。
④ 如果系统选用多种类型的门电路时，应考虑两种 逻辑门电路之间的配合，包括：灌电流和拉电流 的负载能力配合，高低电平的驱动能力配合。
Metal-Oxide-Semiconductor
绝缘栅型IGFET(或MOS) （Insulated Gate Type） 增强型MOS （Enhancement）
耗尽型MOS （Depletion）
结型JFET （Junction Type）
每一种又可分为 N沟道和P沟道。
本质上是耗尽型，分为N沟道和P沟道。
TTL门电路的电压传输特性
CMOS门电路的电压传输特性
浙江大学 蔡忠法
集成电子技术基础
开门电平和关门电平
关门时，输出为高电平； 开门时，输出为低电平。
关门电平Voff是对应于输出高电平下限VOH(min)的输 入电平；开门电平Von对应于输出低电平上限 VOL(max)的输入电平。
浙江大学 蔡忠法
D1、D2截止，A和L实现了反相输出， L A EN =1时，无论A=0或1， D1始终导电，而T4、 T5都截止，输出相当于悬空，称为高阻态。
EN
0 0 1 1
A 0 1 0 1
L 1 0 高阻态
EN
浙江大学 蔡忠法
集成电子技术基础
三态门符号
国标符号
习惯画法
书上画法
注意：实际应用时，三态门有多种形式。既可以 是低电平使能，也可以是高电平使能；既有非门的三 态门，也有其他逻辑（如与非门）的三态门，因此其 电路符号也相应地有多种形式。
浙江大学 蔡忠法
集成电子技术基础
当vI = VDD时， vGSN＞VTN， TN导通；
|vGSP|＜|VTP|， TP截止。 所以，vO=VOL0V。 当vI = 0时， vGSN＜VTN， TN截止； |vGSP|＞|VTP|， TP导通。
所以，vO=VOHVDD。
由于互补两管中总有一只导电，另一管截止， 因此CMOS门电路的功耗极微。
浙江大学 蔡忠法
集成电子技术基础
CMOS电路输入端悬空将破坏原有的逻辑关系
CMOS逻辑门电路 要求，在相对应的 PMOS和NMOS管子 中，一个导通，另 一个截止。 输入端悬空时，无 法达到上述要求。 因此，CMOS电路 的输入端不能悬空。
浙江大学 蔡忠法
集成电子技术基础
CMOS门电路输入端接电阻相当于接“低电平”
灌电流特性
低电平输出时的扇出门数为：
N OL
I OL (max) I IL
浙江大学 蔡忠法
集成电子技术基础
传输延迟时间
TTL门电路在输入脉冲信号的作用下，其输出 不能马上响应输入变化，需要要一段时间的延迟。
t pd
1 2
( t PHL t PLH )