韦尔半导体封装工艺介绍
韦尔半导体：TVS和MOSFET等高性能模拟IC提升产品价值
始 涉足 Ｓ Ｃ和ＲＦ 片领域 ，产品 日趋 系列 化 ，多元 化 。 ｏ 芯
技 术依 托将 是Ｒ 芯 片 ，此 类 产品 市场前 景 广 阔。■ Ｆ
上 海 南麟 总 经 理刘 桂 芝 表示 ，模 拟 和 电源 管理 类 Ｉ ｃ
盖 了低 功 耗 Ｌ ＤＯ、高 速 Ｌ ＤＯ、双 路 Ｌ ＤＯ、ＤＣ ＤＣ转 换 每 年 以超 过 １％的速 度 增 长 ，高于 半 导 体 行业 中 的其 他 ／ Ｏ
器 、ＭＯＳ Ｅ Ｆ Ｔ、运 放 、ＷＬ Ｄ驱动 、音 频 功 放 、充 电管 子 行业 ，但 竞 争 越来 越 激烈 。公 司新பைடு நூலகம்投 资 的Ｒ 芯 片 ，技 Ｅ Ｆ
０１ ｇ ．３ ｍ～１５ ｉ ，涉 及 Ｃ ．ｇ ｎ ＭＯＳ、ＢＩ ＯＬＡＲ、ＢＩ Ｐ ＣＭＯＳ、
路 、双 路 输 出Ｌ ＤＯ、四路 恒 流 型共 阳极 Ｌ Ｄ驱 动 以及 接 Ｅ 口四线 电阻屏 触摸 控制 器 等 。■
Ｂ Ｄ等 工艺 。 Ｃ
集成电路应用 ｆ １ ２
Ｐ 和数码 产 品等 应用 的型 号 。■ 其 中Ｔ 产 品 是 韦尔 最 为 成熟 的产 品 ，含有 多项 专 Ｇ Ｓ ｖｓ
纳 芯威 ：用 高 性 价 比消 费 类模 拟 Ｉ 打 破 国外 垄 断 Ｃ
深圳 市 纳 芯威 科 技 有 限公 司主 要从 事 消费 及 工业 级 芯 片 在 本 届 深圳 集 成 电路 创 新 应 用 展 上 ，纳 芯 威 将 展 设计 ，技 术 以数 模 混 合 电路 设 计 见长 ，并 建 立 了完 善 的 出 音 频 功 放 、触 摸 屏 控 制 、背 光 驱 动 和 电源 管 理 等 Ｉ Ｃ 类 Ｉ设 计 流 程 及 质量 可 靠性 保 障保 证体 系 ，设 计线 宽 覆 盖 系 列 ，包 括 Ｄ 音 频 功 放 、接 口四线 电 阻屏 触 摸 控制 电 ｃ
半导体先进封装技术
半导体先进封装技术半导体先进封装技术是近年来发展迅速的一项新技术。
该技术主要针对半导体芯片的封装，为其提供更好的性能和更广泛的应用。
本文将从概念、发展历程和技术特点三个方面，详细介绍半导体先进封装技术的相关信息。
一、概念半导体封装技术是将芯片连接到外部世界的必要步骤。
通过封装，芯片可以在工业、科学和家庭中得到广泛应用。
半导体先进封装技术是针对芯片的高密度、高性能、多功能、多芯片封装以及三维封装技术。
它已成为半导体工业中最具前景和应用价值的发展方向之一。
二、发展历程上世纪60年代，半导体芯片封装用的是双面线性封装（DIP）技术，随后发展为表面安装技术（SMT）。
到了21世纪初，半导体封装技术已经进入了六面体、四面体、三面体、2.5D、3D等多种复杂封装形式的时代，先进封装技术呈现出快速发展的趋势。
例如球形BGA （Ball Grid Array）、LGA（Land Grid Array）与CSP（Chip Scale Packaging）等，显示出线宽线距逐渐减小，芯片尺寸逐渐缩小以及集成度越来越高等特点。
三、技术特点1.尺寸小半导体先进封装技术封装的芯片尺寸比较小，能够在有限空间内实现高度复杂的电路功能，同时满足小型化和超大规模集成（ULSI）的发展趋势。
2.多芯片封装可以将多个芯片封装在一个芯片包裹里，可以大幅度减小封装尺寸，降低系统成本，提高系统性能和可靠性。
3.高密度高密度集成度意味着处理器芯片可以在一个很小的封装中实现超高性能，将更多的晶体管集成在芯片上，最终提高片上系统的性能。
4.三维封装技术三维封装是指在小空间中增加第三个方向的封装技术，采用多个芯片的Stacking，可以在有限的空间内增大电路，实现更高的功能。
以上就是半导体先进封装技术的相关信息。
可以看出，该技术的日益成熟和发展，正在推动半导体芯片的应用领域有了更多的可能性。
半导体封装发展史
半导体封装发展史一、引言半导体封装是半导体行业中至关重要的一环，它将半导体芯片封装在外部环境中，保护芯片并提供电气和机械连接。
随着半导体技术的不断发展，半导体封装也经历了多个阶段的发展和演进。
本文将从早期的无封装时代开始，逐步介绍半导体封装的发展史。
二、无封装时代早期的半导体器件并没有封装，裸露的芯片容易受到机械和环境的损害，限制了半导体器件的应用范围。
在这个时期，半导体器件通常是通过手工焊接或插入到电路板上进行连接。
这种方式不仅工作效率低，而且容易引入故障，限制了半导体技术的进一步发展。
三、线性DIP封装20世纪60年代，线性DIP（Dual In-line Package）封装技术的出现标志着半导体封装的第一个重要进步。
线性DIP封装是一种直插式封装，芯片的引脚通过两排直线排列在封装体的两侧。
这种封装方式使得半导体器件可以通过插入到插座或焊接到电路板上进行连接，提高了生产效率和可靠性。
四、表面贴装技术20世纪80年代，随着表面贴装技术的出现，半导体封装迎来了新的里程碑。
表面贴装技术将芯片引脚焊接到印刷电路板的表面，取代了传统的插入或焊接方式。
这种封装方式不仅提高了生产效率，还减小了封装体积，提高了器件的集成度。
表面贴装技术的出现推动了电子产品的小型化和轻量化。
五、BGA封装BGA（Ball Grid Array）封装是一种球网阵列封装技术，它在1995年左右开始广泛应用于半导体封装领域。
BGA封装将芯片引脚通过焊球连接到封装底部的焊盘上，提供了更多的连接点和更好的电气性能。
BGA封装具有较高的密度和良好的散热性能，适用于高性能和大功率的半导体器件。
六、CSP封装CSP（Chip Scale Package）封装是一种芯片级封装技术，它在21世纪初开始流行。
CSP封装将芯片封装在与芯片相同大小的封装体中，具有体积小、重量轻的特点。
CSP封装广泛应用于移动设备和无线通信领域，满足了对小型化和轻量化的需求。
韦尔半导体 任冰
韦尔半导体任冰在当今信息技术高速发展的时代，半导体行业扮演着至关重要的角色。
韦尔半导体（Vishay Semiconductors）作为世界领先的半导体制造商之一，其产品和技术在各个领域都有广泛应用。
本文将介绍韦尔半导体的资深工程师任冰，他在半导体领域的杰出贡献和成就。
任冰，1980年出生于中国，毕业于清华大学电子工程专业，拥有多年半导体研发经验。
他加入韦尔半导体已有十年之久，在公司内担任高级工程师一职。
任冰对半导体领域的热爱和专注让他成为了该行业的佼佼者。
作为一名资深工程师，任冰在半导体器件的设计和研发方面有着非凡的能力。
他擅长分析和解决复杂的工艺问题，通过优化设计和提升产品性能，为客户提供最佳的解决方案。
他的严谨的工作态度和精益求精的精神使他在团队中赢得了口碑。
任冰曾参与多个半导体项目的研发工作，并取得了显著的成果。
他领导的团队开发了一种新型的功率MOSFET，其具有更低的导通电阻和更高的开关速度，在电源管理和电动汽车领域具有广泛应用前景。
该器件的研发不仅提高了韦尔半导体在市场上的竞争力，也为行业的发展带来了新的可能性。
除了在产品研发方面的卓越表现，任冰还积极参与学术交流和技术推广的工作。
他经常在国际会议上发表技术演讲，分享自己在半导体领域的研究成果和经验。
他的专业知识和深入理解赢得了同行们的广泛认可和尊重。
作为一个技术专家，任冰的工作并不局限于纸上谈兵，他注重将理论应用到实际中去解决问题。
他与客户密切合作，了解他们的需求，并提供切实可行的解决方案。
他的耐心和善于沟通的能力，使得他在与客户的合作中取得了很好的口碑。
在未来，任冰将继续致力于半导体领域的创新和发展。
他相信通过不懈努力和持续学习，可以不断推动行业的进步。
他希望能够为客户和社会创造更大的价值，让更多人受益于半导体技术的应用。
任冰作为韦尔半导体的资深工程师，凭借着丰富的经验和卓越的能力，在半导体领域取得了杰出的成就。
他的专业知识、严谨态度和创新精神使他成为行业内的翘楚。
先进芯片封装知识介绍
先进芯片封装知识介绍芯片封装是将半导体芯片封装成具有特定功能和形状的封装组件的过程。
芯片封装在实际应用中起着至关重要的作用，它不仅保护芯片免受外部环境的干扰和损害，同时也为芯片提供了良好的导热特性和机械强度。
本文将介绍先进芯片封装的知识，包括封装技术、封装材料和封装工艺等方面。
一、芯片封装技术芯片封装技术主要包括无引线封装（Wafer-Level Package，简称WLP）、翻装封装（Flip-Chip Package，简称FCP）和探针封装（Probe Card Package，简称PCP）等。
1.无引线封装（WLP）：无引线封装是在芯片表面直接封装焊盘，实现对芯片进行封装和连接。
它可以使芯片的封装密度更高，并且具有优秀的热传导和电性能。
无引线封装技术广泛应用于移动设备和无线通信领域。
2.翻装封装（FCP）：翻装封装是将芯片颠倒翻转后通过导电焊球连接到基板上的封装技术。
它可以提供更好的电路性能和更高的封装密度，适用于高性能芯片的封装。
3.探针封装（PCP）：探针封装是通过探针头将芯片连接到测试设备进行测试和封装的技术。
它可以快速进行芯片测试和封装，适用于小批量和多品种的芯片生产。
二、芯片封装材料芯片封装材料是指用于封装过程中的材料，包括基板、封装胶料和焊盘等。
1.基板：基板是芯片封装的重要组成部分，主要用于支撑和连接芯片和其他封装组件。
常用的基板材料包括陶瓷基板、有机基板和金属基板等。
2.封装胶料：封装胶料用于固定和保护芯片，防止芯片受损。
常见的封装胶料包括环氧树脂、硅胶、聚酰亚胺等。
3.焊盘：焊盘是连接芯片和基板的关键部分，用于传递信号和电力。
常见的焊盘材料包括无铅焊料、焊接球和金属焊点等。
三、芯片封装工艺芯片封装工艺是指在封装过程中实施的一系列工艺步骤，主要包括胶黏、焊接和封装等。
1.胶黏：胶黏是将芯片和其他封装组件固定在基板上的工艺步骤。
它通常使用封装胶料将芯片和基板粘接在一起，并通过加热或压力处理来保证粘结的强度。
半导体封装,半导体封装是什么意思
半导体封装，半导体封装是什么意思半导体封装简介:半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。
封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘（BondPad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后，还要进行一系列操作，如后固化（PostMoldCure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。
封装完成后进行成品测试，通常经过入检（Incoming）、测试（Test）和包装（Packing）等工序，最后入库出货。
典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。
1半导体器件封装概述电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。
所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米的美称。
我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100m2以上，现在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。
计算机体积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要归结于：(1)半导体芯片集成度的大幅度提高和晶圆制造(Waferfabrication)中光刻精度的提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。
半导体制造工艺科普
半导体制造工艺科普半导体从业者对芯片都有一定程度的了解，但我相信除了在晶圆厂的人外，很少有人对工艺流程有深入的了解。
在这里我来给大家做一个科普。
首先要做一些基本常识科普：半导体元件制造过程可分为前段制程（包括晶圆处理制程、晶圆针测制程）；还有后段（包括封装、测试制程）。
零、概念理解所谓晶圆处理制程，主要工作为在硅晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。
晶圆针测制程则是在制造好晶圆之后，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（Ink Dot），此程序即称之为晶圆针测制程（Wafer Probe）。
然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒。
IC封装制程（Packaging）：利用塑膠或陶瓷包裝晶粒与配线以成集成电路；目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。
而后段的测试则是对封装好的芯片进行测试，以保证其良率。
因为芯片是高精度的产品，因此对制造环境有很高的要求。
下面对主要的制程进逐一讲解：一、硅晶圆材料晶圆是制作硅半导体IC所用之硅晶片，状似圆形，故称晶圆。
IC封装工艺简介
IC封装工艺简介集成电路（IC）封装工艺是制造IC的重要步骤之一，它关系到IC的稳定性、散热效果和外形尺寸等方面。
通过不同的封装工艺，可以满足不同类型的IC器件的需求。
封装工艺分类目前常见的IC封装工艺主要有以下几种类型：1.贴片封装：是将IC芯片直接粘贴在PCB基板上的封装方式，适用于小型、低功耗的IC器件。
2.裸片封装：IC芯片和封装基板之间没有任何封装材料，可以获得更好的散热效果。
3.塑封封装：将IC芯片封装在塑料基板内部，并封装成标准尺寸的芯片，适用于多种场合。
4.BGA封装：球栅阵列封装是一种高端封装技术，通过焊接球栅来连接芯片和PCB基板，适用于高频高性能的IC器件。
封装工艺流程IC封装工艺包括以下几个主要步骤：1.芯片测试：在封装之前，需要对芯片进行测试，确保芯片的功能正常。
2.粘贴：在贴片封装中，IC芯片会被粘贴到PCB基板上，需要精确的定位和固定。
3.焊接：通过焊接技术将IC芯片和PCB基板连接起来，确保信号传输的可靠性。
4.封装：将IC芯片包裹在封装材料中，形成最终的封装芯片。
5.测试：封装完成后需要进行最终的测试，确保IC器件性能符合要求。
封装工艺发展趋势随着技术的不断进步，IC封装工艺也在不断发展，主要体现在以下几个方面：1.多功能集成：随着对IC器件功能和性能需求的提高，封装工艺需要支持更多的功能集成，如封装中集成无源器件或传感器等。
2.微型化：随着电子产品体积的不断缩小，IC封装工艺也在朝着微型化的方向发展，以满足小型化产品的需求。
3.高性能封装：为了提高IC器件的性能和可靠性，封装工艺需要支持更高频率、更高功率的IC器件。
综上所述，IC封装工艺在集成电路制造中扮演着重要的角色，通过不断的创新和发展，可以满足各类IC器件的需求，推动整个电子产业的不断进步。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Raw Material in Assembly(封装 原材料)
【Epoxy】银浆
➢成分为环氧树脂填充金属粉末（Ag）；
➢有三个作用：将Die固定在Die Pad上； 散热作用，导电作用；
➢-50°以下存放，使用之前回温24小时；
Typical Assembly Process Flow
BGA采用的是Substrate；
Raw Material in Assembly(封装 原材料)
【Gold Wire】焊接金线
➢实现芯片和外部引线框架的电性和物 理连接；
➢金线采用的是99.99%的高纯度金； ➢同时，出于成本考虑，目前有采用铜
线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低； ➢线径范围；0.6mil ~2.0mil；
W/B四要素：压力（Force）、超声（USG Power）、时间（Time）、 温度（Temperature）；
FOL– Wire Bonding 引线焊接
陶瓷的Capillary
内穿金线，并且在EFO的 作用下，高温烧球；
金线在Cap施加的一定 压力和超声的作用下， 形成Bond Ball；
金线在Cap施加的一 定压力作用下，形成 Wedge；
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和 Lead通过焊接的方法连接起来。Pad是芯片上电路的外接 点，Lead是 Lead Frame上的 连接点。 W/B是封装工艺中最为关键的一部工艺。
FOL– Wire Bonding 引线焊接
Key Words：
Capillary：陶瓷劈刀。W/B工艺中最核心的一个Bonding Tool，内部为 空心，中间穿上金线，并分别在芯片的Pad和Lead Frame的Lead上形成 第一和第二焊点；
Epoxy Storage： 零下50度存放；
Epoxy Aging： 使用之前回温，除 去气泡；
Epoxy Writing： 点银浆于L/F的Pad 上，Pattern可选；
FOL– Die Attach 芯片粘接
芯片拾取过程： 1、Ejector Pin从wafer下方的蓝膜顶起芯片，使之便于
WILL Package （WILL的封装形式）
• SOD— Small Outline Diode 小外型二极管 • SOT— Small Outline Transistor 小外型晶体管 • TSOT— Thin Small Outline Transistor 薄小外型晶体管 • SOP— Small Outline Package 小外型封装 • MSOP —Miniature Small Outline Package 微型小外形封装 •TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • DFN—Dual Flat No-lead Package 双侧无引脚扁平封装 •QFN—Quad Flat No-lead Package 四方无引脚扁平封装 •FBP—Flat Bump Package平面凸点式封装 •FC—Flip Chip Package倒装覆晶技术封装 •CSP—Chip Scale Package芯片级封装
FOL/前段
EOL/中段 Plating/电镀
EOL/后段 Final Test/测试
FOL– Front of Line前段工艺
Wafer
2nd Optical 第二道光检
Die Attach 芯片粘接
Back Grinding
磨片
Wafer Wash 晶圆清洗
Epoxy Cure 银浆固化
EOL
SOD
SOT
TSOT
SOP MSOP TSSOP DFN QFN FBP FC CSP
➢ 打线产品及工艺介绍
IC Package Structure（IC结构图） (打线产品）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
TOP VIEW
Epoxy 银浆
Mold Compound 环氧树脂
Die Attach： Placement<0.05mm;
DA 机台厂商 ： ESEC ASM
FOL– Epoxy Cure 银浆固化
银浆固化：
175°C，2个小时； N2环境，防止氧化：
Die Attach质量检查： Die Shear（芯片剪切力） 仪器： Dage 4000 XYZtec
FOL– Wire Bonding 引线焊接
Thickness Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品 loop deformation ，die chip ，contam on die….. 设备：ISP3000
EOL– End of Line后段工艺
FOL– 2nd Optical Inspection二光 检查
主要是针对Wafer Saw之后在显微镜下进行Wafer的外观检查，是否有 出现废品（点ink）。
Chipping Die 崩边
FOL– Die Attach 芯片粘接
Write Epoxy 点银浆
Die Attach 芯片粘接
Epoxy Cure 银浆固化
FOL– Wire Bonding 引线焊接
EFO打火杆在磁 Cap下降到芯片的Pad
嘴前烧球
上，加Force和Power
形成第一焊点
Cap牵引金 线上升
Cap运动轨迹形成 良好的Wire Loop
Cap下降到Lead Cap侧向划开，将金 Cap上提，完成一次 Frame形成焊接 线切断，形成鱼尾 动作
EFO：打火杆。用于在形成第一焊点时的烧球。打火杆打火形成高温， 将外露于Capillary前端的金线高温熔化成球形，以便在Pad上形成第一 焊点（Bond Ball）；
Bond Ball：第一焊点。指金线在Cap的作用下，在Pad上形成的焊接点 ，一般为一个球形；
Weld：第二焊点。指金线在Cap的作用下，在Lead Frame上形成的焊 接点，一般为月牙形（或者鱼尾形）；
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
De-flash/ Plating 去溢料/电镀
4th Optical 第四道光检
Laser Mark 激光打字
PMC 高温固化
EOL– Molding（注塑）
Before Molding
After Molding
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
Wire Bond 引线焊接
3rd Optical 第三道光检
FOL– Back Grinding背面减薄
Taping 粘胶带
Back Grinding
磨片
De-Taping 去胶带
➢将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（6mils~10mils）；
艾
Introduction of IC Assembly Process IC封装工艺简介
目录
➢IC Process Flow ➢韦尔封装形式 ➢打线产品工艺介绍 ➢FC产品工艺介绍 ➢CSP产品工艺介绍 ➢常见失效模式及分析方法
➢ IC Process Flow
Customer 客户
IC Design IC设计
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
➢Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；使用 去离子水
FOL– Wafer Saw晶圆切割
Wafer Saw Machine 厂商：disco
Saw Blade(切割刀片)： 寿命：900~1500M；
※为了防止外部环境的冲击，利用EMC 把Wire Bonding完成后的产品封装起 来的过程，并需要加热硬化。
设备 ：ASM
EOL– Molding（注塑）
L/F
Cavity 型腔 Molding Tool（模具）
L/F
➢EMC（塑封料）为黑色块状，低温存储，使用前需先回温。其特 性为：在高温下先处于熔融状态，然后会逐渐硬化，最终成型。
FOL– Wire Bonding 引线焊接
Wire Bond的质量控制：
Wire Pull、Stitch Pull（金线颈部和尾部拉力1/3处）
Ball Shear（金球推力）
Wire Loop（金线弧高）
Ball Thickness（金球厚度）
Crater Test（弹坑测试） Intermetallic（金属间化合物测试）
EOL– De-flash（去溢料）
Before
After
目的：De-flash的目的在于去除Molding后在管体周围Lead之间 多余的溢料；
方法：弱酸浸泡，高压水冲洗；
EOL– Plating（电镀）
脱离蓝膜； 2、Collect/Pick up head从上方吸起芯片，完成从Wafer
到L/F的运输过程； 3、Collect以一定的力将芯片Bond在点有银浆的L/F
的Pad上，具体位置可控；
FOL– Die Attach 芯片粘接
Epoxy Write： Coverage >75%die size;
Before
After
在产品（Package）的正面或者背面 激光刻字。内容有：产品名称，生产 日期，生产批次等；
EOL– Post Mold Cure（模后固 化）