培训教材-半导体封装工艺简介
合集下载
半导体封装知识-For培训
真空吸盘工作台
➢将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils~10mils）；
➢磨片时，需要在正面（Active Area）贴胶带保护电路区 域
同时研磨背面。研磨之后，去除胶带，测量厚度；
DIE Saw晶圆切割
Wafer Mount Wafer Saw
晶圆安装
Die attach
Back-side Marking (Laser/ink) SE8117T33
Trimming Solder plating Forming
1101-LF
Back Grinding背面减薄
高速旋转的砂轮
Taping 粘胶带
Back Grinding
磨片
De-Taping 去胶带
封装分类
• 按与PCB板的连接方式划分为：
PTH
PTH-Pin Through Hole, 通孔式； SMT-Surface Mount Technology，表面贴装式。 目前市面上大部分IC均采为SMT式的
Package
Lead
PCB
பைடு நூலகம்
SMT
封装分类
按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、
晶圆切割
Wafer Wash 清洗
➢将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落 ；
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后 面的
Die Attach等工序；
➢Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；
DIE Saw晶圆切割
半导体封装知识培训 生产部
第三章半导体制造工艺简介ppt课件
8 常用工艺之五：薄膜制备
❖ 四种薄膜：氧化膜；电介质膜；多晶硅膜； 金属膜
8 常用工艺之五：薄膜制备
❖ （1〕氧化 ❖ SiO2的作用 ❖ 屏蔽杂质、栅氧化层、介质隔离、器件保护和表面
钝化 ❖ SiO2的制备 ❖ 需要高纯度，目前最常用的方法是热氧化法。主要
分为干氧氧化、水汽氧化和湿氧氧化三种。 ❖ 氮化硅的制备 ❖ 主要用作：金属上下层的绝缘层、场氧的屏蔽层、
主要内容
❖ 3.1半导体基础知识 ❖ 3.2 工艺流程 ❖ 3.3 工艺集成
3.2 工艺流程
❖ 1 制造工艺简介 ❖ 2 材料的作用 ❖ 3 工艺流程 ❖ 4 常用工艺之一：外延生长 ❖ 5 常用工艺之二：光刻 ❖ 6 常用工艺之三：刻蚀 ❖ 7 常用工艺之四：掺杂 ❖ 8 常用工艺之五：薄膜制备
扩散和离子注入的对比
离子注入
注入损伤
❖ 注入损伤：带有能量的离子进入半导体衬底， 经过碰撞和损失能量，最后停留下来。
❖ 电子碰撞：电子激发或新的电子空穴对产生 ❖ 原子核碰撞：使原子碰撞，离开晶格，形成
损伤，也称晶格无序
晶格无序
退火
❖ 由于离子注入所造成的损伤区及无序团，使 迁移率和寿命等半导体参数受到严重影响。
❖ 每层版图都有相对应的掩膜版，并对应于不 同的工艺。
4 常用工艺之一：外延生长
❖ 半导体器件通常不是直接做在衬底上的， 而是先在沉底上生长一层外延层，然后将 器件做在外延层上。外延层可以与沉底同 一种材料，也可以不同。
❖ 在双极型集成电路中：可以解决原件间的 隔离；减小集电极串联电阻。
❖ 在CMOS集成电路中：可以有效避免闩锁 效应。
度取决于温度。
3.1半导体基础知识
❖ 关于扩散电阻： ❖ 集成电路中经常见到的扩散电阻其实就是利
半导体封装工艺讲解——芯片制造流程课件PPT
到L/F的运输过程； 3、Collect以一定的力将芯片Bond在点有银浆的L/F
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
FOL– Die Attach 芯片粘接
Thickness Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品
EOL– End of Line后段工艺
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
Laser Mark 激光打字
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epo
TOP VIEW
银浆
Mold pound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
……
Raw Material in Assembly(封装 原材料)
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
FOL– Die Attach 芯片粘接
Thickness Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品
EOL– End of Line后段工艺
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
Laser Mark 激光打字
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epo
TOP VIEW
银浆
Mold pound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
……
Raw Material in Assembly(封装 原材料)
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Die Attach质量检查： Die Shear（芯片剪切力）
IC封装工艺介绍(PPT45页)
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和引线通过焊接的方法连接起来。Pad是芯片上电路的外接点
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test IC 封装测试
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
SMT SMT
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
• 按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素: ➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固 定好便于电路的连接，二是封装完成以后，形成一定的外形以 支撑整个器件、使得整个器件不易损坏。
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
半导体封装的目的及作用
第三，连接：连接的作用是将芯片的电极和外界的电路连 通。引脚用于和外界电路连通，金线则将引脚和芯片的电路连 接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘 贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定 及保护作用。
Die Attach质量检查： Die Shear（芯片剪切力）
IC封装工艺介绍(PPT45页)
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和引线通过焊接的方法连接起来。Pad是芯片上电路的外接点
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test IC 封装测试
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
SMT SMT
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
• 按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素: ➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固 定好便于电路的连接，二是封装完成以后，形成一定的外形以 支撑整个器件、使得整个器件不易损坏。
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
半导体封装的目的及作用
第三，连接：连接的作用是将芯片的电极和外界的电路连 通。引脚用于和外界电路连通，金线则将引脚和芯片的电路连 接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘 贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定 及保护作用。
半导体封装简介（精）
半导体封装简介（精）半导体封装简介:半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。
塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。
典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。
各种半导体封装形式的特点和优点:一、DIP双列直插式封装DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。
采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP 结构的芯片插座上。
当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。
DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。
2.芯片面积与封装面积之间的比值较大，故体积也较大。
Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。
二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装QFP封装QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。
用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。
采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。
将芯片各脚对准相应的焊点，即可实现与主板的焊接。
用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。
PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。
唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
培训教材-半导体封装工艺简介 130425
Introduction of IC Assembly Process 半导体封装工艺简介
半导体 Process Flow
Customer 客 户
IC Design IC设计 SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test 半导体 封装测试
FOL– Die Attach 芯片装片
Epoxy Write： Coverage >75%;
Die Attach： Placement<0.05mm;
FOL– Epoxy Cure 银浆固化
Die Attach质量检查： 银浆固化： 175°C，1个小时； N2环境，防止氧化： Die Shear（芯片剪切力）
Raw Material in Assembly(封装原材料)
【Wire】键合丝
实现芯片和外部引线框架的电性和物 理连接；
金线采用的是99.99%的高纯度金；
同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低； 线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils；
Raw Material in Assembly(封装原材料)
【Lead Frame】引线框架
提供电路连接和Die的固定作用；
主要材料为铜，会在上面进行镀银、 NiPdAu等材料；
L/F的制程有Etch和Stamp两种； 易氧化，存放于氮气柜中，湿度小 于40%RH; 除了BGA和CSP外，其他Package都会采用Lead Frame， BGA采用的是Substrate；
FOL– Wire Bonding 引线键合
半导体 Process Flow
Customer 客 户
IC Design IC设计 SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test 半导体 封装测试
FOL– Die Attach 芯片装片
Epoxy Write： Coverage >75%;
Die Attach： Placement<0.05mm;
FOL– Epoxy Cure 银浆固化
Die Attach质量检查： 银浆固化： 175°C，1个小时； N2环境，防止氧化： Die Shear（芯片剪切力）
Raw Material in Assembly(封装原材料)
【Wire】键合丝
实现芯片和外部引线框架的电性和物 理连接；
金线采用的是99.99%的高纯度金；
同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低； 线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils；
Raw Material in Assembly(封装原材料)
【Lead Frame】引线框架
提供电路连接和Die的固定作用；
主要材料为铜，会在上面进行镀银、 NiPdAu等材料；
L/F的制程有Etch和Stamp两种； 易氧化，存放于氮气柜中，湿度小 于40%RH; 除了BGA和CSP外，其他Package都会采用Lead Frame， BGA采用的是Substrate；
FOL– Wire Bonding 引线键合
半导体制造工艺培训课程(56页)
图1-9 PN结电容结构
13
1.2 基本半导体元器件结构
图1-10 MOS场效应晶体管电容结构
14
1.2 基本半导体元器件结构
1.2.2 有源器件结构 有源器件，如二极管和晶体管与无源元件在电子控制方式上
有很大差别，可以用于控制电流方向，放大小的信号，构成复杂的 电路。这些器件与电源相连时需要确定电极（+或-）。工作时利用 了电子和空穴的流动。 1.二极管的结构
4. CMOS结构
图1-15 CMOS反相器电路的电路图、顶视图和剖面图
19
1.3 半导体器件工艺的发展历史
图1-16 生长型晶体管生长示意图
20
1.3 半导体器件工艺的发展历史
图1-17 合金结结型晶体管示意图
21
1.3 半导体器件工艺的发展历史
图1-18 台面型结型晶体管示意图
22
1.3 半导体器件工艺的发展历史
50
1.8 芯片制造的生产环境
1.8.1 净化间沾污类型 净化间沾污类型可以分为5大类：颗粒、金属杂质、有机物沾污、
自然氧化层和静电释放。 1.颗粒
图1-30 颗粒引起的缺陷
51
1.8 芯片制造的生产环境
2.金属杂质 3.有机物沾污 4.自然氧化层 5.静电释放 1.8.2 污染源与控制
应严格控制硅片加工生产厂房里的各种沾污，以减小对芯片的 危害。作为硅片生产厂房的净化间其主要污染源有这几种：空气、 人、厂房、水、工艺用化学品、工艺气体和生产设备。 1.空气
30
1.4 集成电路制造阶段
表1-2 1μm以下产业的技术节点列表
(2)提高芯片的可靠性 芯片的可靠性主要指芯片寿命。 (3)降低芯片的成本 半导体芯片的价格一直持续下降。
13
1.2 基本半导体元器件结构
图1-10 MOS场效应晶体管电容结构
14
1.2 基本半导体元器件结构
1.2.2 有源器件结构 有源器件，如二极管和晶体管与无源元件在电子控制方式上
有很大差别，可以用于控制电流方向，放大小的信号，构成复杂的 电路。这些器件与电源相连时需要确定电极（+或-）。工作时利用 了电子和空穴的流动。 1.二极管的结构
4. CMOS结构
图1-15 CMOS反相器电路的电路图、顶视图和剖面图
19
1.3 半导体器件工艺的发展历史
图1-16 生长型晶体管生长示意图
20
1.3 半导体器件工艺的发展历史
图1-17 合金结结型晶体管示意图
21
1.3 半导体器件工艺的发展历史
图1-18 台面型结型晶体管示意图
22
1.3 半导体器件工艺的发展历史
50
1.8 芯片制造的生产环境
1.8.1 净化间沾污类型 净化间沾污类型可以分为5大类：颗粒、金属杂质、有机物沾污、
自然氧化层和静电释放。 1.颗粒
图1-30 颗粒引起的缺陷
51
1.8 芯片制造的生产环境
2.金属杂质 3.有机物沾污 4.自然氧化层 5.静电释放 1.8.2 污染源与控制
应严格控制硅片加工生产厂房里的各种沾污，以减小对芯片的 危害。作为硅片生产厂房的净化间其主要污染源有这几种：空气、 人、厂房、水、工艺用化学品、工艺气体和生产设备。 1.空气
30
1.4 集成电路制造阶段
表1-2 1μm以下产业的技术节点列表
(2)提高芯片的可靠性 芯片的可靠性主要指芯片寿命。 (3)降低芯片的成本 半导体芯片的价格一直持续下降。
半导体封装工艺相关介绍
市场发展趋势
持续增长
随着电子设备市场的不断扩大和技术的不断进步， 半导体封装市场将持续保持增长态势。
竞争加剧
随着技术的不断进步和市场需求的多样化，半导体 封装市场的竞争将越来越激烈。
产业链整合
为了提高竞争力，半导体封装企业将通过并购、合 作等方式进行产业链整合，形成更加完善和高效的 产业生态。
THANK YOU
详细描述
引脚插入式封装采用金属引脚将芯片与外部电路连接，引脚插入 到电路板上的孔洞中，然后用焊接或胶水固定。这种封装技术具 有较高的可靠性，但制造成本较高，且不适合小型化和高密度集 成。
表面贴装技术封装
总结词
表面贴装技术封装是一种先进的封装技术，通过将半导体芯片直接贴装在电路板表面实现。
详细描述
表面贴装技术封装的芯片没有引脚，而是通过焊盘与电路板连接。这种封装技术可以实现小型化、轻量化、高密 度集成，并且制造成本较低。常见的表面贴装技术封装有SMT（表面贴装技术）和BGA（球栅阵列）等。
晶片级封装
总结词
晶片级封装是一种将整个芯片封装在晶片中的技术，实现了芯片与外部电路的 无缝连接。
详细描述
晶片级封装的芯片在晶片上直接进行封装，整个晶片可以被切割成独立的芯片。 这种封装技术具有极高的集成度和可靠性，适用于高性能、高可靠性的应用领 域。
3D封装
总结词
3D封装是一种将多个芯片垂直堆叠、通过内部连接实现高速数据传输的封装技 术。
常用的切割方法有激光切割和刀片切割，根据不同材 料和工艺要求选择合适的切割方式。
芯片贴装
芯片贴装是将芯片固定在封装 基板上的过程，通过导电胶或 焊料将芯片与基板相连。
贴装过程中需确保芯片位置准 确、贴装平整，以减小应力并 提高散热性能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Raw Material in Assembly(封装原材料)
【Mold Compound】塑封料/环氧树脂
➢主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）；
➢主要功能为：在熔融状态下将Die和Lead Frame包裹起来， 提供物理和电气保护，防止外界干扰；
➢存放条件：零下5°保存，常温下需回温24小时；
BGA采用的是Substrate；
Raw Material in Assembly(封装原材料)
【Wire】键合丝
➢实现芯片和外部引线框架的电性和物 理连接；
➢金线采用的是99.99%的高纯度金；
➢同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低；
➢线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils；
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
➢Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；
Wafer Saw 晶圆划片
Wire Bond 引线键合
3rd Optical 第三道光检
FOL– Back Grinding背面减薄
Taping 粘胶带
Back Grinding
磨片
De-Taping 去胶带
➢将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils~10mils）；
➢磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；
FOL– Wafer Saw晶圆划片
Wafer Mount 晶圆贴膜
Wafer Saw 晶圆划片
Wafer Wash 划片后清洗
➢将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
半导体 Package （半导体的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低 ，工艺简单，可靠性高而占有绝大部分 的市场份额；
金属封装
半导体 Package （半导体的封装形式）
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素:
➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
其中，CSP由于采用了Flip Chip技术和裸片封装，达到了 芯片面积/封装面积=1:1，为目前最高级的技术；
半导体 Package （半导体的封装形式）
半导体 Package Structure（半导体结构图）
TOP VIEW
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epoxy 银浆
Mold Compound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装原材料)
【Wafer】晶圆
Introduction of IC Assembly Process 半导体封装工艺简介
半导体 Process Flow
Customer 客户
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test 半导体 封装测试
半导体 Package （半导体的封装形式）
Raw Material in Assembly(封装原材料)
【Epoxy】银浆/焊料
➢成分为环氧树脂填充金属粉末（Ag）；
➢有三个作用：将Die固定在Die Pad上； 散热作用，导电作用；
➢-50°以下存放，使用之前回温24小时；
Typical Assembly Process Flow
FOL/前段
Raw Material in Assembly(封装原材料)
【Lead Frame】引线框架
➢提供电路连接和Die的固定作用； ➢主要材料为铜，会在上面进行镀银、
NiPdAu等材料； ➢L/F的制程有Etch和Stamp两种； ➢易氧化，存放于氮气柜中，湿度小 于40%RH; ➢除了BGA和CSP外，其他Package都会采用Lead Frame，
• 按与PCB板的连接方式划分为：
PTH
PTH-Pin Through Hole, 通孔式； SMT-Surface Mount Technology ，表面贴装式。 目前市面上大部分半导体均采为 SMT式的
SMT SMT
半导体 Package （半导体的封装形式）
• 按封装外型可分为：
SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
➢半导体 Package种类很多，可以按以下标准分类：
• 按封装材料划分为： 金属封装、陶瓷封装、塑料封装
• 按照和PCB板连接方式分为： PTH封装和SMT封装
• 按照封装外型可分Байду номын сангаас： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP、TO等；
EOL/中段 Plating/电镀
EOL/后段 Final Test/测试
FOL– Front of Line前段工艺
Wafer
2nd Optical 第二道光检
Die Attach 芯片装片
Back Grinding
磨片
Wafer Wash 划片后清洗
Epoxy Cure 银浆固化
EOL
Wafer Mount 晶圆贴膜