半导体封装制程及其设备介绍PPT
合集下载
半导体封装制程与设备材料知识介绍讲课文档
第7页，共120页。
封裝型式
Shape
Typical Features
Material Lead Pitch No of I/O
Plastic
2.54 mm (100miles) 1 direction
lead
16~24
Plastic
1.778 mm (70miles)
20 ~64
Through Hole Mount
第4页，共120页。
製造完成
第5页，共120页。
封装型式概述
IC封装型式可以分为两大类，一为引脚插入型，另一为表面黏着型
构装型态
构装名称
常见应用产品
Single In-Line Package (SIP）
Dual In-Line Package (DIP）
Zigzag In-Line Package (ZIP）
Detaping
(Optional)
Wafer
Mount
UV Cure (Optional)
Die Saw
Die Bond
Die Cure
(Optional)
Plasma
Wire Bond
Molding
Post Mold Cure
Laser mark
Laser Cut
Package Saw
Cleaner
8 ~64
SIP Single In-line
Package
第6页，共120页。
Plastic
2.54 mm (100miles) 1 direction
lead
3~25
Through Hole Mount
ZIP Zigzag In-line Package
封裝型式
Shape
Typical Features
Material Lead Pitch No of I/O
Plastic
2.54 mm (100miles) 1 direction
lead
16~24
Plastic
1.778 mm (70miles)
20 ~64
Through Hole Mount
第4页，共120页。
製造完成
第5页，共120页。
封装型式概述
IC封装型式可以分为两大类，一为引脚插入型，另一为表面黏着型
构装型态
构装名称
常见应用产品
Single In-Line Package (SIP）
Dual In-Line Package (DIP）
Zigzag In-Line Package (ZIP）
Detaping
(Optional)
Wafer
Mount
UV Cure (Optional)
Die Saw
Die Bond
Die Cure
(Optional)
Plasma
Wire Bond
Molding
Post Mold Cure
Laser mark
Laser Cut
Package Saw
Cleaner
8 ~64
SIP Single In-line
Package
第6页，共120页。
Plastic
2.54 mm (100miles) 1 direction
lead
3~25
Through Hole Mount
ZIP Zigzag In-line Package
半导体封装工艺介绍ppt课件
主要是针对Wafer Saw之后在显微镜下进行Wafer的外观检查，是否有 出现废品。
最新课件
Chipping Die 崩边
19
FOL– Die Attach 芯片粘接
Write Epoxy 点银浆
Die Attach 芯片粘接
Epoxy Cure 银浆固化
Epoxy Storage： 零下50度存放；
• 按照封装外型可分为： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；
最新课件
3
IC Package （IC的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低
FOL– Wafer Saw晶圆切割
Wafer Saw Machine
Saw Blade(切割刀片)：
Life Time：900~1500M； Spindlier Speed：30~50K rpm： Feed Speed：30~50/s;
最新课件
18
FOL– 2nd Optical Inspection二光 检查
Epoxy Write： Coverage >75%;
Diቤተ መጻሕፍቲ ባይዱ Attach： Placement<0.05mm;
最新课件
22
FOL– Epoxy Cure 银浆固化
银浆固化：
175°C，1个小时； N2环境，防止氧化：
Die Attach质量检查： Die Shear（芯片剪切力）
最新课件
23
FOL– Wire Bonding 引线焊接
半导体封装工艺讲解——芯片制造流程课件PPT
到L/F的运输过程； 3、Collect以一定的力将芯片Bond在点有银浆的L/F
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
FOL– Die Attach 芯片粘接
Thickness Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品
EOL– End of Line后段工艺
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
Laser Mark 激光打字
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epo
TOP VIEW
银浆
Mold pound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
……
Raw Material in Assembly(封装 原材料)
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
FOL– Die Attach 芯片粘接
Thickness Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品
EOL– End of Line后段工艺
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
Laser Mark 激光打字
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epo
TOP VIEW
银浆
Mold pound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
……
Raw Material in Assembly(封装 原材料)
半导体封装流程 ppt课件
第四，可靠性：任何封装都需要形成一定的可靠性，这是 整个封装工艺中最重要的衡量指标。原始的芯片离开特定的生 存环境后就会损毁，需要封装。芯片的工作寿命，主要决于对 封装材料和封装工艺的选择。
Logo
半导体封装流程
Customer 客户
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Logo
半导体封装流程
第一，保护：半导体芯片的生产车间都有非常严格的生产 条件控制，恒定的温度（230±3℃）、恒定的湿度（50±10% ）、严格的空气尘埃颗粒度控制（一般介于1K到10K）及严格 的静电保护措施，裸露的装芯片只有在这种严格的环境控制下 才不会失效。但是，我们所生活的周围环境完全不可能具备这 种条件，低温可能会有-40℃、高温可能会有60℃、湿度可能 达到100%，如果是汽车产品，其工作温度可能高达120℃以上 ，为了要保护芯片，所以我们需要封装。
Logo
半导体封装流程
【Lead Frame】引线框架
➢提供电路连接和Die的固定作用； ➢主要材料为铜，会在上面进行镀银、
NiPdAu等材料； ➢L/F的制程有Etch和Stamp两种； ➢易氧化，存放于氮气柜中，湿度小 于40%RH; ➢除了BGA和CSP外，其他Package都会采用Lead Frame，
Logo
半导体封装流程
Logo
半导体封装流程
一、概念
半导体芯片封装是指利用膜技术及细微加工 技术，将芯片及其他要素在框架或基板上布局、 粘贴固定及连接，引出接线端子并通过可塑性绝 缘介质灌封固定，构成整体立体结构的工艺。此 概念为狭义的封装定义。更广义的封装是指封装 工程，将封装体与基板连接固定，装配成完整的 系统或电子设备，并确保整个系统综合性能的工 程。将前面的两个定义结合起来构成广义的封装 概念。
Logo
半导体封装流程
Customer 客户
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Logo
半导体封装流程
第一，保护：半导体芯片的生产车间都有非常严格的生产 条件控制，恒定的温度（230±3℃）、恒定的湿度（50±10% ）、严格的空气尘埃颗粒度控制（一般介于1K到10K）及严格 的静电保护措施，裸露的装芯片只有在这种严格的环境控制下 才不会失效。但是，我们所生活的周围环境完全不可能具备这 种条件，低温可能会有-40℃、高温可能会有60℃、湿度可能 达到100%，如果是汽车产品，其工作温度可能高达120℃以上 ，为了要保护芯片，所以我们需要封装。
Logo
半导体封装流程
【Lead Frame】引线框架
➢提供电路连接和Die的固定作用； ➢主要材料为铜，会在上面进行镀银、
NiPdAu等材料； ➢L/F的制程有Etch和Stamp两种； ➢易氧化，存放于氮气柜中，湿度小 于40%RH; ➢除了BGA和CSP外，其他Package都会采用Lead Frame，
Logo
半导体封装流程
Logo
半导体封装流程
一、概念
半导体芯片封装是指利用膜技术及细微加工 技术，将芯片及其他要素在框架或基板上布局、 粘贴固定及连接，引出接线端子并通过可塑性绝 缘介质灌封固定，构成整体立体结构的工艺。此 概念为狭义的封装定义。更广义的封装是指封装 工程，将封装体与基板连接固定，装配成完整的 系统或电子设备，并确保整个系统综合性能的工 程。将前面的两个定义结合起来构成广义的封装 概念。
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Die Attach质量检查： Die Shear（芯片剪切力）
IC封装工艺介绍(PPT45页)
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和引线通过焊接的方法连接起来。Pad是芯片上电路的外接点
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test IC 封装测试
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
SMT SMT
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
• 按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素: ➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固 定好便于电路的连接，二是封装完成以后，形成一定的外形以 支撑整个器件、使得整个器件不易损坏。
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
半导体封装的目的及作用
第三，连接：连接的作用是将芯片的电极和外界的电路连 通。引脚用于和外界电路连通，金线则将引脚和芯片的电路连 接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘 贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定 及保护作用。
Die Attach质量检查： Die Shear（芯片剪切力）
IC封装工艺介绍(PPT45页)
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和引线通过焊接的方法连接起来。Pad是芯片上电路的外接点
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test IC 封装测试
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
SMT SMT
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
• 按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素: ➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固 定好便于电路的连接，二是封装完成以后，形成一定的外形以 支撑整个器件、使得整个器件不易损坏。
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
半导体封装的目的及作用
第三，连接：连接的作用是将芯片的电极和外界的电路连 通。引脚用于和外界电路连通，金线则将引脚和芯片的电路连 接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘 贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定 及保护作用。
半导体封装制程及其设备介绍详解演示文稿
半导体封装制程及其设备介绍详解演示文稿一、引言二、半导体封装制程的整体流程1.设计和制备芯片：在封装过程开始之前，需要进行半导体芯片的设计和制备。
这包括设计电路、选择材料、制造芯片等步骤。
2.选型和设计封装方案：根据芯片功能和其他要求，选择合适的封装方案。
封装方案的选择包括外形尺寸、引脚数量和布局、散热设计等。
3.制备基板：选择合适的基板材料，并进行加工和制备。
基板的制备是封装制程中的核心环节之一，目的是为芯片提供支撑和连接。
4.芯片连接：将芯片连接到基板上，通常使用焊接技术或金线键合技术。
焊接是将芯片的引脚与基板的焊盘连接起来，金线键合则是用金线将芯片与基板进行连接。
5.包封：将芯片和连接线封装进封装材料中，形成最终的封装产品。
常见的封装材料有环氧树脂和塑料，也有针对特殊应用的金属封装。
6.测试和质量检验：对封装后的产品进行测试和质量检验，确保其符合设计要求和标准。
测试主要包括电性能测试、可靠性测试和环境适应性测试等。
7.封装后处理：包括喷涂标识、气密性测试、老化测试等。
这些步骤都是为了保证封装产品的质量和性能稳定。
三、半导体封装制程的关键步骤及设备介绍1.基板制备基板制备是封装制程中的核心步骤，主要包括以下设备：(1)切割机：用于将硅片切割成芯片，常见的切割机有钻石切割机和线切割机。
(2)干法清洗机：用于清洗芯片表面的杂质。
清洗机主要有氧气等离子体清洗机和干气流清洗机等。
(3)晶圆胶切割机：用于将芯片粘贴在基板上。
2.连接技术连接技术是将芯片与基板连接起来的关键步骤，常见的设备有：(1)焊接机：用于焊接芯片和基板之间的引脚和焊盘。
常见的焊接机有波峰焊机和回流焊机。
(2)金线键合机：用于将芯片与基板之间进行金线键合连接。
常见的金线键合机有球焊键合机和激光键合机等。
3.封装工艺封装工艺是将芯片和连接线封装进封装材料中的步骤，主要设备有：(1)半导体封装设备：用于将封装材料和连接线封装成最终产品。
半导体封装制程及其设备介绍-PPT
Substrate
Solder paste pringting
Stencil
Chip shooting
Nozzle Capacitor
Reflow Oven
Hot wind
DI water cleaning
Automatic optical
inpection
DI water
Camera
PAD PAD
Wafer tape
Back Grind
Wafer Detape
Wafer Saw
Inline Grinding & Polish -- Accretech PG300RM
Coarse Grind 90%
Fine Grind 10%
Centrifugal Clean
Alignment & Centering
Die distance Uniformity
4。PICKING UP
3。EXPANDING
No contamination
TAPE ELONGATION
WEAK ADHESION
3.Grinding 辅助设备
A Wafer Thickness Measurement 厚度测量仪 一般有接触式和非接触式光学测量仪两种；
Solder paste
Die Prepare(芯片预处理) To Grind the wafer to target thickness then separate to single chip
---包括来片目检(Wafer Incoming), 贴膜(Wafer Tape),磨片(Back Grind),剥膜(Detape),贴片(Wafer Mount),切割(Wafer Saw)等系列工序,使芯片达到工艺所要求的形状,厚度和尺寸,并经过芯片目 检(DVI)检测出所有由于芯片生产,分类或处理不当造成的废品.
半导体制造工艺课件(PPT 98页)
激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用
消除损伤
退火方式：
炉退火
快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)
氧化工艺
氧化：制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材料，
去掉氮化硅层
P阱离子注入，注硼
推阱
去掉N阱区的氧化层 退火驱入
形成场隔离区
生长一层薄氧化层 淀积一层氮化硅
光刻场隔离区，非隔离区被 光刻胶保护起来
反应离子刻蚀氮化硅 场区离子注入 热生长厚的场氧化层 去掉氮化硅层
形成多晶硅栅
生长栅氧化层 淀积多晶硅 光刻多晶硅栅 刻蚀多晶硅栅
掺杂的均匀性好 温度低：小于600℃ 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂
离子注入系统的原理示意图
离子注入到无定形靶中的高斯分布情况
退火
退火：也叫热处理，集成电路工艺中所有的 在氮气等不活泼气氛中进行的热处理过程都 可以称为退火
Salicide工艺
淀积多晶硅、刻蚀 并形成侧壁氧化层；
淀积Ti或Co等难熔 金属
RTP并选择腐蚀侧 壁氧化层上的金属；
最后形成Salicide 结构
形成硅化物
淀积氧化层 反应离子刻蚀氧化层，形成侧壁氧化层 淀积难熔金属Ti或Co等 低温退火，形成C-47相的TiSi2或CoSi 去掉氧化层上的没有发生化学反应的Ti或Co 高温退火，形成低阻稳定的TiSi2或CoSi2
氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层
消除损伤
退火方式：
炉退火
快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)
氧化工艺
氧化：制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材料，
去掉氮化硅层
P阱离子注入，注硼
推阱
去掉N阱区的氧化层 退火驱入
形成场隔离区
生长一层薄氧化层 淀积一层氮化硅
光刻场隔离区，非隔离区被 光刻胶保护起来
反应离子刻蚀氮化硅 场区离子注入 热生长厚的场氧化层 去掉氮化硅层
形成多晶硅栅
生长栅氧化层 淀积多晶硅 光刻多晶硅栅 刻蚀多晶硅栅
掺杂的均匀性好 温度低：小于600℃ 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂
离子注入系统的原理示意图
离子注入到无定形靶中的高斯分布情况
退火
退火：也叫热处理，集成电路工艺中所有的 在氮气等不活泼气氛中进行的热处理过程都 可以称为退火
Salicide工艺
淀积多晶硅、刻蚀 并形成侧壁氧化层；
淀积Ti或Co等难熔 金属
RTP并选择腐蚀侧 壁氧化层上的金属；
最后形成Salicide 结构
形成硅化物
淀积氧化层 反应离子刻蚀氧化层，形成侧壁氧化层 淀积难熔金属Ti或Co等 低温退火，形成C-47相的TiSi2或CoSi 去掉氧化层上的没有发生化学反应的Ti或Co 高温退火，形成低阻稳定的TiSi2或CoSi2
氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
24~32
Ceramic Plastic
2.54 mm (100miles)
Surface Mount
SOP Small Outline Package
QFP Quad-Flat
Pack
封裝型式
Shape
Typical Features
Material Lead Pitch No of I/O
Plastic
半导体封装制程与设备材料知识简介
Prepare By：William Guo 2007 . 11 Update
半导体封装制程概述
半导体前段晶圆wafer制程 半导体后段封装测试
封装前段（B/G-MOLD）－封装后段（MARK-PLANT）－测试
封装就是將前製程加工完成後所提供晶圓中之每一顆IC晶粒獨立分離，並外 接信號線至導線架上分离而予以包覆包装测试直至IC成品。
Wafer Mount
Plasma
UV Cure (Optional)
Wire Bond
Molding
Post Mold Cure Laser mark
Laser Cut
Package Saw
Cleaner
Memory Test
Card Asy
Card Test
Packing for Outgoing
製造完成
Through Hole Mount
DIP
Dual In-line Package
封 裝 型 式 (PACKAGE)
Shape
Typical Features
Material Lead Pitch No of I/O
Ceramic Plastic
2.54 mm (100miles)
8 ~64
20~40
Surface Mount
PLCC
Plastic Leaded Chip Carrier
VSQF
Very Small Quad Flatpack
封裝型式
Shape
Typical Features
Material Lead Pitch No of I/O
Ceramic
1.27 mm (50miles) j-shape bend 4 direction
lead
18~124
Ceramic
0.5 mm
32~200
SMT (Optional)
Taping (Optional)
Die Saw
Assembly Main Process
Grinding (Optional)
Die Bond
Detaping (Optional)
Die Cure (Optional)
1.27 mm (50miles) 2 direction
lead
8 ~40
Plastic
1.0, 0.8, 0.65 mm
4 direction lead
88~200
Surface Mount
FPG
Flat Package of Glass
LCC
Leadless Chip
Carrier
封裝型式
Shape
SIP
Single In-line Package
Plastic
2.54 mm (100miles) 1 direction
lead
3~25
Through Hole Mount
ZIP
Zigzag In-line Package
S-DIP
Shrink Dual In-line
Package
封裝型式
Shape
半导体设备供应商介绍-前道部分
半导体设备供应商介绍-前道部分
常用术语介绍
1. SOP-Standard Operation Procedure 标准操作手册 2. WI – Working Instruction 作业指导书 3. PM – Preventive Maintenance 预防性维护 4. FMEA- Failure Mode Effect Analysis 失效模式影响分析 5. SPC- Statistical Process Control 统计制程控制 6. DOE- Design Of Experiment 工程试验设计 7. IQC/OQC-Incoming/Outing Quality Control 来料/出货质量检验 8. MTBA/MTBF-Mean Time between assist/Failure 平均无故障工作时间 9. CPK-品质参数 10. UPH-Units Per Hour 每小时产出 11. QC 7 Tools ( Quality Control 品管七工具 ) 12. OCAP ( Out of Control Action Plan 异常改善计划 ) 13. 8D ( 问题解决八大步骤 ) 14. ECN Engineering Change Notice ( 制程变更通知 ) 15. ISO9001， 14001 – 质量管理体系
Package
PBGA
Pin Grid Array
封裝型式
Shape
Typical Features
Material Lead Pitch No of I/O
Ceramic Plastic
2.54 mm (100miles) half-size pitch in the
width direction
Typical Features
Material Lead Pitch No of I/O
Plastic
2.54 mm (100miles) 1 direction
lead
16~24
Plastic
1.778 mm (70miles)
20 ~64
Through Hole Mount
SK-DIP
Skinny Dual In-line
Deposition (沉积)
WireBonding (焊线)
Lithography (微影)
Wafer Inspection (晶圆检查) 前段結束
Molding (塑封)
Laser mark (激光印字)
Laser Cut & package saw Testing
(切割成型)
(测试)
Package (包装)
半导体制程
IC制造开始
Wafer Cutting (晶圆切断)
Wafer Reduce (晶圆减薄)
Etching (蚀刻)
后段封装开始
Diffusion Ion
Implantation (扩散离子植入)
Grind & Dicing (晶圓研磨及切割)
Die Attach (上片)
Oxidization (氧化处理)
Typical Features
Material Lead Pitch No of I/O
1.27, 0.762 mm (50, 30miles)
Ceramic 2, 4 direction lead
20~80
Ceramic
1.27,1.016, 0.762 mm (50, 40, 30
miles)