两级CMOS运算放大器的设计与spectrum仿真
实验三 两级运放原理图设计及仿真
• 参考过程：
(1)选取电路结构； (2)确定工作点：由功耗、增益等要求选取各支路的工作电流； 如参考电路2:
g m 2 Cox (W / L ) I DS / 2 1 1 ro go I DS
压摆率：SR = M1过驱动电压 × 单位增益带宽 (3)确定MOS尺寸
(4)仿真验证
静态功耗≤5mW 电源电压:|1.8V|±10%; 工作温度范围 -20～80℃; 工艺：SMIC 0.18um CMOS
输出摆幅≥ ±1V;
失调≤ ±10mV; 噪声≤ 200(1kHz时);
参考电路1：
VDD M3 x iref vin1 M1 Vn Id5 M8 3 M5 M2 vin2 CL M7 y M4 M6
实验报告： 描述设计仿真过程；
描述参数估算过程； 描述性能参数仿真过程及结果，并进行分析；
• 设计指标要求：
开环增益≥60dB; 单位增益带宽≥50MHz; 摆率(Slew Rate)≥ 5V/us; 相位裕度≥50 ICMR ≥ ±0.8V; CMRR ≥50dB; PSRR ≥50dB;
实验三 两级CMOS运放的原理图设计及仿真
Hale Waihona Puke 验目的： 掌握采用cadence实现模拟IC原理图设计的方法； 掌握集成运算放大器设计的参数估算方法； 掌握集成运算放大器主要参数的仿真方法；
两级运算放大器设计文档-20150116
点，使补偿后的运放只有一个极点。这就要求：
fZ
1
2
CC
(
g
m
1 6
RZ
)
gm6
2 CL
RZ
CC CL gm6 CC
(b) 消去零点。即将零点移至无穷远处。这就要求
gm6Rz 1
(c) 将零点移到左半平面略大于 GBW 的位置。一般为 1.2 倍 GBW 处（why？）， 原因：1,2GBW 处的零点既不影响幅度特性，又能很好地贡献相位裕度。
=
������������ ������������
=
������������1 2������������������
=
������������1 ������������1
������������1
1 2������������������
（5）
B 相位补偿分析：
如图 1 电路，加入一个与 Cc 的串联电阻之后，电路的零点变为：
第六章 仿真
6.1 直流增益、带宽和相位裕度
结果说明
A1 A2 增益 3dB带宽 增益带宽积 相位裕度
16.64 20.8 50.8dB 4.2MHZ 1.88GHZ 62deg
仿真结果图示
6.2 偏置电路设计：
注：此电路没有做输入偏置，后续工作应做一个 342mv 的偏置供输入。
放大器 symbol 测试
W 502.392u 502.392u 155.416u 155.416u 342.083u 104.154u 849.32u 306.99u
5.4 计算&仿真参数
DC参数 Vout Vp Vgs1 Vgs2 id1 id2
CMOS运算放大器的分析及设计毕业设计论文(可编辑)
摘要随着集成电路工艺的发展,CMOS电路由于其低成本、低功耗以及速度的不断提高,在集成电路中获得越来越广泛的应用。
CMOS运算放大器也因其独特的性能优势常被用于模拟集成系统或子系统中,它的性能的好坏直接决定了整个模拟集成系统性能的好坏。
因此,有必要对用CMOS运算放大器进行深入的学习和研究。
CMOS运算放大器作为模拟集成电路最重要的功能模块,其设计一般包括以下几个步骤:确定设计要求;设计或综合;仿真;几何版图设计;版图后仿真;流片;测试。
本论文主要对两级CMOS运算放大器进行了前端设计及仿真。
论文在确定了两级CMOS运放设计规范要求的基础上,设计了两级CMOS运算放大器的基本电路结构,分析了各组成模块的电路功能,,通过分析性能参数与MOS管几何参数的关系,得到了电路中各MOS管的宽长比。
论文在介绍仿真环境OrCAD的结构特点及其工作性能的基础上,对所设计的电路进行了PSpice软件仿真,得到了设计电路的直流工作点、瞬态以及频率特性的仿真结果。
仿真结果分析表明所设计的电路符合预期的设计要求和设计指标,也验证了设计的两级CMOS运算放大器的可靠性和可行性。
关键词:CMOS;运算放大器;PSpice仿真;小信号放大;频率响应AbstractWith the development of CMOS technique, CMOS integratedcircuits have become the mainstream of integrated circuits techniques, due to its low cost, low power consumption and continuously improved speed. As the CMOS process has good performance merits, therefore the operational amplifier combined with CMOS technique has been widely used because of its unique performance.As the most important functional module in analog integrated circuits, the design of CMOS operational amplifier includes several steps as follows: determination design requirements, design or synthesis, simulation, design geometric layout, post-layout simulation, tape-out and test. The formal steps of the design of the two-stage CMOS operational amplifiers was provided in this paper, and the basic circuit structures of the two-stage CMOS operational amplifier was introduced. Based on determining the op-amp design specifications, the relationship between performance parameters and transistor geometry parameters was analyzed and the ratio of the transistors width to length was calculated. As a kind of simulation tool, the structural characteristics and work performance of OrCAD was described in detail. The feasibility of the design was determined by using PSpice simulation. Analysis of bias point, transient and the frequencycharacteristics of the circuit have been completed in this paper, and the simulation results showed that the designed circuit meets the design requirements and targets, also design the reliability and feasibility of the two-stage CMOS operational amplifier has been comfired.Key words: CMOS;Operational amplifier;Pspice simulation;Small signal amplification;Frequency response 毕业设计(论文)原创性声明和使用授权说明原创性声明本人郑重承诺:所呈交的毕业设计(论文),是我个人在指导教师的指导下进行的研究工作及取得的成果。
全差分运放实验
两级CMOS全差分运算放大器的设计和仿真 (2)1、软件的安装 (2)1.1 Cadence orcad的安装 (2)1.2 Hspice的安装 (2)1.3Cosmos Scope的安装 (2)2、实验要求 (2)3、电路图手工计算 (3)3.1 运放主结构计算 (3)3.2 偏置电路 (5)3.3 共模反馈电路 (7)4、使用Orcad绘制电路图 (7)5、电路仿真 (11)6、仿真结果查看 (13)7、其他性能参数的仿真 (15)两级CMOS全差分运算放大器的设计和仿真1、软件的安装在该试验中要用到三个软件，分别为Cadence orcad（绘制电路图与网表提取工具），Hspice （电路仿真工具）和Cosmos Scope（仿真结果查看工具）。
所有用到的软件安装程序均放在D盘EDA文件夹中。
1.1 Cadence orcad的安装打开D盘中的\eda\OrCad9.23，点击Setup.exe，点击下一步，到输入Install Code步骤，打开Crack文件夹中的Install.tex文件，将Orcad Capture后面的码复制到Install Code里，然后点击下一步。
直至安装完毕。
1.2 Hspice的安装打开D盘eda\hspice_vA-2008.03，点击Hspice的安装程序进行安装，均点击下一步，直至安装结束。
然后将该文件夹中的hspice2008.lic文件拷贝到C:\synopsys\Hspice_A-2008.03下。
右键点击电脑桌面我的电脑/属性/高级/环境变量/系统变量（如果只想让管理员用，则是administrator的用户变量）/新建/变量名lm_license_file 变量值就是license文件的路径，/hspice2008.lic，也就是变量值为C:\synopsys\Hspice_A-2008.03\hspice2008.lic 然后确定。
1.3Cosmos Scope的安装打开D盘eda\cosmos2007\HSpice_CosmosScope_Z-2007.03-SP1_win，点击安装程序进行安装。
cadence学习02
模拟电路设计实验CMOS两级共源运算放大器设计与仿真【实验目的】运算放大器的设计可以分为较为独立的两个步骤。
第一步是选择或搭建运算放大器的基本结构，绘出电路原理图。
一般来说，决定好了电路的结构以后，应避免更改，除非有些性能要求必须通过改变电路结构来实现。
结构确定后要即要选择直流电流，手工设计管理尺寸，以及设计补偿电路等，这个步骤包含了电路设计的绝大部分工作。
为了满足运算放大器的交流和直流要求，所有管子都应该先计算除合适的尺寸，然后在手工计算的基础上，运用计算机模拟点电路进行吊事和修改。
选用差分输入单端输出的两级共源放大器结构，通过设计过程讲理论运用到实际设计中，通过本设计对集成电路的设计与仿真有工程实际应用方面的认识。
第一步，选择或搭建运算放大器的基本结构，绘制出电路原理图。
第二步，选择直流电流，手工设计管子尺寸，以及设计补偿电路等。
【实验原理】本实验设计一个差分输入单端输出的两级共源放大器，其原理图如图3.27所示。
第一级为带有镜像电流源负载的攻击放大器，要求M3和M4宽长尺寸相同，M1和M2宽长比尺寸相同。
有源负载中只有一个晶体管采用二极管连接方式，电路时不对称的，半路方式不再适用。
第二季为一个简单的共源级放大电路。
两级运算放大器的电路具有两个高阻结点A和B，也就是说电路存在两个主极点，因而降低了运算放大器的相位裕度。
为了使运算器稳定工作，通常在两级运算放大器的第一级和第二级之间假如补偿电容，即在A点和B点之间加入补偿电容C，通过补偿电容的反馈作用，把两个极点分开。
1、密勒补偿与稳定性分析运算放大器一般以负反馈方式应用来获得一个很准确的转移函数。
如果回路增益很高，则可用反馈网络精确控制前向转移函数。
)()(1)()()(s F s A s A s V s V in out +=稳定性是由单位开环增益的相位值决定的，即由相位裕度决定，一般运算放大器的相位裕度要求在60°左右。
补偿电容的作用是削弱主极点的影响而扩大运算放大器的频宽。
CMOS 两级运算放大器设计
第一章 概述
本设计要完成的电路如图 1 所示。该运放采用两级结构，第一级是差分对输入，镜 像电流源作负载，第二级是共源输入，电流源负载。由于两级结构至少有两个极点，相 位偏移达到至少 180°，因此用密勒电容进行补偿，同时为增大相位裕度，在密勒电容 前串接一个电阻，此处用 MOS 管实现，来引入一个零点，增大相位裕度。偏置电路采 用微电流源，或恒 Gm 偏置，使偏置不受电源的影响。本设计电源电压采用 5V，负载 电容 3pF。
1
M1 VN
M2 VP
2
3
M3
M4
GND 图 3 第一级等效电路
图 4 第一级小信号等效电路
由图 4 得第一级共模增益
− 1 || ro3,4
Acm1 ≈
2gm3,4 2
1 2 g m1,2
+
ro5
≈− 1
gm1,2
1 + 2gm1,2ro5 gm3,4
两级运放的 CMRR 与第一级的 CMRR 相等，故
0.9(VDD-VSS)]
静态功耗 开环直流增益 单位增益带宽
≤ 2mW ≥ 80 dB Maximize
相位裕量 转换速率 共模抑制比 负电源抑制比 等效输入噪声
≥ 60 degree ≥ 30 V/us ≥ 60dB ≥ 80dB ≤ 300 nV/rt Hz@1KHz
第 2 页 / 共 26 页
+ RO (Cc
+ CL )⎤⎦ +1
其中 ξ = CECc + CECL + CcCL
在 CE << Cc ,CL 时，两个极点分别为
( )( ) ( ) ( ) ( ) ϖ p1 = RS
CMOS两级运算放大器-设计分析报告
CMOS两级运算放大器-设计报告————————————————————————————————作者：————————————————————————————————日期：CMOS两级运算放大器设计及仿真实验报告班级：学号：姓名：日期：一、运算放大器设计简介运算放大器是许多模拟及数模混合信号系统中一个十分重要的部分。
各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。
运算放大器的设计可分为两个步骤。
第一步是选择或搭建运放的基本结构，绘出电路结构草图。
确定好的电路结构不能轻易修改。
运算放大器的电路结构确定之后需要选择直流电流，手工设计管子尺寸，以及设计补偿电容等关键参数。
为了满足运放的交流和直流需要，所有管子必须设计出合适尺寸。
在手工计算的基础上，运用CandenceVirtuoso电路设计软件进行图形绘制，参数赋值，仿真分析。
在分析仿真结果的基础上判断电路是否符合设计要求。
若不符合，再回到手工计算，调试电路。
二、设计目标电路参数要求：(1)直流或低频时的小信号差模电压增益Avd = 4000V/V(72dB)(2)增益带宽积GBW = 10MHz(3)输入共模电压范围Vcm,min = 0.4V，Vcm,max = 1.5V(4)输出电压摆幅0.2V < Vout < 1.5V(5)相位裕度PM = 60(6)负载电容CL = 1pF(7)电源电压VDD = 1.8V使用CMOS-90nm工艺库。
三、电路设计1.电路结构最基本的CMOS二级密勒补偿运算跨导放大器的结构如下图所示。
主要包括四大部分：第一级双端输入单端输出差分放大级、第二级共源放大级、直流偏置电路及密勒补偿电路。
2.电路描述输入级放大电路由PM0、PM2、NM1、NM3组成，其中PM0与PM2组成电流源偏置电路，NM1与NM3组成差分放大电路，输入端分别为IN1和IN2，单端输出。
如下图所示。
输出级放大电路由PM1和NM4组成，其中PM1为共源放大级电路，NM4为电流源偏置电路。
CMOS两级运放设计解读
CMOS两级运放的设计1 设计指标在电源电压 0-5V,采用 0.5um 上华 CMOS 工艺。
完成以下指标：共模输入电压开环直流增益单位增益带宽相位裕度转换速率负载电容静态功耗电流共模抑制比PSRR固定在〔V DD V SS〕260dB30MHZ60deg ree30Vus3 pF1mA60dB60dB2 电路分析2.1 电路图2.2 电路原理分析两级运算放大器的电路结构如图 1.1 所示，偏置电路由理想电流源和 M8 组成。
M8 将电流源提供的电流转换为电压， M8 和 M5 组成电流镜， M5 将电压信号转换为电流信号。
输入级放大电路由 M1～ M5 组成。
M1 和 M2 组成 PMOS 差分输入对，差分输入与单端输入相比可以有效抑制共模信号干扰；M3、M4 电流镜为有源负载，将差模电流恢复为差模电压。
； M5 为第一级提供恒定偏置电流，流过 M1 ，2 的电流与流过 M3,4 的电流 Id1,2I d 3,4I d 5 / 2 。
输出级放大电路由 M6 、M7 组成。
M6 将差分电压信号转换为电流，而 M7 再将此电流信号转换为电压输出。
M6 为共源放大器， M7 为其提供恒定偏置电流同时作为第二级输出负载。
相位补偿电路由 Cc 构成，构成密勒补偿。
3 性能指标分析3.1 直流分析由于第一级差分输入对管 M1和 M2相同，有第一级差分放大器的电压增益为：gm1Av1gds2gds4第二极共源放大器的电压增益为gm6Av2gds6gds7所以二级放大器的总的电压增益为A vgm1gm62g m2gm6A v1Av2gds4g ds6gds7I 5( 2 4)I 6( 6 7)gds23.2 频率特性分析设C1为第一级输出节点到地的总电容，有C1 C GD2 C DB 2 C GD 4 C DB4 C GS6 设C2表示第二级输出节点与地之间的总电容，有C 2 C DB6 C DB7 C GD7 C L一般，由于C L远大于晶体管电容，所以C2远大于C1 , 可以解出电路的传输函数为V 0 g m1 g m6 s C c R1R2V id as2 bs 1其中：C1C 2 C c C1 C 2 R1 R2ab C1R1 C 2R2 C c g m6 R1 R2 R1 R2可以得到右半平面零点为f zg m62C c 从而电路的主极点f d1g m 6R1 R2C c而次极点f nd gm 6 C L由于C2和C C远大于C1，而C1中最主要的局部为C GS6 , C2中那么以C L 为主，经过适当近似，可以得到单位增益带宽为GBW A0 fdg m1 2C c3.3 共模抑制比分析如果运放有差分输入和单端输出，小信号输出电压可以描述为差分和共模输入电压的方程V O A dm V id A cm V ic其中A dm是差模增益，有A dm A0，A cm是共模增益。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
LAB2 两级CMOS 运算放大器的设计V SSvoutiref图 1两级CMOS 运算放大器一：基本目标：参照《CMOS 模拟集成电路设计第二版》p223.例设计一个CMOS 两级放大器，满足以下指标： 5000/(74)v A V V db = 2.5DD V V = 2.5SS V V =-5GB MHz = 10L C pF = 10/SR V s μ>out V V ±范围=2 1~2ICMR V =- 2diss P mW ≤相位裕度：60o为什么要使用两级放大器，两级放大器的优点：单级放大器输出对管产生的小信号电流直接流过输出阻抗，因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。
在单级放大器中，增益是与输出摆幅是相矛盾的。
要想得到大的增益我们可以采用共源共栅结构来极大地提高输出阻抗的值，但是共源共栅结构中堆叠的MOS 管不可避免地减少了输出电压的范围。
因为多一层管子就要至少多增加一个管子的过驱动电压。
这样在共源共栅结构的增益与输出电压范围相矛盾。
为了缓解这种矛盾引进了两级运放，在两极运放中将这两点各在不同级实现。
如本文讨论的两级运放，大的增益靠第一级与第二级相级联而组成，而大的输出电压范围靠第二级这个共源放大器来获得。
表1 典型的无缓冲CMOS 运算放大器特性 二：两级放大电路的电路分析：图1中有多个电流镜结构，M5,M8组成电流镜，流过M1的电流与流过M2电流1,23,45/2d d d I I I ==，同时M3，M4组成电流镜结构，如果M3和M4管对称，那么相同的结构使得在x ，y 两点的电压在Vin 的共模输入范围内不随着Vin 的变化而变化，为第二极放大器提供了恒定的电压和电流。
图1所示，Cc 为引入的米勒补偿电容。
表2m μ工艺库提供的模型参数表3 一些常用的物理常数利用表2、表3中的参数/OX ox ox C t ε=0oxK C μ'=计算得到2110/NK A V μ'≅ 262/PK A V μ'≅ 第一级差分放大器的电压增益为：1124m v ds ds g A g g -=+ （1）第二极共源放大器的电压增益为6267m v ds ds g A g g -=+ （2）所以二级放大器的总的电压增益为16261224675246672()()m m m m v v v ds ds ds ds g g g g A A A g g g g I I λλλλ===++++ （3）相位裕量有111121180tan ()tan ()tan ()60M GB GB GB p p z ---Φ=±---=o o 要求60°的相位裕量，假设RHP 零点高于10GB 以上11102tan ()tan ()tan (0.1)120v GBA p ---++= 102tan ()24.3GBp -= 所以2 2.2p GB ≥ 即622.2()m m L cg gC C > 由于要求60o的相位裕量，所以626210()10m m m m c cg gg g C C >⇒>可得到 2.20.2210LcL C C C >== 因此由补偿电容最小值，为了获得足够的相位裕量我们可以选定Cc=3pF 考虑共模输入范围：在最大输入情况下，考虑M1处在饱和区，有3131(max)(max)DD SG n IC n TN IC DD SG TN V V V V V V V V V V --≥--⇒≤-+ （4）在最小输入情况下，考虑M5处在饱和区，有1515(min)(min)IC SS GS Dsat IC SS GS Dsat V V V V V V V V --≥⇒≤++ （5）而电路的一些基本指标有11m v Cg p A C =-（6）（7）（8） 1m Cg GB C =（9） CMR: 正的CMRin31()()DD T T V V V +（最大）=V 最大最小 (10)负的CMRin15()()SS T DS V V V ++（最小）=V 最大饱和 (12)由电路的压摆率5d CI SR C =得到 5d I =(3*10-12)()10*106)=30μA(为了一定的裕度，我们取40iref A μ=。
)则可以得到，1,23,45/220d d d I I I A μ===下面用ICMR 的要求计算(W/L)353'2331()()[]DD SG TN I WL K V V V =-+≅11/1 所以有3()W L =4()WL=11/1由1m Cg GB C =，GB=5MHz ，我们可以得到6121510231094.2m g s πμ-=⨯⨯⨯⨯= 即可以得到2m112'1g (/)(/)2/12N W L W L K I ==≅ 用负ICMR 公式计算5Dsat V 由式（12）我们可以得到下式15(min)IC SS GS Dsat V V V V =++如果5DS V 的值小于100mv ，可能要求相当大的5(/)W L ，如果5Dsat V 小于0，则ICMR 的设计要求则可能太过苛刻，因此，我们可以减小5I 或者增大5(/)W L 来解决这个问题，我们为了留一定的余度我们(min)IC V 等于为下限值进行计算152511(min)Dsat IC TN SS I V V V V β=---（）则可以得到的5Dsat V 进而推出555'2552(/)()Dsat S W L K V ==（I ）11/1≅即有58(/)(/)11/1W L W L =≅为了得到60°的相位裕量，6m g 的值近似起码是输入级跨导1m g 的10倍（allen 书例），我们设6110942m m g g s μ==，为了达到第一级电流镜负载（M3和M4）的正确镜像，要求46SG SG V V =，图中x ，y 点电位相同我们可以得到6644(/)(/)64/1m m g W L W L g ==进而由6m g =我们可以得到直流电流 22m6m667''6666g g 113.72(/)2d d I I A K W L K S μ==== 同样由电流镜原理，我们可以得到7755(/)(/)32/1d d I W L W L I == 三：指标的仿真和测量电路基本元件的spice网表.lib'c:\synopsys\' ttm1 x vin vn vss mn w=2u l=1um2 y vin vn vss mn w=2u l=1um3 x x vdd vdd mp w=11u l=1um4 y x vdd vdd mp w=11u l=1um5 vn 3 vss vss mn w=11u l=1um6 vout y vdd vdd mp w=64u l=1um7 vout 3 vss vss mn w=32u l=1um8 3 3 vss vss mn w=11u l=1uIref vdd 3 40uVdd vdd 0 dcVss vss 0 dcVin vin 0 dc 0.end1、DC分析图2 VOUT、M5管电流、M7管电流、Vx与Vy与输入共模电压变化的关系Vss<vin<Vth+VssM1,M2,M3,M4工作在截止区。
由于管子宽长比的设定而使得M1,M2,M3,M4都工作截止区时V （x），V（y）点的的电压大约在左右，因此M6的V sg小于其阈值电压，M6处于截止状态。
此时M5,M7的Vgs相等为定值，即为M8与电流源内阻的分压，且大于其阈值电压，故M5,M6管子应当处于饱和或者线性区，而此时Vss的电流接近40u，即接近Iref，所以M5，M7管子电流接近0，因此我们可以得到M5,M7管都处于线性区。
Vin> Vth+VssV不是很大，这样导致Vx的电压M3，M4工作在饱和区。
而由于此时电流不是很大，导致SG 3,4还是比较高，所以M1，M2工作在饱和区。
M5由于这个时候的电流不很大，仍然工作在线性区。
即这时M1,M2,M3,M4都工作在饱和区，M5工作在线性区. M6会随着Vx电压的下降而导通。
而刚开始导通时，Vout 的比较小(这是由于M7管此时仍然处于线性区，DS7V 较小)，SD6V 比较大而使得M6管工作在饱和区。
随着Vin 的进一步的增大，M5的电流增大，M5的漏极电压也随着增大，最后一直到M1,M2,M3,M4，M5都工作在了饱和区。
而此时Vy 的电压变得恒定了。
2、测量输入共模范围运算放大器常采用如图3所示的单位增益结构来仿真运放的输入共模电压范围，即把运放的输出端和反相输入端相连，同相输入端加直流扫描电压，从负电源扫描到正电源。
得到的仿真结果如图3所示（利用MOS 管的GD 极性相反来判断放大器的同相端与反相端）V INV DDV SSI DDI SSC LV OUT图3 测量共模输入范围的原理图图4 测量共模输入范围的电路图图5 运放的输入共模电压范围从图中可以得到输入共模范围满足设计指标(-1V~2V)3、测量输出电压范围在单位增益结构中，传输曲线的线性收到ICMR 限制。
若采用高增益结构，传输曲线的线性部分与放大器输出电压摆幅一致，图6为反相增益为10的结构，通过R L 的电流会对输出电压摆幅产生很大的影响，要注意对其的选取，这里我们选取R L =50K Ω，R=60K Ω.图8为输出电压范围V V DDV SSC LV OUT 10RRRL图6 测量输出电压范围的原理图图7 测量输出电压范围的电路图图8 输出电压的范围可以看出输出电压摆率大概在-2V~2V之间，基本满足要求4、测量增益与相位裕度相位裕度是电路设计中的一个非常重要的指标，用于衡量负反馈系统的稳定性，并能用来预测闭环系统阶跃响应的过冲，定义为：运放增益的相位在增益交点频率时（增益幅值等1的频率点为增益交点），与-180°相位的差值。
图9 测量增益与相位裕度的原理图（a）（b ）图10 运放的交流小信号分析从图中看出，相位裕度63°，增益66dB ，增益指标未达到，单位增益带宽仅有4GB 左右 5、电路存在的问题与解决1、共模输入范围的下限可以进一步提高。
这时我们观察计算过程发现它主要由M5管来确定。
为了能够使范围下限更小，我们加大M5管宽长比，以降低M5管的饱和电压 ，这样M7和M8的宽长比也要按比例往上调。
当（W/L=50/1）可以实现指标。
此时7(/)144/1W L =、85(/)(/)50/1W L W L == 。