实验四译码显示电路
译码显示电路实验报告
一、实验目的1. 熟悉译码显示电路的基本原理和组成；2. 掌握译码器和显示器的功能及使用方法；3. 通过实验，验证译码显示电路的工作性能；4. 培养动手实践能力和团队协作精神。
二、实验原理译码显示电路是一种将数字信号转换为可直观显示的图形或字符的电路。
它主要由译码器和显示器两部分组成。
译码器将输入的数字信号转换为对应的控制信号，显示器则根据这些控制信号显示相应的图形或字符。
1. 译码器：译码器是一种多输入、多输出的组合逻辑电路，其作用是将输入的二进制代码转换为输出的一组控制信号。
常见的译码器有二进制译码器、十进制译码器等。
2. 显示器：显示器用于显示译码器输出的控制信号。
常见的显示器有七段显示器、液晶显示器等。
本实验采用七段显示器，它由七个独立的段组成，通过控制每个段的亮与灭，可以显示0-9的数字以及其他符号。
三、实验仪器与器材1. 实验箱；2. 译码器（例如：74LS47）；3. 显示器（例如：七段显示器）；4. 连接线；5. 示波器（可选）；6. 电源。
四、实验步骤1. 熟悉实验箱和实验器材，了解译码器和显示器的功能及使用方法。
2. 按照实验原理图连接译码器和显示器，确保连接正确无误。
3. 在译码器输入端输入二进制代码，观察显示器是否按照预期显示相应的数字或符号。
4. 调整译码器的输入代码，验证译码器的工作性能。
5. （可选）使用示波器观察译码器和显示器的信号波形，进一步分析电路工作原理。
6. 记录实验数据，撰写实验报告。
五、实验结果与分析1. 当译码器输入端输入二进制代码时，显示器按照预期显示相应的数字或符号。
2. 调整译码器的输入代码，显示器能够正确显示相应的数字或符号。
3. 通过实验，验证了译码显示电路的基本原理和组成，掌握了译码器和显示器的功能及使用方法。
4. 在实验过程中，注意观察译码器和显示器的信号波形，有助于理解电路工作原理。
六、实验总结1. 本实验成功实现了译码显示电路的基本功能，验证了译码器和显示器的工作性能。
实验四编码器,译码器,数码管(定稿)
实验四编码器、译码器、数码管一、实验目的1．掌握编码器、译码器和七段数码管的工作原理和特点。
2．熟悉常用编码器、译码器、七段数码管的逻辑功能和他们的典型应用。
3. 熟悉“数字拨码器”（即“拨码开关”）的使用。
二、实验器材1. 数字实验箱 1台2. 集成电路：74LS139、 74LS248、 74LS145、 74LS147、 74LS148 各1片74LS138 2片3. 电阻： 200Ω 14个4. 七段显示数码管：LTS—547RF 1个三、预习要求1．复习编码器、译码器和七段数码管的工作原理和设计方法。
2. 熟悉实验中所用编码器、译码器、七段数码管集成电路的管脚排列和逻辑功能。
3. 画好实验用逻辑表。
四、实验原理和电路按照逻辑功能的不同特点，常把数字电路分成两大类：一类叫做组合逻辑电路，另一类叫做时序逻辑电路。
组合逻辑电路在任何时刻其输出信号的稳态值，仅决定于该时刻各个输人端信号的取值组合。
在这种电路中，输入信号作用以前电路的状态对输出信号无影响。
通常，组合逻辑电路由门电路组成。
（一）组合逻辑电路的分析方法：a．根据逻辑图，逐级写出函数表达式。
b．进行化简：用公式法或图形法进行化简、归纳。
必要时，画出真值表分析逻辑功能。
（二）组合逻辑电路的设计方法：从给定逻辑要求出发，求出逻辑图。
一般分以下四步进行。
a．分析要求：将问题分析清楚，理清哪些是输入变量，哪些是输出函数。
进行逻辑变量定义（即定义字母A、B、C、D ……所代表的具体事物）。
b. 根据要求的输入、输出关系，列出真值表。
c. 进行化简：变量比较少时，用图形法；变量多时，可用公式法化简。
化简后，得出逻辑式。
d. 画逻辑图：按逻辑式画出逻辑图。
进行上述四步工作，设计已基本完成，但还需选择元件——数字集成电路，进行实验论证。
值得注意的是，这些步骤的顺序并不是固定不变的，实际设计时，应根据具体情况和问题难易程度进行取舍。
（三）常用组合逻辑电路：1．编码器编码器是一种常用的组合逻辑电路，用于实现编码操作。
实验四 7段数码显示译码器设计
实验四 7段数码显示译码器设计一、实验目的（1）学习7段数码显示译码器设计；（2）学习VHDL的CASE语句应用及多层次设计方法。
二、实验内容用一个4位二进制加法计数器和一段7段译码器组成电路，并用数码8显示译码输出。
三、实验条件QUARTUSII软件，GW48试验箱，计算机。
四、实验设计（1）系统的原理框图（2）VHDL源程序--四位计数器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT4 ISPORT (CLK, CLR, ENA:IN STD_LOGIC;CQ:OUT INTEGER RANGE 0 TO 15;CO:OUT STD_LOGIC);END ENTITY CNT4;ARCHITECTURE ART OF CNT4 ISSIGNAL CQI:INTEGER RANGE 0 TO 15;BEGINPROCESS (CLK,CLR,ENA) ISBEGINIF CLR='1' THEN CQI<=0;ELSIF CLK'EVENT AND CLK='1' THENIF ENA='1' THENCQI<=CQI+1;END IF;END IF;END PROCESS;PROCESS (CLK,CQI)ISBEGINIF CLK'EVENT AND CLK='1' THENIF CQI=15 THEN CO<='1';ELSE CO<='0';END IF;END IF;END PROCESS;CQ<=CQI;END ARCHITECTURE ART;--7位译码器LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;ENTITY DECL7S ISPORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) ; END ;ARCHITECTURE one OF DECL7S ISBEGINPROCESS( A )BEGINCASE A ISWHEN "0000" => LED7S <= "0111111" ;WHEN "0001" => LED7S <= "0000110" ;WHEN "0010" => LED7S <= "1011011" ;WHEN "0011" => LED7S <= "1001111" ;WHEN "0100" => LED7S <= "1100110" ;WHEN "0101" => LED7S <= "1101101" ;WHEN "0110" => LED7S <= "1111101" ;WHEN "0111" => LED7S <= "0000111" ;WHEN "1000" => LED7S <= "1111111" ;WHEN "1001" => LED7S <= "1101111" ;WHEN "1010" => LED7S <= "1110111" ;WHEN "1011" => LED7S <= "1111100" ;WHEN "1100" => LED7S <= "0111001" ;WHEN "1101" => LED7S <= "1011110" ;WHEN "1110" => LED7S <= "1111001" ;WHEN "1111" => LED7S <= "1110001" ;WHEN OTHERS => NULL ;END CASE ;END PROCESS ;END ;--顶层文件LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY LED16 ISPORT(CLOCK0, RST0,ENA0: IN STD_LOGIC;LED: OUT STD_LOGIC_VECTOR(6 DOWNTO 0);OUT0: OUT STD_LOGIC);END ENTITY LED16;ARCHITECTURE ART1 OF LED16 ISCOMPONENT CNT4 ISPORT (CLK, CLR, ENA:IN STD_LOGIC;CQ:OUT INTEGER RANGE 0 TO 15;CO:OUT STD_LOGIC);END COMPONENT;COMPONENT DECL7S ISPORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) ;END COMPONENT;SIGNAL TMP : INTEGER RANGE 0 TO 15;BEGINU1:CNT4 PORT MAP(CLOCK0,RST0,ENA0,TMP,OUT0);U2:DECL7S PORT MAP(CONV_STD_LOGIC_VECTOR(TMP,4),LED);END ARCHITECTURE ART1;（3）管脚锁定五、实验结果及总结（1）系统仿真情况（2）硬件验证情况每按动两下键8，数码管显示的数字就会增加1，当显示F时，再按两下数码管变为0，LED8变亮，再按两下后变灭。
显示电路的设计与实现
实验四显示电路设计与实现一.实验目的1．掌握中规模集成电路译码器74LS47，74LS48,CD4511的功能及应用。
2．掌握LED共阴，共阳数码管的及显示电路的工作原理及应用。
二．实验仪器及设备1．数字逻辑实验箱2．万用表1只3．元器件:显示译码器芯片74LS47(共阳）、78LS48、74LS248、CD4511（共阴）.（74LS90, 74LS49 ，74LS249,74ls48，）2块;共阴（共阳）型LED数码管２块；电阻，导线若干三. 实验原理（一)数码的显示方式数码的显示方式一般有三种:第一种是字型重叠式；第二种是分段式；第三种是点阵式.目前以分段式应用最为普遍,主要器件是七段发光二极管（LED)显示器。
它可分为两种，一是共阳极显示器（发光二极管的阳极都接在一个公共点上），另一是共阴极显示器（发光二极管的阳极都接在一个公共点上，使用时公共点接地）。
下图5—2（a）、5-2(b)分别是共阴管和共阳管的电路，5-3(a）、5-3（b）分别是共阴管和共阳管的引出脚功能图。
4—1（a）4-1（b)4—2 （a）4-2(b）一个LED数码管可用来显示一位0~9十进制数和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光(通常为红、绿、黄、橙色）的颜色不同略有差别,通常约为2~2。
5V,每个发光二极管的点亮电流在5~10mA。
（二）译码驱动器LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要有译码功能，还要有相当的驱动能力。
常用的显示译码器芯片如：74LS47(共阳)、78LS48、74LS248、CD4511（共阴）。
1.74LS48共阴极译码驱动器它的引脚排列为：图4—3 74LS48的引脚排列它的功能表为：表4—1 74LS48的功能表输入输出D C B A a b c d e f g××××××0（输入) 0 0 0 0 0 0 00 ××××× 1 1 1 1 1 1 1 1 81 0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 0 0 0 0 1 1 1 1 1 1 1 0 01 1 ×0 0 0 1 1 0 1 1 0 0 0 0 12 1 ×0 0 1 0 1 1 1 0 1 1 0 1 23 1 ×0 0 1 1 1 1 1 1 1 0 0 1 34 1 ×0 1 0 0 1 0 1 1 0 0 1 1 45 1 ×0 1 0 1 1 1 0 1 1 0 1 1 56 1 ×0 1 1 0 1 0 0 1 1 1 1 1 67 1 ×0 1 1 1 1 1 1 1 0 0 0 0 78 1 × 1 0 0 0 1 1 1 1 1 1 1 1 89 1 × 1 0 0 1 1 1 1 1 1 0 1 1 910 1 × 1 0 1 0 1 0 0 0 1 1 0 111 1 × 1 0 1 1 1 0 0 1 1 0 0 112 1 × 1 1 0 0 1 0 1 0 0 0 1 113 1 × 1 1 0 1 1 1 0 0 1 0 1 114 1 × 1 1 1 0 1 0 0 0 1 1 1 115 1 × 1 1 1 1 1 0 0 0 0 0 0 02.74LS47共阳极译码驱动器它的引脚排列与74LS48的引脚排列一模一样，两者的功能也差不多。
译码电路
实验四译码显示电路
学院：信息科学与技术学院
专业：电子信息工程
一实验目的
1.掌握发光二级管，数码管工作原理，结构，使用方法；
2.掌握集成译码显示电路。
二实验器材
74LS247，BS201数码管（共阳），CD4008B,74LS00。
三实验原理
数字系统中的测量，运算结果需十进制显示，常用发光二极管，LED,LCD
1.发光二极管导通电压1.6V左右，20MA可以很亮，响应快；
2.数码管有共阴，共阳两种，发光方式与二极管相同；
3.液晶显示器是根据内部离子电离状态使光纤线发生变化而显示的，响应慢；
4.74LS247将四位二进制数转化为数码管对应发光段而工作的。
四实验内容
1.解：运用灯泡和数码管来显示电路：
灯亮则对应数码管中对应发光二极管亮。
测试功能图为：
（1）当输入1时，数码管显示1，且对应灯泡B,C亮；
（2）当输入9时，数码管显示9，且对应灯泡A,B,C,F,G亮。
2.解：利用74LS247，BS201，CD4008B设计出的BCD码显示，当输入数字小于10时，对应十位数码管灭零；当输入数字大于等于10（小于等于15），不灭零。
（1）当输入8时，十位灭零，个位显示8；
（3）显示30.5的电路：
3.
解：
四按钮，如显示4号病房：
4.
解：74ls138功能测试。
实验四 七段数码管显示实验报告
实验四七段数码管显示实验一、实验目的掌握数码管显示数字的原理。
二、实验内容1.静态显示：数码管为共阴极，通过BCD码译码驱动器CD4511驱动，其输入端A～D输入4位BCD码，位码输入低电平选中。
按图4-1连接好电路，将8255的A口PA0～PA3与七段数码管LED1的BCD码驱动输入端A1～D1相连，8255的A口PA4～PA7与七段数码管LED2的BCD码驱动输入端A2～D2相连，8255的B口PB0～PB3与七段数码管LED3的BCD码驱动输入端A3～D3相连，8255的B口PB4～PB7与七段数码管LED4的BCD码驱动输入端A4～D4相连，8255的C口PC0～PC3分别与七段数码管LED4～LED4的位驱动输入端DG1～DG4相连。
编程从键盘上每输入4个0～9数字，在七段数码管LED4～LED4上依次显示出来。
图4-12.动态显示：数码管为共阴极，段码采用相同驱动，输入端加高电平，选中的数码管对应段点亮，位码采用同相驱动，位码输入端低电平选中，按图4-2连接好电路，图中只画了2个数码管，实际是8个数码管，将8255的A口PA0～PA7分别与七段数码管的段码驱动输入端a～g相连（32TCI0模块上的J1连32LED8模块J2），8255的C口的PC0～PC7接七段数码管的段码驱动输入（32TCI0模块上的J3连32LED8模块J1），跳线器K1连2和3。
编程在8个数码管上显示“12345678”。
按任意键推出运行。
图4-2三、编程提示1.由于DVCC卡使用PCI总线，所以分配的IO地址每台微机可能都不用，编程时需要了解当前的微机使用那段IO地址并进行处理。
2.对实验内容1，七段数码管字型代码与输入的关系如下表：四、参考流程图1.实验内容一的参考流程图图4-3 2.实验内容二的参考流程图图4-4五、参考程序1.内容一的参考程序源程序清单如下：data segmentioport equ 0c400h-0280hio8255a equ ioport+288hio8255b equ ioport+289hio8255c equ ioport+28ahio8255k equ ioport+28bhled db 3fh,06h,5bh,4fh,66h,6dh,7dh,07h,7fh,6fhmesg1 db 0dh,0ah,'Input a num (0--9),other key is exit:',0dh,0ah,'$'bz db ?cz db 04hdata endscode segmentassume cs:code,ds:datastart: mov ax,datamov ds,axmov dx,io8255k ;使8255的A口为输出方式mov ax,80hout dx,alsss0: mov si,offset bzmov cx,04hsss1: mov dx,offset mesg1 ;显示提示信息mov ah,09hint 21hmov ah,01 ;从键盘接收字符int 21hcmp al,'0' ;是否小于0jl exit ;若是则退出cmp al,'9' ;是否大于9jg exit ;若是则退出sub al,30h ;将所得字符的ASCII码减30Hmov [si],al ;存入显示缓冲区inc si ;显示缓冲区指针加1dec cx ;判断输入满4个数字吗？jnz sss1 ;不满继续mov si,offset bz ;从显示缓冲区取第一个数字的BCD 码mov al,[si]and al,0fh ;屏蔽高四位暂存ALinc si ;显示缓冲区指针加1mov ah,[si] ;取第二个数字的BCD码到AHsal ah,4h ;右移4次到高四位add al,ah ;两个BCD码合并成一个字节mov bl,al ;暂存入BLinc simov al,[si] ;取第三个数字的BCD码and al,0fhinc simov ah,[si] ;取第四个数字的BCD码到AHsal ah,4hadd ah,almov al,ahmov dx,io8255a ;从8255的A口输出（后两个数字）out dx,almov al,blmov dx,io8255b ;从8255的B口输出（前两个数字）out dx,almov al,0f0hmov dx,io8255c ;从8255的C口输出位码out dx,almov dl,0ffhmov ah,06int 21hje sss0 ;有键按下则退出exit: mov ah,4ch ;返回int 21hcode endsend start2.内容二的参考程序源程序清单如下：data segmentioport equ 0C400h-0280hio8255c equ ioport+28ahio8255k equ ioport+28bhio8255a equ ioport+288hled db 3fh,06h,5bh,4fh,66h,6dh,7dh,07h,7fh,6fh ;段码buffer1 db 01h,02h,03h,04h,05h,06h,07h,08h ;存放要显示的十位和个位con db ? ;位码data endscode segmentassume cs:code, ds:datastart: mov ax,datamov ds,axmov dx,io8255k ;将8255设为A口C口输出mov al,80hout dx,alloop2: mov al,08h ;设置数码管位计数器初值到CON mov byte ptr con,almov si,offset buffer1 ;置显示缓冲器指针SImov ah,7fh ;置位码初值disp0: mov cx,0ffffhmov bl,ds:[si] ;取显示缓冲区显示值存BXmov bh,0hpush simov dx,io8255c ;位码从C口输出mov al,ahout dx,almov dx,io8255amov si,offset led ;置led数码表偏移地址为SIadd si,bx ;求出对应的led数码mov al,byte ptr [si]out dx,al ;段码从A口输出disp1: loop disp1 ;延时mov cx,0ffffhdisp2: loop disp2ror ah,01h ;位码右移1位pop siinc si ;显示缓冲区指针加1mov al,byte ptr condec almov byte ptr con,aljnz disp0 ;数码管位计数器减1为0吗？，不为0继续mov dx,io8255a ;为0，关数码管显示mov al,0out dx,almov dl,0ffhmov ah,06int 21hje loop2 ;有键按下则退出mov ah,4ch ;返回int 21hcode endsend start实验总结：通过这次试验，我了解到自定义数据类型可以根据自己的需要方便设定，有很大的灵活性。
实验四--Δm及CVSD编译码实验
实验四--Δm及CVSD编译码实验实验四Δm及CVSD编译码实验一、实验目的1、掌握简单增量调制的工作原理。
2、理解量化噪声及过载量化噪声的定义，掌握其测试方法。
3、了解简单增量调制与CVSD工作原理不同之处及性能上的差别。
二、实验器材1、主控&信号源模块、21号、3号模块各一块2、双踪示波器一台3、连接线若干三、实验原理1、Δm编译码（1）实验原理框图信号源music/A-outCLK抗混叠滤波器LPFLPF-IN LPF-OUTΔm 编码编码输入门限判决时钟Δm译码时钟译码输入译码输出3# 信源编译码模块比较量化延时极性变换量阶编码输出延时本地译码音频输入图一Δm编译码框图（2）实验框图说明编码输入信号与本地译码的信号相比较，如果大于本地译码信号则输出正的量阶信号，如果小于本地译码则输出负的量阶。
然后，量阶会对本地译码的信号进行调整，也就是编码部分“+”运算。
编码输出是将正量阶变为1，负量阶变为0。
Δm译码的过程实际上就是编码的本地译码的过程。
2、CVSD编译码（1）实验原理框图信号源music/A-outCLK抗混叠滤波器LPFLPF-IN LPF-OUTΔm 编码编码输入门限判决时钟Δm译码时钟译码输入译码输出比较延时极性变换量阶调整编码输出延时本地译码量阶调整一致脉冲量阶3# 信源编译码模块音频输入图二 CVSD编译码框图（2）实验框图说明与Δm相比，CVSD多了量阶调整的过程。
而量阶是根据一致脉冲进行调整的。
一致性脉冲是指比较结果连续三个相同就会给出一个脉冲信号，这个脉冲信号就是一致脉冲。
其他的编译码过程均与Δm一样。
四、实验步骤项目一：△M编码规则实验项目二：量化噪声观测项目三：不同量阶△M编译码的性能项目四：△M编译码语音传输系统项目五：CVSD量阶观测项目六：CVSD一致脉冲观测项目七;CVSD量化噪声观测项目八：CVSD码语音传输系统五、实验记录TP4(信源延时)和TH14(编码输出)TP4(信源延时)和TP3(本地译码)项目二CH1信源延时，CH2 本地译码项目三量阶3000，Vpp=3V项目三量阶6000，Vpp=3V 项目三量阶3000，Vpp=1V项目五量阶6000，Vpp=1V 项目五 Vout=1V项目五 Vout=2V项目五 Vout=4V项目七 Vpp=1V 项目七 Vpp=3VCVSD量化噪声观测(2KHz)Vpp=3V的噪声CVSD量化噪声观测(2KHz)Vpp=1V的噪声六、思考题回答1.增量调制的速率可以是32kbps、16kbps相比PCM 64kbps产生的原因怎样？（请查找资料）今天VoIP采用什么样的信源编码？视频的MPEG2编码又是什么？答：PCM的速率是增量调制的整数倍，利用此特点，可进行信道的复用，扩大信息量的传输。
译码显示电路实验报告
实验四译码显示电路一、实验目的1. 掌握中规模集成译码器的逻辑功能和使用方法2. 熟悉数码管的使用二、实验仪器及器件1.器件：74LS48, 74LS194 , 74LS73，74LS00 ，74LS197, 74LS153, 74LS138,CLOCK,MPX4-CC-BULE, MPX8-CC-BULE, 及相关逻辑门三、实验预习1. 复习有关译码显示原理。
2. 根据实验任务，画出所需的实验线路及记录表格。
四、实验原理1. 数码显示译码器（1）七段发光二极管(LED)数码管LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。
（注：实验室实验箱上数码管为共阴四位数码管）一个LED数码管可用来显示一位0～9十进制数和一个小数点。
小型数码管（寸和寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～，每个发光二极管的点亮电流在5～10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）(c) 符号及引脚功能图（一）LED数码管（2）BCD码七段译码驱动器此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码锁存／七段译码／驱动器。
驱动共阴极LED数码管。
图（二）为74LS48引脚排列。
其中A0、A1、A2、A3—BCD码输入端a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
LT—灯测试输入端，LT＝“0”时，译码输出全为“1”BIR＝“0”时，不显示多余的零。
R—灭零输入端，BIBI—作为输入使用时，灭灯输入控制端；作为输出端使用时，灭零输出RBO/端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中山大学学院：数据科学与计算机学院实验题目：译码显示电路一、实验目的1. 掌握中规模集成译码器的逻辑功能和使用方法2. 熟悉数码管的使用二、实验仪器及器件74LS48, 74LS194 , 74LS73，74LS00，74LS197, 74LS138, 以及各种门电路三、实验原理1. 数码显示译码器BCD码七段译码驱动器-----74LS48，用来驱动共阴极 LED数码管。
2. 扫描式显示利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。
由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码3. 四节拍发生器扫描显示要求数码管按先后顺序显示。
这就要求如图所示的选通信号。
通常该类型的信号称为节拍信号。
图中 74LS194 为移位寄存器。
它具有左移、右移， Cr 反 S1 S0 工作状态0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行送数 并行送数、保持及清除等五项功能。
其引脚图如图（六） 所示。
其中Cr 为清除端，CP 为时钟输入端，S 0、S 1为状 态控制端，D SR 为右移数据串行输入端，D SL 为左移数据 输入端，D 0、D 1、D 2、D 3位并行数据输入端，QA 、QB 、 QC 、QD 为数据输出端。
节拍发生器工作开始时，必须首先进行清零。
当 Cr 负脉冲过后 QA 、QB 、 QC 、QD 全为零。
JK 触发器Q =1，因而 S 1=S 0=1，实现并行送数。
当第一个脉冲的上升沿到达后，置入 0111，CP 下降沿到达后Q =0，即 S 1=0， S 0=1，实现右移功能。
在 CP 作用下输出依次为 1011，1101，1110，第四个 CP 下降沿到达后又使 Q=1，实现第二个循环。
四、实验内容 1.使用 74LS194,74LS73，74LS48，基础逻辑门和两个四联装的共阴极数码管， 实现本人学号的显示。
(本人学号为 15352316) 解题思路： 通过 74LS194作为四节拍顺序脉冲发生器，输出分别连入两块 4位数码 管的位选端，做到控制数码管从第 1位到第 4位扫描的同时在第 5位到第 8 位扫描。
确定了显示位置后，要产生与节拍发生器具有相同变换速度的两个 显示内容，分别作为前 4位学号和后 4位学号的段选段输入，则两个 74LS194 需要连接到同一个信号发生器(CLOCK)，或者是只用一个 74LS194来实现。
而 74LS48的输入端 DCBA 对应到共阴极数码管的每个十进制数相对应的二进制，且 D为最高位。
故，可联立 74LS194的四个输出 Q0,Q1,Q2,Q3和 D，C，B，A，可得到相应的真值表及其表达式，然后通过相应的逻辑门连接起来。
真值表数字 Q0 Q1 Q2 Q3 D C B A第一个四联装的共阴极数码管15350 1 1 1 0 0 0 11 0 1 1 0 1 0 11 1 0 1 0 0 1 11 1 1 0 0 1 0 1第二个四联装的共阴极数码管2 0 1 1 1 0 0 1 01 0 1 1 0 0 1 11 1 0 1 0 0 0 11 1 1 0 0 1 1 0316实验电路：注意事项：1）在设计显示内容时，要注意不同器件的触发电平可能不同。
2）注意对于 74LS48的输入端来说，D,C,B,A的中的 D 对应的是四位二进制数的最高位，此处很容易出错。
3）对于 74LS48来说，其对应的共阴极数码管的 6和 9与有差别，很容易出错。
实验效果图：（15352316）2．使用 74LS197，74LS138，74LS48，基础逻辑门和一个八联装的共阴极数码管，实现本人学号的显示。
解题思路：通过 74LS197产生 BCD码计数，将 74LS197产生的 Q1,Q2,Q3 分别接到 74LS138的输入端 C,B,A，则可以产生的 8个输出如图所示故可以利用这些输出来控制八联装共阴极数码管的显示。
又可以利用这些输出进行组合逻辑，得到 74LS48的输入端 D,C,B,A的相应输入。
真值表：数字 Q3 Q2 Q1 D C B A153523160 0 0 0 0 0 10 0 1 0 1 0 10 1 0 0 0 1 10 1 1 0 1 0 11 0 0 0 0 1 01 0 1 0 0 1 11 1 0 0 0 0 11 1 1 0 1 1 0实验电路图：实验效果图：（15352316）注意事项：1) 注意将 74LS197 产生的 Q1,Q2,Q3 分别接到 74LS138 的输入端 A,B,C，其中，C在 74LS138是最高位，应该接 Q3.2) 注意 74LS138 的 8 个输出与八联装共阴极数码管的显示控制端的接法，即 1，2，3，4，5，6，7，8对应 74LS138的m0，m1，m2，m3，m4，m5，m6，m73) 在使用逻辑门与非门的时候，注意与门与与非门之间的差距，不要在细节的地方出错3．使用其它设计方法，实现本人学号的显示。
解题思路：综合上面两种实现方法，可利用门电路的逻辑组合和 74LS138一起来实现。
真值表及其表达式：数字 Q3 Q2 Q1 D C B A1 5 3 523 1 6 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0 0 1 10 1 1 0 1 0 11 0 0 0 0 1 0 1 0 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 0具体的实现电路图如下：实验效果图如下：4．使用 2*74LS197串联，产生两位十进制 00-59的计数，计数脉冲为 1HZ;设计电路，在两联装的共阴极数码管，显示出 00-59的秒钟计数。
解题思路：要产生两位十进制的计数，则通过 74LS194作为二节拍顺序脉冲发生器，即我们只需要 Q0. Q1 的输出，组成 01-10 的循环即可，则有节拍发生器的组成原理及其功能构成可得：K的信号由 Q1的反构成。
又 01对应数码管的 1位控制端的显示，10对应数码管的 2 位控制端的显示，故，Q0 接 1，Q1接 2。
又对应数码管的 1 位控制端的显示，74LS48 中的输入端有一种输入信号，对应数码管的 2位控制端的显示，74LS48中的输入端又有一种输入信号，故在计数的过程中，会出现两套不同的信号输入，则此时，我们可以联想到前面用过的数据选择器74LS153，如果将 A1、A0作为两个输入变量，同时令 D10、D11、D12、D13为第三个输入变量的适当状态（包括原变量、反变量、0和 1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。
又有 ABCD四个信号输入端，则需要两个 74LS153，每个 74LS153可有两个选择输出。
又节拍发生器控制数码管的显示，74LS48控制数码管的显示内容，显示内容有 74LS153的输出决定，故 74LS153的选择功能由节拍发生器决定，则 74LS153的 A,B端分别接节拍发生器的 Q1,Q0可得当 01 对应数码管的 1 位控制端的显示时，74LS197 的输出 Q0，Q1，Q2，Q3 与74LS48的输入 ABCD之间的真值表如图：当 01 对应数码管的 1 位控制端的显示时，74LS197的输出 Q0，Q1，Q2，Q3与 74LS48 的输入 ABCD之间的真值表如图：Q13 Q12 Q11 Q10 D C B A 011110 0 0 0 01 0 0 0 10 0 0 1 01 0 0 1 10 0 1 0 01 0 1 0 1 Q23 Q22 Q21 Q20 D C B A 011111111110 0 0 0 01 0 0 0 10 0 0 1 01 0 0 1 10 0 1 0 01 0 1 0 10 0 1 1 01 0 1 1 10 1 0 0 01 1 0 0 1观察上面两个表格，可知, 74LS197的输出 Q0，Q1，Q2，Q3与 74LS48的输入 A，B，C，D是相互对应的，则有：如图所示的电路图：因为，74LS153 中 A,B 对应的值只有 01 和 10两种，故只需要在 1x1 和 1x2 中做选择，且 AB中，B是高位，则 1x1对应的 BA为 01,1x2对应的 BA为 10，故1x1接第 2级 74LS197对应的输出，1x2接第 1级 74LS197对应的输出。
至于两个 74LS197的级联，要注意，应该是第一级的 Q3作为第二级的输入信号，而且，计数的范围是 00-59，故第一级对应的 10进制数字范围位 0-9，第一级对应的 10进制数字范围位 0-5，则需要利用 74LS197中 MR的内存重置的功能，可得两个 74LS197的级联的电路图如下：实验效果图如下：注意事项：1）注意节拍发生器中 J的输入信号的接法，即，其是 2个节拍。
2）注意 74LS197的级联，即应该是第一级的 Q3作为第二级的输入信号，而且，计数的范围是 00-59，故第一级对应的 10 进制数字范围位 0-9，第一级对应的 10进制数字范围位 0-5，则需要利用 74LS197中 MR的内存重置的功能3）注意 74LS153中的输入控制信号 A.B,其中 B对应的是高位，则，AB对应的的数据选择输出功能如下：B A Y0 0 x00 1 x11 0 x21 1 x3五、实验总结1.分析实验中出现的问题。
1）对于要做的实验没有思路，主要是因为没有熟练的掌握各元器件的构造原理及其功能2）总是在一些接线的地方出一些小错误，主要是因为自己可能在接线路的时候不细心，或者是自己的接线方法不正确，应该先规整好内容和思路再来接线3）总是弄混输入信号与元器件接口的对应关系，主要还是因为没有很好的掌握元器件内部的构造及其原理。
4）没能给很好地掌握前面学过的知识点，不能熟练的应用前面学过的只是来解决问题。
2. 总结组合逻辑电路分析与设计体会。
(1) 分析给定的实际逻辑问题的因果关系，确定输入和输出变量，进行逻辑状态赋值；(2) 根据给定的因果关系，列出真值表；(3) 用卡诺图或代数化简法求出最简的逻辑表达式；(4) 根据表达式，画出逻辑电路图，用标准器件构成电路；(5) 最后，用实验来验证设计的正确性3．心得体会掌握好相关元器件的知识点，根据实际情况来设计电路，要细心，要有分寸。
要学会规整电路，要学会通过真值表来判断自己的电路图是否出错，并找出相应的错误。