FPGA大作业展示 PPT
合集下载
FPGA概述PPT课件
•11
6.底层内嵌功能单元 内嵌专用硬核是相对于底层嵌入的软核而言 的，硬核（Hard Core）使FPGA具有强大 的处理能力，等效于ASIC电路。
•12
1.3 IP核简介
IP（Intelligent Property）核
是具有知识产权的集成电路芯核总称，是 经过反复验证过的、具有特定功能的宏模 块，与芯片制造工艺无关，可以移植到不 同的半导体工艺中。
通道绑定原 理示意图
•28
5.预加重技术 在印制的电路板上，线路是呈现低通滤波 器的频率特性的，为解决高频部分的损失， 就要采取预加重技术。
预加重技术的思想是：在传输信号时，抬高 信号的高频信号，以补偿线路上高频分量的 损失。
•29
没有预加重 的发送波形
•30
预加重后的 发送波形
没有预加重 的接收波形
典型的IOB内部结构示意图
2.可配置逻辑块(CLB)
CLB是FPGA内的基本逻辑单元 .
CLB的实际数量和特性会依据器件的不同而不同，但是每 个CLB都包含一个可配置开关矩阵，此矩阵由选型电路(多 路复用器等)、触发器和4或6个输入组成。
典型的CLB结 构示意图
3. 数字时钟管理模块（DCM）
目前FPGA中多使用4输入的LUT，所以每一 个LUT可以看成是一个有4位地址线的RAM。当用 户通过原理图或HDL语言描述一个逻辑电路以后， PLD/FPGA开发软件会自动计算逻辑电路的所有可 能结果，并把真值表(即结果)写入RAM，这样，每 输入一个信号进行逻辑运算就等于输入一个地址去 进行查表，找出地址对应的内容，然后输出即可。
DLL简单模 型示意图
Xilinx DLL的典 型模型示意图
在FPGA设计中，消除时钟的传输延迟，实现高扇出 最简单的方法就是用DLL，把CLK0与CLKFB相连 即可。 利用一个DLL可以 实现2倍频输出
6.底层内嵌功能单元 内嵌专用硬核是相对于底层嵌入的软核而言 的，硬核（Hard Core）使FPGA具有强大 的处理能力，等效于ASIC电路。
•12
1.3 IP核简介
IP（Intelligent Property）核
是具有知识产权的集成电路芯核总称，是 经过反复验证过的、具有特定功能的宏模 块，与芯片制造工艺无关，可以移植到不 同的半导体工艺中。
通道绑定原 理示意图
•28
5.预加重技术 在印制的电路板上，线路是呈现低通滤波 器的频率特性的，为解决高频部分的损失， 就要采取预加重技术。
预加重技术的思想是：在传输信号时，抬高 信号的高频信号，以补偿线路上高频分量的 损失。
•29
没有预加重 的发送波形
•30
预加重后的 发送波形
没有预加重 的接收波形
典型的IOB内部结构示意图
2.可配置逻辑块(CLB)
CLB是FPGA内的基本逻辑单元 .
CLB的实际数量和特性会依据器件的不同而不同，但是每 个CLB都包含一个可配置开关矩阵，此矩阵由选型电路(多 路复用器等)、触发器和4或6个输入组成。
典型的CLB结 构示意图
3. 数字时钟管理模块（DCM）
目前FPGA中多使用4输入的LUT，所以每一 个LUT可以看成是一个有4位地址线的RAM。当用 户通过原理图或HDL语言描述一个逻辑电路以后， PLD/FPGA开发软件会自动计算逻辑电路的所有可 能结果，并把真值表(即结果)写入RAM，这样，每 输入一个信号进行逻辑运算就等于输入一个地址去 进行查表，找出地址对应的内容，然后输出即可。
DLL简单模 型示意图
Xilinx DLL的典 型模型示意图
在FPGA设计中，消除时钟的传输延迟，实现高扇出 最简单的方法就是用DLL，把CLK0与CLKFB相连 即可。 利用一个DLL可以 实现2倍频输出
FPGA全面介绍 ppt课件
时2延021/3/26
2016年10月11日 互路联由网器的及普交及换器出货量大首增 款嵌服 人入务工器智式数能F据、P中5GG心等A加需诞速求生
FPGA全面介绍 ppt课件
9
2 FPGA设计思想与技巧 ——Present by 谭拢
乒乓操作、串并转换、流水线操作、数据接口的同步方法
2021/3/26
采
总
样
双口RAM
线
控
控
制
制
模
模
块
块
COM控制模块
时钟控制模块
2021/3/26
外部通讯接口 FPGA全面介绍 ppt课件
处理器模块
DSP
总
线
解
控
算
制
模
模
块
块
30
PART 3 FPGA设计实例
FPGA与DSP间通信 双口RAM
EMIF与双口RAM之间的连接
2021/3/26
FPGA全面介绍 ppt课件
超20位美国会议员反对
2021/3/26
FPGA全面介绍 ppt课件
7
PART 1 FPGA发展概述
1.2 FPGA结构概述
DCM
IOB IOB
CLB
BR AM
IOB
BR
IOB
AM
IOB：可编程输入输出单元 CLB：可配置逻辑块
BRAM：嵌入式块RAM
丰富的布线资源
底层内嵌功能单元：DLL、PLL、DSP和CPU等软核
2021/3/26
FPGA全面介绍 ppt课件
21
PART 2 FPGA设计思想与技巧
数据接口同步方法
➢ 上级数据和本级时钟是异步的
2016年10月11日 互路联由网器的及普交及换器出货量大首增 款嵌服 人入务工器智式数能F据、P中5GG心等A加需诞速求生
FPGA全面介绍 ppt课件
9
2 FPGA设计思想与技巧 ——Present by 谭拢
乒乓操作、串并转换、流水线操作、数据接口的同步方法
2021/3/26
采
总
样
双口RAM
线
控
控
制
制
模
模
块
块
COM控制模块
时钟控制模块
2021/3/26
外部通讯接口 FPGA全面介绍 ppt课件
处理器模块
DSP
总
线
解
控
算
制
模
模
块
块
30
PART 3 FPGA设计实例
FPGA与DSP间通信 双口RAM
EMIF与双口RAM之间的连接
2021/3/26
FPGA全面介绍 ppt课件
超20位美国会议员反对
2021/3/26
FPGA全面介绍 ppt课件
7
PART 1 FPGA发展概述
1.2 FPGA结构概述
DCM
IOB IOB
CLB
BR AM
IOB
BR
IOB
AM
IOB：可编程输入输出单元 CLB：可配置逻辑块
BRAM：嵌入式块RAM
丰富的布线资源
底层内嵌功能单元：DLL、PLL、DSP和CPU等软核
2021/3/26
FPGA全面介绍 ppt课件
21
PART 2 FPGA设计思想与技巧
数据接口同步方法
➢ 上级数据和本级时钟是异步的
FPGA设计与应用ppt课件
8
PLD器件： CPLD： MAX3000/5000/7000/9000和Classic系列 FPGA： FLEX6K/8K/10K、APEX20K、ACEX1K、APEXⅡ、Mercury、
Excalibur、Stratix 开发软件：
MAX+PLUSⅡ ：支持公司多款PLD器件，同时支持多种HDL语言，包括VHDL、 Verilog HDL、AHDL。
33
3. 基本简单数学运算 ◆ 4位加法器
逐位进位加法器
超前进位加法器
进位选择加法器
输入数据同比特位进行运算时，都要等待前 一比特的进位信号状态完成（建议：用在位 数不超过16位的加法器）。对于多位逐位进 位加法器来说，也可采用流水方式改善性能。
输入数据同比特位进行运算时，不需要等待 前一比特的进位信号。实现速度比较快，但 资源占用也比较大。建议使用在16位加法器 上比较合适。对于位数较多的也可采用流水 方式。
QuartusII内嵌的调试工具有SignalTapII和SignalProbe。
30
1.6 简单电路的HDL设计 1 基本组合逻辑运算 2 基本时序器件—寄存器 3 基本简单数学运算
31
1 基本组合逻辑运算 ◆与运算 ◆或运算 ◆异或运算 ◆ 与非运算 ◆2选1多路选择器 ◆两位比较器
32
2 基本时序器件—寄存器 ◆D触发器 ◆T触发器 ◆J-K触发器 ◆ 时序器件—移位寄存器
第五步：如果整个设计超出 器件的宏单元或I/O单元资源， 可以将设计划分到多片同系
列的器件中。
第六步：将试配器产生的器 件编程文件通过编程器或下
载电缆载入到目标芯片 FPGA中
25
设计输入
26
1.5 FPGA常用开发工具 QuartusII中集成的EDA开发工具可以分为两类： Altera自己提供的软件工具 其它EDA厂商提供的软件工具，统称为第三方工具
PLD器件： CPLD： MAX3000/5000/7000/9000和Classic系列 FPGA： FLEX6K/8K/10K、APEX20K、ACEX1K、APEXⅡ、Mercury、
Excalibur、Stratix 开发软件：
MAX+PLUSⅡ ：支持公司多款PLD器件，同时支持多种HDL语言，包括VHDL、 Verilog HDL、AHDL。
33
3. 基本简单数学运算 ◆ 4位加法器
逐位进位加法器
超前进位加法器
进位选择加法器
输入数据同比特位进行运算时，都要等待前 一比特的进位信号状态完成（建议：用在位 数不超过16位的加法器）。对于多位逐位进 位加法器来说，也可采用流水方式改善性能。
输入数据同比特位进行运算时，不需要等待 前一比特的进位信号。实现速度比较快，但 资源占用也比较大。建议使用在16位加法器 上比较合适。对于位数较多的也可采用流水 方式。
QuartusII内嵌的调试工具有SignalTapII和SignalProbe。
30
1.6 简单电路的HDL设计 1 基本组合逻辑运算 2 基本时序器件—寄存器 3 基本简单数学运算
31
1 基本组合逻辑运算 ◆与运算 ◆或运算 ◆异或运算 ◆ 与非运算 ◆2选1多路选择器 ◆两位比较器
32
2 基本时序器件—寄存器 ◆D触发器 ◆T触发器 ◆J-K触发器 ◆ 时序器件—移位寄存器
第五步：如果整个设计超出 器件的宏单元或I/O单元资源， 可以将设计划分到多片同系
列的器件中。
第六步：将试配器产生的器 件编程文件通过编程器或下
载电缆载入到目标芯片 FPGA中
25
设计输入
26
1.5 FPGA常用开发工具 QuartusII中集成的EDA开发工具可以分为两类： Altera自己提供的软件工具 其它EDA厂商提供的软件工具，统称为第三方工具
《FPGA第一章》PPT课件
精选PPT
7
其一般书写格式为：
PORT （端口名 ：端口模式 数据类型；
端口名 ：端口模式 数据类型；
… …）；
精选PPT
8
总目录 章目录 第一节 第二节 第三节 第四节 第五节
例：
GENERIC （trise，tfall：TIME:=1ns; Addrwidth:INTEGER:=16);
PORT(a0, a1 : IN STD_LOGIC; Add_bus:OUT STD_LOGIC_VECTOR(addrwidth-1
DOWNTO 0);
这里类属参量中参数trise为上升沿宽度，tfall为下 降沿宽度，用于仿真模块的设计；
定义地址总线的宽度为Addrwidth位，类属值 Addrwidth的改变将使结构体中所有相关的总线定义同 时改变，由此使整个设计实体的硬件结构发生变化。
总目录 章目录 第一节 第二节 第三节 第四节 第五节
第一章 VHDL基本结构
1.1 实体 1.2 结构体 1.3 块、子程序和进程 1.4 库和程序包 1.5 配置
精选PPT
1
一个完整的VHDL程序或设计实体，要求能为 VHDL综合器所支持，并能作为一个独立的设计单元， 即元件的形式而存在的VHDL程序。
通常VHDL程序包含五个部分：
总目录 章目录 第一节 第二节 第三节
（1）实体（ENTITY） （2）结构体（ARCHITECTURE） （3）包集合（PACKAGE） （4）库（LIBRARY） （5）配置（CONFIGURATION）
第四节 第五节
实体和结构体是必需的——可构成最简单VHDL程序。
端口模式可用下图说明，图中方框代表一个设计实体或 模块。
FPGA课件
2016/10/12
39
9.6现场可编程门阵列FPGA
其优化过的接口允许主机并行或串行、同步或非同步地对其进行配 置，也可以允许主机像操作内存一样通过虚拟的内存地址对FPGA进 行操作，这使得对其内部程序的修改变得非常方便。Stratix II系列器 件支持快速被动并行（FPP）、主动串行（AS）、被动串行（PS） 、被动并行非同步（PPA）以及JTAG等编程配置模式。
11
9.6现场可编程门阵列FPGA
如右上图(a)所示；或者使用片外的存储器存储编程数据，由主机处 理器将片外存储器的数据读出后再写入FPGA，如右下图(b)所示。
2016/10/12
12
9.6现场可编程门阵列FPGA
9.6.3 Stratix II系列FPGA的LAB
Altera公司Stratix II系列的结构图
2016/10/12
14
9.6现场可编程门阵列FPGA
Stratix II系列的LAB结构图
2016/10/12
左图所示为简化的Stratix II系 列FPGA的LAB结构框图，每 个LAB包含有8个ALM，多个 LAB之间通过全局的连接线相 连接，每个LAB内部的各 ALM通过局部的连接线相连 接。
Input / Output Block）阵列、可配置逻辑块CLB（Configurable Logic Block）阵列及可编程互连网络PI（Programmable Interconnection）
2016/10/12
3
9.6现场可编程门阵列FPGA
结构特点： FPGA的可配置逻辑块不像CPLD的LAB那么复杂，但是 其数量很多，一些大型的FPGA含有数万个可配置逻辑模块。输入/ 输出块围绕着CLB分布，其可以配置为输入、输出或者双向传输， 用来与外部器件进行数据传输。分布式的可编程互连网络提供了 CLB与输入/ 输出的连接。
《逻辑器件FPGA》PPT课件
(4) EAB 构成查找表LUT ;
EAB在只读模式下编程，可构成查找表，用LUT查找表结果比用算法计算 快得多, 可实现乘法器, 数字滤波器等.
2）逻辑阵列块(L2A) 逻B)辑阵列(LAB)是由一系列的相邻LE构成的
图2-12
14
逻辑阵列块 (ALB)
1) LAB由8个LE
( 逻辑单元 ) 组成;
7
一般多个输入的查找表采用多个逻辑块级连的方式
d[3..0] 查找表 d[7..4] 查找表 d[11..0] 查找表
与门 与门 与门
(2 ) Altera 系列器件
8
Altera系列产品主要性能
Altera FLEX10K系列器件 9
FLEX10K系列器件特点如下:高密度阵列, 嵌入式可编程逻辑器件。 这类器件最大可达10万个典型门，5392个寄存器；采用0.5 μm CMOS SRAM工艺制造；具有在系统可配置特性 ( ISP )；在所有 I/O端口中有输入/输出寄存器；3.3 V或5.0 V工作模式；由Altera公 司的MAX+plusⅡ开发系统提供软件支持。 包括嵌入式阵列、多组 低延时时钟和内部三态总线等结构特性，提供了复杂逻辑设计所需 的性能和集成系统级的要求。
2.4 现场可编程门阵列(FPGA) P26
3
FPGA : Field Programmable Gate Array 现场可编程门阵列
FLEX 10K系列器件
FPGA/CPLD 技
4
术
FPGA 与 CPLD 都是可编程逻辑器件。它们的规 模比较大，适合于时序，组合等逻辑电路应用场合， 它可以替代几十甚至上百块通用IC芯片。
全局信号和EAB的局部互连都可以驱 动写使能信号、时钟信号
FPGA综合设计实例PPT课件
d,c,b,a:in std_logic_vector(3 downto 0); db_out:out std_logic_vector(3 downto 0); dis_out:out std_logic_vector(3 downto 0)); end entity;
architecture rtl of sel_display is signal sel:std_logic_vector(1 downto 0); signal dis:std_logic_vector(3 downto 0); signal db:std_logic_vector(3 downto 0);
begin process(data_n,key_valid)
第10页/共128页
begin if data_n="1101" then acc<="0000000000000000"; nc<="000"; elsif key_valid'event and key_valid='1' then if data_n<"1101" then if nc<=4 then acc<=acc(11 downto 0)&data_n; nc<=nc+1; end if;end if;end if;end process;end block;
architecture aaa of ctrl is signal acc,reg:std_logic_vector(15 downto 0); signal nc:std_logic_vector(2 downto 0); signal qa,qb:std_logic; begin keyin:block is
architecture rtl of sel_display is signal sel:std_logic_vector(1 downto 0); signal dis:std_logic_vector(3 downto 0); signal db:std_logic_vector(3 downto 0);
begin process(data_n,key_valid)
第10页/共128页
begin if data_n="1101" then acc<="0000000000000000"; nc<="000"; elsif key_valid'event and key_valid='1' then if data_n<"1101" then if nc<=4 then acc<=acc(11 downto 0)&data_n; nc<=nc+1; end if;end if;end if;end process;end block;
architecture aaa of ctrl is signal acc,reg:std_logic_vector(15 downto 0); signal nc:std_logic_vector(2 downto 0); signal qa,qb:std_logic; begin keyin:block is
《FPGA简介》PPT课件
//S t a t e m e n t s : Initial statement Always statement Module instantiation Gate instantiation
模块的端口
FPGA技术
net inout
input
net
output
reg or net net
reg or net
FPGA简介
1.可编程逻辑器件发展历程 2.CPLD/FPGA概述 3.CPLD/FPGA基本原理 4.FPGA设计方法 5.FPGA设计流程 6.Verilog HDL语言简介 7.PLD/FPGA发展趋势
FPGA技术
1.可编程逻辑器件的发展历程
FPGA
早期
可编程逻辑器件(PLD) 可编程阵列逻辑(PAL）
能力
设计的行为特性、设计的数据流特性、设
计的结构组成以及
包含响应 监控和设计验证方面的时延和
波• 主形要产了功生编基机能程本制语逻。言辑提接门供口，，例通如过an该d 接、口or可和以n在an模d 拟等、都 验内证置期在间语从言设中计 • 外部开访关问级设基计本，结包构括模模型拟，的例具如体pm控os制和和n运mos 行等。也被内置在语言中
•寄•线存网器
reg 是最常线用网的类寄型存主器要类有型w，ir寄e 存和器tr类i 型两通种常。用线于网对存储 单元的描述类，型如用D型于触对发结器构、化R器OM件等之。间存的储物器理类连型线的的信号当 在某种触发建机模制。下如分器配件了的一管个脚值，，内在部分器配件下如一与个门值的之时保 留原值。但输必出须等注。意由的于是线，网re类g 型类代型表的的变是量物，理不连一接定是存 储单元，如线在，al因wa此ys它语不句存中贮进逻行辑描值述。的必必须须由用器r件eg所类型的 变量。 驱动。通常由assign进行赋值 reg 类型定义语法如下： reg [msb: lsb] reg1, reg2, . . . r e g N; msb 和lsb 定义了范围，并且均为常数值表达式。范围定 义是可选的；如果没有定 义范围，缺省值为1 位寄存器。 例如： reg [3:0] Sat; // S a t 为4 位寄存器。
模块的端口
FPGA技术
net inout
input
net
output
reg or net net
reg or net
FPGA简介
1.可编程逻辑器件发展历程 2.CPLD/FPGA概述 3.CPLD/FPGA基本原理 4.FPGA设计方法 5.FPGA设计流程 6.Verilog HDL语言简介 7.PLD/FPGA发展趋势
FPGA技术
1.可编程逻辑器件的发展历程
FPGA
早期
可编程逻辑器件(PLD) 可编程阵列逻辑(PAL）
能力
设计的行为特性、设计的数据流特性、设
计的结构组成以及
包含响应 监控和设计验证方面的时延和
波• 主形要产了功生编基机能程本制语逻。言辑提接门供口，，例通如过an该d 接、口or可和以n在an模d 拟等、都 验内证置期在间语从言设中计 • 外部开访关问级设基计本，结包构括模模型拟，的例具如体pm控os制和和n运mos 行等。也被内置在语言中
•寄•线存网器
reg 是最常线用网的类寄型存主器要类有型w，ir寄e 存和器tr类i 型两通种常。用线于网对存储 单元的描述类，型如用D型于触对发结器构、化R器OM件等之。间存的储物器理类连型线的的信号当 在某种触发建机模制。下如分器配件了的一管个脚值，，内在部分器配件下如一与个门值的之时保 留原值。但输必出须等注。意由的于是线，网re类g 型类代型表的的变是量物，理不连一接定是存 储单元，如线在，al因wa此ys它语不句存中贮进逻行辑描值述。的必必须须由用器r件eg所类型的 变量。 驱动。通常由assign进行赋值 reg 类型定义语法如下： reg [msb: lsb] reg1, reg2, . . . r e g N; msb 和lsb 定义了范围，并且均为常数值表达式。范围定 义是可选的；如果没有定 义范围，缺省值为1 位寄存器。 例如： reg [3:0] Sat; // S a t 为4 位寄存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
面 • vga_sig：用于控制vga的扫描，将游戏显示于vga显示
屏之上
ballgame
ballgame中初始化
• 定义常量确定球和板的初位置和尺寸 • 利用二维bitmap画出球的图形 • 定义三个砖块的位置和尺寸 • 定义板行进速度
ballgame中控制
• 对于vga水平竖直扫描即同步的信号 • 控制球、板的当前位置的信号 • 表明地图的边界，这里是“围墙” • 控制三个砖块随机出现的信号 • 各部分的颜色信号 • 控制游戏状态：进行中和结束的信号 • 接受的键盘控制信号 • 其他一• 利用计时信号控制接受到ps2键盘有效信 息位
• 接受到断码时停止赋值
vga_sig
•定义了vga需要的时钟信号、水平竖直的 同步信号以及地址信号，从而可以控制vga 的显示
vga_sig
定义了数据、消隐等常量，之后的操作便 是对行列进行扫描计数，在有效区间赋值 有效进行显示
游戏界面
FPGA大作业展示 PPT
文件列表
文件简介
• ballgame：游戏控制的主体，提供各个接口 • clk_25：锁相环，产生vga需要的25MHz时钟信号 • gen_div：用于在各种情况下进行分频 • PS_2：用ps2键盘对游戏进行控制 • rom：调用rom资源存放游戏制作信息的图片 • rom_gameover：调用rom资源存放游戏结束时的显示界
大家学习辛苦了，还是要坚持
继续保持安静
Ballgame游戏进程
• 扫描信号位置处于砖块、球和板的位置时设置 颜色信号为1
• 根据球的位置和板的位置对球的反射进行判断， 每次碰撞设置为碰撞方向速度反向，垂直方向 速度不变
• 调用PS2组件，接受键盘信息对板的移动控制 • 读取rom中信息，设置颜色 • 显示出所有需要显示颜色的位置
游戏界面
游戏界面
Thank you for listening！
屏之上
ballgame
ballgame中初始化
• 定义常量确定球和板的初位置和尺寸 • 利用二维bitmap画出球的图形 • 定义三个砖块的位置和尺寸 • 定义板行进速度
ballgame中控制
• 对于vga水平竖直扫描即同步的信号 • 控制球、板的当前位置的信号 • 表明地图的边界，这里是“围墙” • 控制三个砖块随机出现的信号 • 各部分的颜色信号 • 控制游戏状态：进行中和结束的信号 • 接受的键盘控制信号 • 其他一• 利用计时信号控制接受到ps2键盘有效信 息位
• 接受到断码时停止赋值
vga_sig
•定义了vga需要的时钟信号、水平竖直的 同步信号以及地址信号，从而可以控制vga 的显示
vga_sig
定义了数据、消隐等常量，之后的操作便 是对行列进行扫描计数，在有效区间赋值 有效进行显示
游戏界面
FPGA大作业展示 PPT
文件列表
文件简介
• ballgame：游戏控制的主体，提供各个接口 • clk_25：锁相环，产生vga需要的25MHz时钟信号 • gen_div：用于在各种情况下进行分频 • PS_2：用ps2键盘对游戏进行控制 • rom：调用rom资源存放游戏制作信息的图片 • rom_gameover：调用rom资源存放游戏结束时的显示界
大家学习辛苦了，还是要坚持
继续保持安静
Ballgame游戏进程
• 扫描信号位置处于砖块、球和板的位置时设置 颜色信号为1
• 根据球的位置和板的位置对球的反射进行判断， 每次碰撞设置为碰撞方向速度反向，垂直方向 速度不变
• 调用PS2组件，接受键盘信息对板的移动控制 • 读取rom中信息，设置颜色 • 显示出所有需要显示颜色的位置
游戏界面
游戏界面
Thank you for listening！