第4章数字频率合成器的设计讲解
基于FPGA平台的数字频率合成器的设计和实现
基于FPGA平台的数字频率合成器的设计和实现数字频率合成技术是一种实现高精度频率合成的方法，具有广泛应用价值。
在数字频率合成中，FPGA是一种非常重要的平台，能够实现高速、高精度、可编程的数字频率合成。
本文将介绍基于FPGA平台的数字频率合成器的设计和实现。
一、FPGA简介FPGA是一种可以编程的数字集成电路，具有非常灵活的可编程性。
FPGA中包含了大量的逻辑单元、存储单元和输入输出接口，可以通过编程实现各种数字电路功能。
FPGA具有高速、高度集成、低功耗等优点，在数字电路的设计和实现中得到了广泛应用。
二、数字频率合成的基本原理数字频率合成是通过一组特定的频率合成器和相位加法器来合成所需要的频率。
首先，将参考频率和相位加法器连接起来，形成一个频率合成器。
然后，将输出频率与参考频率的比例进行数字控制，并将输出频率的相位与参考频率相位进行加法计算，最终输出要求的频率。
三、数字频率合成器的设计1. 参考频率生成模块参考频率生成模块是数字频率合成器的核心模块。
参考频率一般使用晶振作为输入信号，并通过频率除和锁相环等技术来产生高精度的参考频率。
在FPGA中，可以使用PLL、DCM等IP核来实现参考频率的生成。
2. 分频器分频器是将参考频率转化为所需的输出频率的模块，一般使用计数器实现。
在FPGA中，可以使用计数器IP核或使用Verilog等HDL语言来实现。
3. 相位加法器相位加法器用于将输出频率的相位和参考频率的相位相加。
在FPGA中，可以使用LUT（查找表）实现相位加法器。
4. 控制单元控制单元用于控制数字频率合成器的各个模块，并实现与外部设备的接口。
在FPGA中，可以使用微处理器或FPGA内部逻辑来实现控制单元。
四、数字频率合成器的实现数字频率合成器的实现需要进行数字电路设计和FPGA编程。
一般来说，可以采用Verilog或VHDL等硬件描述语言进行FPGA编程，实现各个模块的功能。
数字电路设计过程中，需要考虑到功耗、面积和时序等问题，同时需要进行仿真和验证。
数字频率合成
数字频率合成
数字频率合成是一种通过计算机算法来生成声音的技术，也被称为数字合成音乐。
数字频率合成可以创建各种不同的音色，包括模拟管风琴、弦乐器、木管乐器和打击乐器。
数字频率合成通常使用加法合成或波表合成来生成声音。
加法合成是一种通过组合各种频率的正弦波来创建声音的技术。
波表合成是一种使用事先记录的波形序列来创建声音的技术。
数字频率合成可以使用各种软件和硬件来实现，例如VST插件、数字合成器、音频接口等。
这种技术已广泛应用于现代音乐制作中，如电子音乐、电影配乐和游戏音效等。
直接数字频率合成器原理
直接数字频率合成器原理直接数字频率合成器（Direct Digital Frequency Synthesizer，简称DDFS）是一种用于产生高精度、稳定的频率信号的电子设备。
它通过数字电路实现频率的直接合成，可以产生任意频率的信号，并且具有快速调谐、高精度以及低相位噪声等优点。
本文将介绍DDFS的工作原理及其在实际应用中的重要性。
一、工作原理DDFS的核心组成部分是相位累加器（Phase Accumulator）、频率控制字（Frequency Control Word）和查表器（Look-up Table）。
相位累加器通过不断累加频率控制字的值，从而产生一个随时间线性增加的相位值。
查表器中存储了正弦波的采样值，通过查表器可以根据相位值得到对应的正弦波样本。
最后，通过数模转换器将数字信号转换为模拟信号输出。
具体来说，DDFS的工作原理如下：1. 频率控制字：频率控制字是一个二进制数，用于控制相位累加器的累加速度。
频率控制字的大小决定了相位累加器每个时钟周期累加的值，从而决定了输出信号的频率。
2. 相位累加器：相位累加器是一个寄存器，用于存储当前的相位值。
相位累加器的值会在每个时钟周期根据频率控制字的大小进行累加。
相位累加器的位数决定了相位的分辨率，位数越多，相位分辨率越高，输出信号的频率分辨率也越高。
3. 查表器：查表器中存储了一个周期内的正弦波样本值（或余弦波样本值），通过查表器可以根据相位累加器的值得到对应的正弦波样本值。
4. 数模转换器：数模转换器将数字信号转换为模拟信号输出。
通常使用的是高速数模转换器，能够将数字信号以高速率转换为模拟信号输出。
二、应用领域DDFS在许多领域中都有广泛的应用，其中包括通信、雷达、测量、音频处理等。
1. 通信领域：在通信系统中，DDFS被广泛应用于频率合成器、频率调制器和频率解调器等模块中。
通过DDFS可以快速、精确地合成所需的信号频率，实现高速数据传输和频谱分析等功能。
通信电子中的数字频率合成
通信电子中的数字频率合成数字频率合成技术是现代通信电子领域发展的重要方向之一，它可以实现高精度、高稳定性的频率合成，广泛应用于无线通信、雷达、卫星导航等领域。
本文将从数字频率合成技术的原理、应用和未来发展方向三个方面进行论述。
一、数字频率合成技术原理频率合成通常指的是将低频信号合成到高频信号上，其原理为将若干个基准频率相加或相乘得到所需的高频信号。
数字频率合成则是指利用数字信号处理技术实现的频率合成技术，主要包括数字锁相环、直接数字频率合成、多倍频分频器等。
其中，数字锁相环技术是一种常用的数字频率合成技术，其基本原理是利用比例积分控制器，通过反馈调整相位，使输入的稳定振荡器和相位比较器的输出稳定在同一频率上。
数字锁相环的精度主要取决于稳定振荡器的稳定性和比例积分控制器的性能。
另外，还有直接数字频率合成技术，利用DDS芯片和数字信号处理器实现频率合成。
首先将所需合成的频率转换成数字信号，然后通过DDS芯片输出对应的数字信号，最后通过低通滤波器进行滤波，得到所需高频信号。
直接数字频率合成技术精度高、可编程性强，广泛应用于无线通信、卫星导航、雷达等领域。
二、数字频率合成技术应用数字频率合成技术在无线通信、雷达、卫星导航等领域都有广泛的应用。
在无线通信领域，数字频率合成技术可以实现高速、高精度的信号合成，提高通信质量和稳定性。
同时，在无线电广播中，数字频率合成技术也能够实现精准的频率调节，确保广播频率稳定、清晰。
在雷达领域，数字频率合成技术可以实现高精度的脉冲压缩和回波信号处理，提高雷达探测精度和距离测量精度。
在卫星导航领域，数字频率合成技术可以实现卫星信号的频率调制和解调，保证导航定位精度和稳定性。
同时，数字频率合成技术还可以用于限制干扰、增强信号抗干扰能力等应用。
三、数字频率合成技术未来发展方向数字频率合成技术在通信电子领域的应用越来越广泛，未来的发展方向主要包括以下几个方面：一是提高频率合成精度和稳定性。
数字频率合成电路原理
数字频率合成电路原理小伙伴们！今天咱们来唠唠数字频率合成电路这个超有趣的东西。
你知道吗？数字频率合成电路就像是一个超级神奇的音乐魔法师呢。
想象一下，它能随心所欲地制造出各种不同频率的信号，就像一个音乐家可以演奏出各种不同音高的音符一样。
那这个电路到底是怎么做到的呢？其实呀，它主要是基于数字技术的魔法。
在这个电路里，有一个很重要的角色，那就是数字信号处理器（DSP）。
这个DSP就像是一个超级大脑，它知道好多好多关于数字和频率的秘密呢。
DSP会接收一些指令，这些指令就像是魔法咒语。
比如说，我们想要一个特定频率的信号，就告诉DSP这个频率是多少。
然后呢，DSP就开始在它的数字世界里捣鼓起来了。
它会根据一些预先设定好的算法，就像按照食谱做蛋糕一样，把数字信息进行处理。
这里面还有一个关键的部分，那就是相位累加器。
这个相位累加器就像是一个小助手，它不断地把数字累加起来。
每一次累加的结果就对应着一个特定的相位。
你可以把相位想象成是信号在某个时刻的状态，就像月亮在不同时间有不同的形状一样。
当这个相位累加器累加到一定程度的时候，就会产生一个数字值，这个数字值又会被转换成模拟信号。
这个转换的过程也很奇妙呢，就像是把数字世界的东西变到我们能听到或者用到的现实世界里。
通过一个叫做数模转换器（DAC）的东西，数字信号就摇身一变，成了模拟信号。
而且呀，数字频率合成电路还有一个超级棒的优点，那就是它的精度特别高。
不像一些传统的频率产生方法，总是会有一些小偏差。
这个电路就像是一个超级精确的时钟，每一次产生的频率都几乎分毫不差。
再来说说它的灵活性吧。
哇塞，简直太厉害了！它可以很轻松地改变输出的频率。
比如说，我们一开始想要一个100赫兹的信号，过一会儿又想要500赫兹的信号，对于数字频率合成电路来说，就像换一件衣服那么简单。
只需要给DSP重新下一个指令，它就马上能调整过来，开始制造新的频率信号。
在我们的生活中，数字频率合成电路可是无处不在呢。
数字频率合成器设计实例
数字频率合成器设计实例数字频率合成器设计实例数字频率合成器（Digital Frequency Synthesizer）是一种能够产生不同频率信号的设备。
它通过使用数字技术和数学算法来合成所需的频率，具有高精度和稳定性。
在本文中，我们将逐步介绍数字频率合成器的设计过程。
1. 设定所需频率范围：首先，确定所需合成的频率范围。
这取决于具体应用，例如音频处理、无线通信等。
假设我们的频率范围为1Hz到10kHz。
2. 确定采样率：采样率是指每秒钟对信号进行采样的次数。
根据香农抽样定理，采样率应大于信号最高频率的两倍。
在我们的例子中，最高频率为10kHz，因此选择采样率为至少20kHz。
3. 选择数字信号处理器（DSP）：为了实现数字频率合成器，我们需要选择一种适合的DSP芯片。
DSP芯片能够高效地执行数字信号处理任务，例如信号生成和滤波。
选择一款性能强大且易于编程的DSP 芯片，以满足所需的合成要求。
4. 设计频率控制模块：频率控制模块是数字频率合成器的核心部分，用于生成所需频率的数字信号。
它通常由相位锁定环（PLL）和数字控制振荡器（NCO）组成。
a. 相位锁定环（PLL）：PLL是一种控制系统，通过比较输入信号的相位和参考信号的相位差异来产生所需频率的输出信号。
通过调整参考信号的频率和相位，PLL可以实现精确的频率合成。
b. 数字控制振荡器（NCO）：NCO是一种可编程振荡器，能够生成具有可变频率的数字信号。
通过调整输入的控制参数，NCO能够实现不同频率的信号合成。
5. 编程实现：根据DSP芯片的编程手册和软件开发工具，编写相应的代码实现频率控制模块。
通过配置PLL和NCO的参数，以及设置合适的参考信号，实现所需频率的合成。
6. 验证和调试：使用示波器或频谱分析仪等测试工具，验证合成的频率是否符合要求。
如果发现频率偏差或其他问题，可以通过调整PLL和NCO的参数来进行调试和校准。
7. 优化和改进：根据实际应用需求和反馈，对数字频率合成器进行优化和改进。
直接数字频率合成器DDS的设计
直接数字频率合成器DDS 的设计DDS 的基本原理DDS 技术是一种把一系列数字量形式的信号通过DAC 转换成模拟量形式的信号的合成技术，它是将输出波形的一个完整的周期、幅度值都顺序地存放在波形存储器中，通过控制相位增量产生频率、相位可控制的波形。
DDS 电路一般包括基准时钟、相位增量寄存器、相位累加器、波形存储器、D/A 转换器和低通滤波器（LPF ）等模块，如图1所示。
相位增量寄存器寄存频率控制数据，相位累加器完成相位累加的功能，波形存储器存储波形数据的单周期幅值数据，D/A 转换器将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号，低通滤波器滤除谐波分量。
整个系统在统一的时钟下工作，从而保证所合成信号的精确。
每来一个时钟脉冲，相位增量寄存器频率控制数据与累加寄存器的累加相位数据相加，把相加后的结果送至累加寄存器的数据输出端。
这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS 合成信号的一个频率周期，累加器的溢出频率就是DDS 输出的信号频率。
相位累加器输出的数据的高位地址作为波形存储器的地址，从而进行相位到幅值的转换，即可在给定的时间上确定输出的波形幅值。
图1 DDS 原理图波形存储器产生的所需波形的幅值的数字数据通过D/A 转换器转换成模拟信号，经过低通滤波器滤除不需要的分量以便输出频谱纯净的所需信号。
信号发生器的输出频率fo 可表示为：Ns f M f M f 2..0=∆= ( 1)式中s f 为系统时钟，f ∆为系统分辨率，N 为相位累加器位数，M 为相位累加器的增量。
参数确定及误差分析首先确定系统的分辨率f ∆，最高频率max f ，及最高频率max f 下的最少采样点数min N 根据需要产生的最高频率max f 以及该频率下的最少采样点数min N ，由公式m i n m a x.N f f s ≥ (2)确定系统时钟s f 的下限值。
频率合成器的设计
频率合成器的设计频率合成器的设计1 前言频率合成器是现代无线通信设备中一个重要的组成部分，直接影响着无线通信设备的性能。
频率合成技术历经了早期的直接合成技术（DS）和锁相合成技术（PLL），发展到如今的直接数字合成技术（D DS）。
直接数字合成技术具有分辨率高，转换速度快，相位噪声低等优点，在无线通信中发挥着越来越重要的作用。
随着大规模集成电路的发展，利用锁相环频率合成技术研制出了很多频率合成集成电路。
频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越来越高的要求。
频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。
频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。
本文是以如何设计一个锁相环频率合成器为重点，对频率合成器做了一下概述，主要介绍了锁相环这一部分，同时也对锁相环频率合成器的设计及调试等方面进行了阐述。
2总体方案设计实现频率合成的方法有多种，可用直接合成，锁相环式，而锁相环式的实现方法又有多种，例如可变晶振，也可变分频系数M，还可以用单片机来实现等等。
下面列出了几种用锁相法实现频率合成的方案。
2.1方案一SHAPE \* MERGEFORMAT图2.1 方案一原理框图如图2.1所示，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。
高稳定度的参考振荡器信号f R经R 次分频后，得到频率为f r的参考脉冲信号。
同时，压控振荡器的输出经N次分频后，得到频率为f d的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。
当环路处于锁定状态时，输出信号频率：fo= N*f d。
只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 4 章数字频率合成器的设计随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。
为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。
频率合成是通信、测量系统中常用的一种技术,它是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。
频率合成的方法很多，可分为直接式频率合成器、间接式频率合成器、直接式数字频率合成器( DDS) 。
直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。
该方法频率转换时间快(小于100ns),但是体积大、功耗大，目前已基本不被采用。
锁相式频率合成器是利用锁相环( PLL )的窄带跟踪特性来得到不同的频率。
该方法结构简化、便于集成,且频谱纯度高,目前使用比较广泛。
直接数字频率合成器(Direct Digital Frequency Synthesis简称：DDS)是一种全数字化的频率合成器，由相位累加器、波形ROM，D/A 转换器和低通滤波器构成, DDS 技术是一种新的频率合成方法, 它具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。
但合成信号频率较低、频谱不纯、输出杂散等。
这里将重点研究锁相式频率合成器。
本章采用锁相环, 进行频率合成器的设计与制作4.1设计任务与要求1.设计任务：利用锁相环，进行频率合成器的设计与制作2.设计指标：(1)要求频率合成器输出的频率范围f0为1kHz〜99kHz;(2)频率间隔f为1kHz;(3)基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于10一4;(4)数字显示频率；(5)频率调节采用计数方式。
3•设计要求：(1)要求设计出数字锁相式频率合成器的完整电路。
(2)数字锁相式频率合成器的各部分参数计算和器件选择。
(3)画出锁相式数字频率合成器的原理方框图、电路图(4)数字锁相式频率合成器的仿真与调试。
4.制作要求：自行装配和调试，并能发现问题解决问题。
测试主要参数：包括晶体振荡器输出频率；1/M分频器输出频率；1/N可编程分频器的测试；锁相环的捕捉带和同步带测试。
5.课程设计报告要求。
写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
6.答辩要求在规定的时间内，完成叙述，并回答提问。
4.2频率合成器的组成及工作原理频率合成器是现代通信设备的重要组成部分，频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。
锁相式频率合成器，其优点是可以实现任意频率和带宽的频率合成，具有极低的相位噪声和杂散。
是目前应用最为广泛的一种频率合成方法。
4.2.1数字锁相式频率合成器的组成数字锁相式频率合成器根据信道间隔和工作频率可分为间接式频率合成器和吞脉冲式频率合成器。
（1）基本单环锁相频率合成器如图421所示是一个典型的基本单环锁相频率合成器的原理图。
它由参考振荡源、参考分频器一个典型的频率合成器主要由鉴相器（PD）、环路滤波器（LF）、压控振荡器（VC0）和可编程分频器组成。
图4.2.1基本单环锁相频率合成器组成框图它仅在锁相环的反馈支路中插入一个可编程控制的分频器（N）信号源产生一个标准的参考信号源，输出频率为fl,经过R次分频后, 得到频率为fR的参考脉冲信号。
且f r = f i/ R , f r加至鉴相器。
另一方面，压控振荡器产生频率为f 0的信号，并经过可变分频器的N 次分频后获得反馈信号，频率为f N。
鉴相器输出相位误差信号，经过环路滤波器后，送到压控振荡器，调整其输出频率f o ,在环路锁定时，鉴相器两输入的频率相同，同时压控振荡器输出经N次分频后得到频率为fN的脉冲信号，它们通过鉴相器进行比相。
当环路处于锁定状态时，fR = fN = fo /N，贝f o 二Nf N 二Nf R。
显然，只要改变分频比N，即可达到改变输出频率fo的目的，从而实现了由fR合成fo的任务。
在该电路中，输出频率点间隔f=fR。
这样，环中带有可变分频器的PLL就提供了一种从单个参考频率获得大量频率的方法。
环中的除N分频器用可编程分频器来实现，这就可以按增量fr来改变输出频率。
这是组成锁相频率合成的一种最简便的方法。
(2)变模分频锁相频率合成器变模分频锁相频率合成器也称吞脉冲式数字锁相频率合成器。
在基本的单环锁相频率合成器中，VCO的输出频率是直接加在可编程分频器上的。
目前可编程分频器还不能工作到很高的频率，这就限制了这种合成器的应用。
加前置分频器后固然能提高合成器的工作频率，但这是以降低频率分辨力为代价的。
若以减小参考频率fr的办法来维持原来的频率分辨力，这又将造成转换时间的加长。
最好的办法在不改变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器，也称吞脉冲技术。
它的工作速度虽不如固定模数的前置分频器那么快，但比可编程分放器要快得多•图422就是一个采用双模分频器的锁相频率合成器。
图422变模分频锁相频率合成器组成框图为保证足够小的信道间隔和比较高的工作频率，可采用吞除脉冲式数字锁相频率合成器。
所谓吞除脉冲”技术，就是采用高速双模前置分频器，有两个分频模数，当模式控制为高电乎时分频模数为P+1, 当模式控制为低电平时分频模数为P。
双模分频器的输出同时驱动两个可编程分频器，它们分别是主计数器N和吞食计数器A，通常N 计数（分频）器的级数大于A计数器的级数，即N>A。
并进行减法计数。
模式控制信号由两个可编程分频器产生，工作过程如下：双模分频器的输出同时驱动两个可编程分频器，它们分别预置在N和A, N、A计数器同时开始计数，并进行减法计数。
在除A和除N未计数到零时，模式控制MC为高电平，前置分频比为P+1,双模分频器的输出频率为fo/(P十I)。
在输入A(P十1)周期之后，A计数达到零，将模式控制电平变为低电平，同时通过与门电路封锁A计数器的计数禁止端，使之停止计数，此时，除N分频器还存有N-A。
由于受模式控制低电平的控制。
双模分频器的分频模数变为P,双模分频器的输出频率为f o/P,再经(N-A)P个周期，除N，计数器也计数到零，输出低电平，将两计数器重新赋于它们的预置值N和A，同时对鉴相器输出比相脉冲，并将模式控制信号恢复到高电平。
在一个完整的周期中输入的周期数为N3=A(P+1)+(N —A)P=PN+Af°=(PN+A)f N二PNf R+Af R合成频率点间隔为f R。
在这种采用变模分频器的方案中也要用可编程分频器，这时双模分频器的工作频率为合成器的工作频率fo,而两个可编程分频器的工作频率为f o/P或f o/(P十1)。
合成器的频率分辨力仍为参考频率f R , 这就在保持分辨力的条件下提高了合成器的工作频率，频率转换时间也没有受到影响。
可见，合成频率点间隔变为fR。
吞脉冲式频率合成器的主要产品有MC145152、MC145156等，内部具有6位吞除计数器.这种PLL可编程频率合成器的稳定度和准确度与基准频率相当，无额外误差，在通信领域有广泛的应用。
422锁相环路的工作原理锁相环（PLL）是一个相位误差控制系统，利用反馈控制原理实现频率及相位的同步技术。
锁相环通过比较输入信号和压控振荡器输出频率之间的相位差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。
在环路开始工作时，通常输入信号的频率与压控振荡器末加控制电压时的振荡频率是不同的。
由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，鉴相器输出的误差电压就在某一范围内摆动。
在这种误差电压控制之下，压控振荡器的频率也就在相应的范围之内变化。
若压控振荡器的频率能够变化到与输入信号频率相等，便有可能在这个频率上稳定下来（当然只有在一定的条件下才可能这样）。
达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差控制电压为一固定值，这时环路就进入锁定状态。
1•环路组成锁相环路的基本组成框图如图423所示。
它由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，其中，PD和LF构成反馈控制器，而VCO就是它的控制对象。
图423锁相环路的基本组成框图(1)鉴相器(PD)鉴相器是一相位比较装置，组成框图如图424,鉴相器是相位比较装置。
它把输入信号vi(t)和压控振荡器的输出信号vo(t)的相位进行比较，产生对应于两信号相位差的误差电压vd(t)。
若PD为线性鉴相器，输出误差电压ud可表示如下：ud 二Kd 均(览=R —V)其中Kd称为鉴相灵敏度，单位为V/rad。
图424鉴相器的框图可用模拟乘法器来实现鉴相器的功能。
利用模拟乘法器组成的鉴相器电路如图425所示。
图425等效鉴相器设外界输入的信号电压和压控振荡器输出的信号电压分别为:堂壮)二&加心[叫+吒(切｛ 3 4,2j式中的3 0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压uD为：% =疋码(叽(班=恳久％…如[珈+^(£)]cos[^f + ^ (i)]=[KU3加血[畋+耳W +叫+ %⑴] 丰冶如sm｛[呼+理(切一[如+毗切｝用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC (t)。
即卩uC (t)为：%(0 =十恳；7粗卩皈迎｛【环+恥)]-｛琢+耳©】｝=仏期〔(廻一珂” +岡(£)-九(£)]｝[ & 4切式中的si为输入信号的瞬时振荡角频率，9 i t)和00(t)分别为输入信号和输出信号的瞬时相位。
令0C t) = △ 3 t+ 0(i t) -00( t)为两相乘电压的瞬时相位差ud(t)二Kdsin 0 c(t)这就是相乘器作为鉴相器时的鉴相特性。
可见它是正弦特性。
在锁相环中实际采用的鉴相电路有许多，这里只是把相乘器作为鉴相器的一个通用数学模型，供分析环路之用。
(2)环路滤波器在锁相环路中，环路滤波器实际上就是一个低通滤波器，其作用是滤出除鉴相器输出的误差电压ud中的高频分量和干扰分量，得到控制电压uC ,常用的环路滤波器有RC 低通滤波器、无源比例积分 滤波器及有源比例积分滤波器等。
RC 低通滤波器图426 —阶RC 低通滤波器图426为一阶RC 低通滤波器，它的作用是将ud 中的高频分量 滤掉，得到控制电压uc 。
它的传输函数为V c (t) F i ( j ) 777 v d(t) R + j 国c式中，T =R (为时间常数。