卷积码的编解码仿真与研究
【报告】卷积码实验报告
【报告】卷积码实验报告一、实验目的本次卷积码实验的主要目的是深入理解卷积码的编码与译码原理，掌握其在数字通信系统中的应用，并通过实际实验操作和结果分析，评估卷积码的纠错性能和对通信质量的改善效果。
二、实验原理（一）卷积码的基本概念卷积码是一种有记忆的非分组码，它将输入的信息序列经过特定的编码器生成输出的码序列。
卷积码的编码过程不仅取决于当前输入的信息位，还与之前的若干个信息位有关。
（二）编码原理卷积码的编码器通常由若干个移位寄存器和模 2 加法器组成。
输入的信息位在时钟的控制下依次进入移位寄存器，同时与寄存器中的内容进行模 2 加法运算，生成输出的编码位。
（三）译码原理卷积码的译码方法有多种，常见的有维特比译码算法。
维特比译码算法基于最大似然准则，通过在码的网格图上寻找最有可能的路径来实现译码。
三、实验环境与设备本次实验在计算机上进行，使用了以下软件和工具：1、 MATLAB 编程环境，用于实现卷积码的编码、传输和译码过程，并进行性能分析。
2、通信系统仿真工具，用于构建通信系统模型，模拟信号的传输和接收。
四、实验步骤（一）编码实现1、在 MATLAB 中定义卷积码的编码器结构，包括移位寄存器的数量和连接方式，以及模 2 加法器的位置。
2、编写编码函数，输入信息序列，按照编码器的工作原理生成编码后的序列。
（二）信道传输1、模拟加性高斯白噪声信道，设置不同的信噪比条件。
2、将编码后的序列通过信道传输，引入噪声干扰。
（三）译码实现1、使用维特比译码算法对接收序列进行译码。
2、编写译码函数，输入接收序列和信道参数，输出译码后的信息序列。
（四）性能评估1、计算误码率，即错误译码的比特数与总传输比特数的比值。
2、绘制误码率曲线，分析卷积码在不同信噪比条件下的纠错性能。
五、实验结果与分析（一）不同卷积码参数对性能的影响1、改变卷积码的约束长度，观察其对纠错性能的影响。
结果表明，约束长度越长，卷积码的纠错能力越强，但编码效率会有所降低。
通信综合课程设计 卷积码的实现与仿真
文章标题：深度解析通信综合课程设计中卷积码的实现与仿真引言：通信综合课程设计是通信工程领域的重要教育环节，而卷积码作为其中的重要内容之一，其实现与仿真更是学生们需要深入了解和掌握的技能。
本文将从简到繁地讨论通信综合课程设计中卷积码的实现与仿真，帮助读者更好地理解和掌握这一重要内容。
第一部分：通信综合课程设计概述1.1 通信综合课程设计的重要性在通信工程领域，通信综合课程设计是学生将在实际工作中常常用到的实践环节，通过这一环节，学生们可以将所学的理论知识应用到实际项目中，提高实践能力和解决问题的能力。
1.2 通信综合课程设计的内容概述通信综合课程设计内容丰富多样，包括调制解调、信道编码、卷积码、纠错码等多个主题，而卷积码的实现与仿真是其中的重要部分之一。
第二部分：卷积码的基本原理2.1 卷积码的定义卷积码是一种线性时不变系统（LTI）编码器，在通信系统中起到纠错码的作用。
2.2 卷积码的编码和解码原理通过引入时延、存储元素和加法器，实现对输入序列进行编码；而解码过程则是通过译码器进行，根据输入序列和已知的编码规则进行解码。
第三部分：通信综合课程设计中卷积码的实现3.1 卷积码的软件实现在通信综合课程设计中，学生们可以利用MATLAB等软件工具，编写程序实现卷积码的编码和解码过程，从而加深对卷积码原理的理解。
3.2 卷积码的硬件实现除了软件实现，通信综合课程设计中也常常涉及到卷积码的硬件实现，学生们可以通过FPGA等硬件开发评台，实现卷积码的编码和解码过程。
第四部分：通信综合课程设计中卷积码的仿真4.1 仿真环境的建立在通信综合课程设计中，学生们需要建立仿真环境，包括信道模型、信号源、噪声源等，以便对卷积码的性能进行评估。
4.2 仿真结果的分析通过仿真实验，学生们可以得到卷积码在不同信噪比下的误码率曲线等性能参数，从而对卷积码的性能有更深入的了解。
结论：通过本文的深入讨论，相信读者已经对通信综合课程设计中卷积码的实现与仿真有了更深入的理解。
卷积码(或者Turbo码)的交织与解交织的仿真编程和仿真实验
卷积码（或者Turbo码）的交织与解交织的仿真编程和仿真实验一、实验目的实现卷积码（或者Turbo码）的交织与解交织的仿真编程和仿真实验，观察交织编码分别在白噪声信道和衰落信道下系统误码率的影响，分析原因。
二、实验原理信道编码中采用交织技术，可打乱码字比特之间的相关性，将信道中传输过程中的成群突发错误转换为随机错误，从而提高整个通信系统的可靠性。
交织编码根据交织方式的不同，可分为线性交织、卷积交织和伪随机交织。
其中线性交织编码是一种比较常见的形式。
所谓线性交织编码器，是指把纠错编码器输出信号均匀分成m个码组，每个码组由n段数据构成，这样就构成一个n×m的矩阵。
这里把这个矩阵称为交织矩阵。
如图1所示，数据以a11，a12，…，a1n，a21，a22，…，a2n，…，aij，…，am1，am2，…，amn(i=1，2，…，m;j=1，2，…，n)的顺序进入交织矩阵，交织处理后以a11，n21，…，am1，a12，a22，…，am2，…，a1n，a2n，…，amn的顺序从交织矩阵中送出，这样就完成对数据的交织编码，如图1所示。
还可以按照其他顺序从交织矩阵中读出数据，不管采用哪种方式，其最终目的都是把输入数据的次序打乱。
如果aij只包含1个数据比特，称为按比特交织;如果aij包含多个数据比特，则称为按字交织。
接收端的交织译码同交织编码过程相类似。
图 1 交织编码矩阵一般来说，如果有n个(m，k)码，排成，n×m矩阵，按列交织后存储或传送，读出或接收时恢复原来的排列，若(m，k)码能纠t个错误，那么交织后就可纠m个错误。
对纠正信道传输过程中出现的突发错误效果明显，如图2所示。
图2 交织编码示例GSM中使用这种比特交织器。
其交织方式为将信道编码后的每20ms的数据块m=456b拆分到8组中，每组57b，然后这每组57 b分配到不同的Burst中三、实验流程卷积交织解卷积交织四、源程序1、交织程序1）卷积交织function [aa]=jiaozhi(bb,n)%jiaozhi.m 卷积交织函数n=28; %分组长度%bb 卷积交织前原分组序列%aa 卷积交织后分组序列%序号重排方式：cc=[ 1 23 17 11 5 17 21; 8 2 24 18 12 6 28; 15 9 3 25 19 13 7; 22 16 10 4 26 20 14 ];%交织矩阵bb=[ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28];for i=1:naa(i)=bb(cc(i));end（2）循环等差交织function [aa]=jiaozhi_nocnv(bb,n)%jiaozhi_nocnv.m 循环等差交织函数n=28; %分组长度%bb 循环等差交织前原分组序列%aa 循环等差交织后还原分组序列%序号重排方式：bb=[ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 ]; j=1;for i=1:nj=rem(j+5-1,n)+1; %序号重排方式迭代算法aa(n+1-i)=bb(j);end2、解交织程序（1）解卷积交织function [bb]=jiejiaozhi(aa,n)%jiejiaozhi.m 解卷积交织函数n=28;% 分组长度%aa 解卷积交织前原分组序列%bb 解卷积交织后分组序列%序号重排方式：cc=[ 1 23 17 11 5 27 21; 8 2 24 18 12 6 28; 15 9 3 25 19 13 7 ;22 16 10 4 26 20 14 ]; aa=[ 1 8 15 22 23 2 9 16 17 24 3 10 11 18 25 4 5 12 19 26 27 6 13 20 21 28 7 14 ]; for i=1:nbb(cc(i))=aa(i);end（2）解循环等差交织function [bb]=jiejiaozhi_nocnv(aa,n)%jiaozhi_nocnv.m 解循环等差交织函数n=28;% 分组长度%aa 解循环等差交织前原分组序列%bb 解循环等差交织后还原分组序列%序号重排方式：aa=[ 1 24 19 14 9 4 27 22 17 12 7 2 25 20 15 10 5 28 23 18 13 8 3 26 21 16 11 6];j=1;for i=1:nj=rem(j+5-1,n)+1; %序号重排方式迭代算法bb(j)=aa(n+1-i);End交织码通常表示为（M，N），分组长度L=MN，交织方式用M行N列的交织矩阵表示。
卷积码编码和维特比译码的原理、性能与仿真分析
卷积码编码和维特比译码的原理、性能与仿真分析1.引言卷积码的编码器是由一个有k位输入、n位输出，且具有m位移位寄存器构成的有限状态的有记忆系统，通常称它为时序网络。
编码器的整体约束长度为v,是所有k个移位寄存器的长度之和。
具有这样的编码器的卷积码称作[n,k,v]卷积码。
对于一个（n,1,v）编码器，约束长度v等于存储级数m.卷积码是由k个信息比特编码成n（n>k）比特的码组，编码出的n比特码组值不仅与当前码字中的k个信息比特值有关，而且与其前面v个码组中的v*k个信息比特值有关。
卷积码有三种译码方式：序列译码、门限译码和概率译码。
其中，概率译码根据最大似然译码原理在所有可能路径中求取与接收路径最相似的一条路径，具有最佳的纠错性能，维特比译码是概率译码中极重要的一种方式。
序列译码和门限译码则不一定能找出与接收路径最相似的一条路径。
不同于维特比译码，门限译码与序列译码所需的计算量是可变的且对于给定信息分组的最终判决仅仅基于（m+1）个接收分组，而不是基于整个接收序列。
与维特比译码所使用的对数似然量度不同，序列译码所使用的量度为Fano量度。
在接收序列受扰严重的情况下，序列译码的计算量大于维特比译码所需的固定计算量，虽然序列译码要求的平均计算次数通常小于维特比译码。
在采用并行处理的情况下，维特比译码的速度会优于序列译码。
在同样码率和存储级数的条件下，门限译码的性能比维特比译码低大约3dB.维特比译码的数据输出方式有硬判决及软判决两种方式，本文选取生成多项式为561,753的（2,1,8）卷积码对硬判决的性能进行分析，并依据维特比译码的原理以及卷积码的特性，对卷积码编码和维特比译码过程在加性高斯白噪声（AWGN）信道下进行仿真，并且根据仿真结果对维特比译码（硬判决）的结果进行分析。
由于卷积码的生成可以看做一个马尔科夫过程，因此，不同状态间的转移概率对描述这个过程有极关键的作用。
本文则基于MATLAB对不同状态间的转移概率进行求解，从而更准确地分析维特比译码的性能。
14卷积码编解码
实验四 卷积码的编解码一、实验目的1、掌握卷积码的编解码原理。
2、掌握卷积码的软件仿真方法。
3、掌握卷积码的硬件仿真方法。
4、掌握卷积码的硬件设计方法。
二、预习要求1、掌握卷积码的编解码原理和方法。
2、熟悉matlab 的应用和仿真方法。
3、熟悉Quatus 的应用和FPGA 的开发方法。
三、实验原理1、卷积码编码原理在编码器复杂度相同的情况下，卷积码的性能优于分组码，因此卷积码几乎被应用在所有无线通信的标准之中，如GSM ， IS95和CDMA 2000 的标准中。
卷积码通常记作( n0 ， k0 ， m) ，它将k 0 个信息比特编为n 0 个比特， 其编码效率为k0/ n0 ， m 为约束长度。
( n0 ， k0 ， m ) 卷积码可用k0 个输入、n0 个输出、输入存储为m 的线性有限状态移位寄存器及模2 加法计数器来实现。
本实验以（2，1，3）卷积码为例加以说明。
图1就是卷积码编码器的结构。
图1 （2，1，3）卷积码编码器其生成多项式为：21()1G D D D =++； 22()1G D D =+；如图1 所示的(2，1，3)卷积码编码器中，输入移位寄存器用转换开关代替，每输入一个信息比特经编码产生二个输出比特。
假设移位寄存器的初始状态为全0，当第一个输入比特为0时，输出比特为00；若输入比特为１，则输出比特为11。
随着第二个比特输入，第一个比特右移一位，此时输出比特同时受到当前输入比特和前一个输入比特的影响。
第三个比特输入时，第一、二个比特分别右移一位，同时输出二个由这三位移位寄存器存储内容所共同决定的比特。
依次下去就完成了编码过程。
下面是卷积码的网格图表示。
他是比较清楚而又紧凑的描述卷积码的一种方式，它是最常用的描述方式之一。
图2(2，1，3)卷积码的网格图表示2、Viterbi译码原理2k N-种状态，每个节点（即每个状态）有2k条支路引入也有2k条如图2所示，卷积码网格图中共有(1)支路引出。
卷积编码设计与仿真实验报告
卷积编码设计与仿真实验报告一、实验目的了解卷积码对信号的纠错性能，掌握维特比译码算法，分析卷积码不同码率下纠错能力的强弱，深刻理解CCSDS标准、信道编译码等相关概念和算法。
二、实验内容1、自己编码实现（2,1,3）卷积码的编译码，对比不同信噪比条件下，是否采用编码对于误码率性能的影响；2、基于MATLAB自带的vitdec函数实现对（2,1,7）卷积码以及2/3、3/4码率删除码的编译码，并对于不同码率抗噪声能力的强弱；3、构造BPSK调制、加性高斯白噪声的传输环境。
三、实验原理卷积码一般表示为(n,k,N)的形式，即将k个信息比特编码为n个比特的码组，N为编码约束长度，说明编码过程中相互约束的码段个数。
卷积码编码后的n个码元不仅与当前组的k个信息比特有关，还与前N-1个输入组的信息比特有关。
编码过程中相互关联的码元有N*n个。
R=k/n是编码效率。
编码效率和约束长度是衡量卷积码的两个重要参数。
典型的卷积码一般选n,k较小，但N值可取较大(>10)，以获得简单而高性能的卷积码。
1、卷积码的编码原理卷积码的编码器一般比较简单，为一个具有k个输入端，n个输出端，m 级移位寄存器的有限状态有记忆系统。
下图所示为(2,1,7)卷积码的编码器。
图1 （2,1,7）卷积码编码器若输入序列为u=(u0u1u2u3……),则对应两个码字序列 C1=(ca0ca1ca2ca3……)和C2=(cb0cb1cb2cb3……)，相应的编码方程可写为 P1=u*C1，P2=u*C2，P=(P1,P2)。
“*”符号表示卷积运算，P1，P2表示编码器的两个冲激响应，即编码器的输出可以由输入序列和编码器的两个冲击响应卷积而得到，故称为卷积码。
这里的冲激响应指：当输入为[1 0 0 0 0 … … ]序列时，所观察到的两个输出序列值。
由于上图N 值为7，故冲激响应至多可持续到第7位，可写为P1=[1 1 1 1 0 0 1]，P2=[1 0 1 1 0 1 1]然后将两个输出端的码字序列合并为一个码字序列为C=(ca0cb0ca1cb1ca2cb2……)。
卷积编码实验报告
实验名称：___ 卷积编码_______1、使用MATLAB进行卷积编码的代码编写、运行、仿真等操作；2、熟练掌握MATLAB软件语句；3、理解并掌握卷积编码的原理知识。
二、实验原理卷积码是由Elias于1955 年提出的，是一种非分组码，通常它更适用于前向纠错法，因为其性能对于许多实际情况常优于分组码，而且设备较简单。
卷积码的结构与分组码的结构有很大的不同。
具体地说，卷积码并不是将信息序列分成不同的分组后进行编码，而是将连续的信息比特序列映射为连续的编码器输出符号。
卷积码在编码过程中，将一个码组中r 个监督码与信息码元的相关性从本码组扩展到以前若干段时刻的码组，在译码时不仅从此时刻收到的码组中提取译码信息，而且还可从与监督码相关的各码组中提取有用的译码信息。
这种映射是高度结构化的，使得卷积码的译码方法与分组译码所采用的方法完全不同。
可以验证的是在同样复杂度情况下，卷积码的编码增益要大于分组码的编码增益。
对于某个特定的应用，采用分组码还是卷积码哪一种更好则取决于这一应用的具体情况和进行比较时可用的技术。
（一）卷积编码的图形表示卷积码的编码器是由一个有k 个输人位，n 个输出位，且有m 个移位寄存器构成的有限状态的有记忆系统，其原理如图1所示。
图1 卷积码编码器的原理图描述这类时序网络的方法很多，它大致可分为两大类型：解析表示法与图形表示法。
在解析法中又可分为离散卷积法、生成矩阵法、码多项式法等；在图形表示法中也可分为状态图法、树图法和网络图法等。
图2给出的是一个生成编码速率为1／2 卷积码的移位寄存器电路。
输人比特在时钟触发下从左边移人到电路中，每输入一位，分别去两个模2加法器的输出值并复用就得到编码器的输出。
对这一编码，每输入一比特就产生两个输出符号，故编码效率为1／2。
可以看出，每个特定的输入比特不仅影响本时间间隔内的编码器输出，同时还影响紧接着的下两个输入比特时间间隔的编码器输出。
卷积编码由移位寄存器的阶数、输出的数量（即模2加法器的个数）和移位寄存器与模2 加法器间的连接所决定。
卷积码编译码matlab仿真
一、概述卷积码是一种常用的编码技术，用于提高数字通信系统的可靠性和抗干扰能力。
而编码的解码过程则需要运用编译码技术，以恢复原始数据。
Matlab作为一种强大的工程仿真软件，可以用来对卷积码编译码进行仿真分析，帮助工程师们更好地理解和优化卷积码系统，提高通信系统的性能。
二、卷积码原理1. 卷积码的概念卷积码是一种线性块码，它采用移位寄存器和模2加法器进行编码，通过引入冗余比特来提高信号的可靠性。
卷积码的编码过程可以简单描述为：将输入信息数据与特定的生成多项式进行卷积运算，得到编码后的输出数据。
2. 卷积码的特点卷积码具有较高的编码效率和能够很好地控制码长、纠错能力等特性，因此在实际通信系统中得到广泛应用。
三、编译码原理1. Viterbi算法卷积码的译码过程通常采用Viterbi算法，它是一种最大似然译码算法，通过计算最小距离路径的方式来进行译码。
Viterbi算法能够有效地对卷积码进行解码，提高译码的准确性。
2. 编译码的实现在Matlab中，编译码的实现通常是通过编写一定的程序来模拟Viterbi算法的译码过程。
通过仿真分析，可以评估不同的编码方案对通信系统性能的影响。
四、Matlab仿真环境1. Matlab的特点Matlab作为一种强大的仿真软件，具有丰富的工具和函数库，能够方便地进行数字通信系统设计与仿真分析。
Matlab提供了直观的图形界面和强大的数据处理能力，可用于展示仿真结果和进行数据分析。
2. 使用Matlab进行卷积码编译码仿真在Matlab环境中，可以编写程序来实现卷积码的编码和Viterbi算法的译码过程。
通过调用Matlab中的工具函数和绘图函数，可以直观地展示通信系统的性能指标，并对比不同编码方式的性能差异。
五、仿真实例分析1. 卷积码编码仿真我们可以编写Matlab程序，实现对卷积码的编码过程。
通过模拟不同的编码率和约束长度，可以观察到编码后的效果，并评估编码的性能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
卷积码的编解码仿真与研究摘要卷积码是一种性能优越的信道编码。
它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。
随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛。
本文简明地介绍了卷积码的编码原理和译码原理。
并在SIMULINK模块设计中，完成了对卷积码的编码和译码以及误比特统计整个过程的模块仿真。
最后，通过在仿真过程中分别改变卷积码的重要参数来加深理解卷积码的这些参数对卷积码的误码性能的影响。
经过仿真和实测，并对测试结果作了分析。
得出了以下三个结论：（1）当改变卷积码的码率时，系统的误码性能也将随之发生变化。
（2）对于码率一定的卷积码，当约束长度N 发生变化时，系统的误码性能也会随之发生变化。
（3）回溯长度也会不同程度上地影响误码性能。
关键词:卷积码；码率；约束长度；回溯长度Simulation and Research on Encoding and Decoding ofConvolution CodeAbstractConvolution code has a superior performance of the channel code. It is easy to coding and decoding. And it has a strong ability to correct errors. As correcting coding theory has a long development, the practice of convolution code is more and more extensive. In this thesis, the principle of convolution coding and decoding is introduced simply firstly. Then the whole simulation module process of encoding, decoding and the Error Rate Calculation is completed in this design. Finally, in order to understand their performances of error rate, many changes in parameters of convolution code are calculated in the simulation process. After simulation and measure, an analysis of test results is presented. The following three conclusions are draw:(1) When the rate of convolution Code changes, BER performance of the system will change.(2) For a certain rate of convolution code, when there is a change in the constraint length of N, BER performance of the system will change.(3) Retrospective length will affect BER.Key words: convolution code; rate; constraint length; retrospective length;目录论文总页数：21页1 引言 (1)1.1 课题背景 (1)1.2 国内外研究现状 (1)1.3 本课题的意义 (1)1.4 本课题的研究方法 (1)2 卷积码的基本概念 (2)2.1 信道 (2)2.2 纠错编码 (2)2.3 卷积码的基本概念 (2)2.4 卷积码编码的概念 (2)2.4.1 卷积编码 (2)2.4.2 卷积码的树状图 (3)2.4.3 卷积码的网格图 (4)2.4.4 卷积码的解析表示 (5)3 卷积码的译码 (6)3.1 卷积码译码的概述 (6)3.2 卷积码的最大似然译码 (6)3.3 VITEBI 译码的关键步骤 (7)3.3.1 输入与同步单元 (7)3.3.2 支路量度计算 (7)3.3.3 路径量度的存储与更新 (7)3.3.4 信息序列的存储与更新 (8)3.3.5 判决与输出单元 (8)4 结论 (9)4.1 卷积码的仿真 (9)4.1.1 SIMULINK仿真模块的参数设置以及重要参数的意义 (9)4.2 改变卷积码的参数仿真以及结论 (12)4.2.1 不同回溯长度对卷积码性能的影响 (12)4.2.2 不同码率对卷积码误码性能的响 (14)4.2.3 不同约束长度对卷积码的误码性能影响 (15)结论 (17)参考文献 (18)致谢..................................................... 错误!未定义书签。
声明..................................................... 错误!未定义书签。
1 引言1.1 课题背景随着现代通信的发展，高速信息传输和高可靠性传输成为信息传输的两个主要方面，而可靠性尤其重要。
卷积码以其高速性和可靠性在实际应用中越来越广泛。
1967年Viterbi译码算法的提出，使卷积码成为信道编码中最重要的编码方式之一[1]。
1.2 国内外研究现状在对卷积码的研究中，其中编码器较简单，模式也很统一。
主要是研究提高卷积码的译码速度和可靠度。
译码算法中最重要的卷积码的Viterbi算法问世以来，软件仿真和实现都得到了迅速发展。
目前，利用计算机仿真Viterbi算法，模拟在各种不同情况下（使用不同码率、不同约束度等）卷积编码时的译码性能，寻找Viterbi算法的最佳适用信道和不同要求(如误码率)下最优编码。
1.3 本课题的意义在卷积码中，因为Viterbi算法效率高，速度快，结构相对简单等特点，被广泛应用于各种数据传输系统。
特别是深空通信、卫星通信系统中。
在现代信息处理系统中，需要处理的信息量越来越大，实时性要求越来越高。
为减少对主处理器各种资源的占用，要求通信模块方面的大部分工作能独立完成。
因此采用Viterbi译码算法具有非常现实的意义。
1.4 本课题的研究方法本文通过基于MATLAB的SIMULINK下的模块对卷积编码，解码进行仿真。
通过仿真可以更清楚的认识到卷积码的编码，解码的各个环节，并对仿真结果进行了分析。
得出卷积码Viterbi译码的误比特性能和回溯长度，码率，约束长度的关系。
2 卷积码的基本概念2.1 信道信道是任何一个通信系统所必不可少的组成部分。
由于信道中可能存在着各种干扰，通信设备中也可能存在种种造成错码的因素。
随着数据处理、计算机通信、卫星通信以及高速数据通信网的飞速发展，用户对数据传输的可靠性提出了越来越高的要求。
因此如何在保证数据传输速率的前提下，提高传输数据的可靠性，就成为一个迫切需要解决的问题。
根据干扰对数据传输影响可分为随机干扰和突发干扰。
其中，电子热噪声产生的干扰可以看作是随机的高斯白噪声，它对信道主要的影响是产生码元的随机错误[6]。
2.2 纠错编码因为信道状况的恶劣，信号不可避免会受到干扰而出错。
为实现可靠性通信，主要有两种途径:一种是增加发送信号的功率，提高接收端的信号噪声比;另一种是采用编码的方法对信道差错进行控制。
前者常常受条件限制，不是所有情况都能采用。
编码理论可以解决这个问题，使得成本降低，实用性增强。
2.3 卷积码的基本概念卷积码是一种性能优越的信道编码。
(n ,k ,N) 表示把k个信息比特编成n 个比特，N 为编码约束长度,说明编码过程中互相约束的码段个数。
卷积码编码后的n 个码元不仅与当前组的k 个信息比特有关,而且与前N - 1 个输入组的信息比特有关[6]。
编码过程中相互关联的码元有N ×n 个。
R = k/ n 是卷积码的码率,码率和约束长度是衡量卷积码的两个重要参数[1]。
2.4 卷积码编码的概念卷积码的编码描述方法有5 种:冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述法和网格图描述法[1]。
卷积码的纠错能力随着N的增加而增大，而差错率随着N的增加而指数下降。
在编码器复杂性相同的情况下，卷积码的性能优于分组码。
分组码有严格的代数结构，但卷积码至今尚未找到如此严密的数学手段。
分组码的译码算法可以由其代数特性得到。
卷积码虽然可以采用适用于分组码的门限译码(即大数逻辑译码)，但性能不如维特比译码和序列译码[6]。
2.4.1 卷积编码卷积码的编码器一般都比较简单。
输入图2-1 卷积码编码器框图图2-1是一般情况下的卷积码编码器框图。
它包括NK 级的输入移位器，一组n 个模2和加法器和n 级的输出移位寄存器 [6]。
对应于每段k 比特的输入序列，输出n 个比特。
由图可知，n 个输出比特不但与当前的k 个输入比特有关，而且与以前的(N-1)k 个输入信息比特有关。
整个编码过程可以看成是输入信息序列与由移位寄存器和模2加法器的连接方式所决定的另一个序列的卷积，卷积码由此得名。
本文采用的是冲击响应描述法编码思想。
输入输出图2-2 （2，1，3）卷积编码器如图2-2是卷积码（2，1，3）卷积编码器的一个框图[6]。
左边是信息的输入。
下面分别是系统位输出和校验位输出。
其中间是3个移位寄存器和一个模2加法器。
简单的说就是信息位经过移位寄存器和一个模2加法器产生一个系统位和校验位加在一起输出。
可以看出：每输入一个比特，移位寄存器中就向右移动一个位子。
原来的第三个寄存器就被移出。
可见卷积编码不只与现在的输入比特有关还与前面的3-1个比特有关。
所以约束长度是3。
在这里，其中K=1 ，n=2所以码率R=K/ n=1/2。
2.4.2 卷积码的树状图对于图2-2所示的(2,1,3 )卷积码编码电路，其树状图如下图3-3所示。
这里，分别用a,b,c 和d 表示寄存器的4种状态:00, 01, 10，和11，作为树状图中每条支路的节点。
以全零状态a 为起点，当输入位信息位为0时，输出码元c1c2= 00，寄存器保持状态a 不变，对应图中从起点出发的上支路;当输入位为1时，输出码元c1c2 =11，寄存器则转移到状态b,对应图中的下支路;然后再分别以这两条支路的终节点a 和b 作为处理下一位输入信息的起点，从而得到4条支路.以此类推，可以得到整个树状图。
如下图2-3[6]状态A=00B=01C=10D=111信息起点a 0011a 0011ab 0011a b 00a c d 1001c 110001101110d 01b 1001c 1100a 0011b 1001d 1001c 110010d 01a b c d a b c d b a b c d 图2-3（2，1，3）树状图2.4.3 卷积码的网格图如下图2—4是（2，1，3）卷积编码的网格图[6]。