第七章 时序逻辑电路第八章 逻辑部件
时序逻辑电路
8.1
8.1.1 触发器综述
触发器
在数字系统中，不但要对数字信号进行算术运算和逻辑运算， 而且经常需要对二值信息进行保存，需要有逻辑记忆功能的逻辑电 路。我们把能够存储1位二值信息的基本单元电路称为触发器。 触发器有两个特点：一是具有两个稳定状态，分别用逻辑0和逻辑1 表示；二是在输入信号作用下，可从一种状态翻转到另一种状态， 在输入信号取消后，能保持状态不变。
8.3 计数器
8.3 计数器
例8.3.2 试分析图8.3.12所示逻辑图，说明它是个具有什么功能 的电路。
8.3 计数器
【解】 (1)写出各触发器驱动方程和时钟方程。
各触发器的翻转时刻，F1和F3是每来一个CP触发器状 态翻转一次，而F2一定是在Q1输出由1变为0，即有下降沿 时，Q2状态发生翻转。
2）假设逻辑电路初始状态Q3Q2Q1=000，列出状态转 换表如表8.3.10所示。
8.3 计数器
8.4
定时器
8.4.1 555定时器的结构与工作原理
8.4
定时器
1 阻值相等的三个电阻构成分压器
555定时器由三个5 kΩ电阻R串联构成分压器，对 电源UCC实现分压（因为比较器的输入电阻近似为无穷 大，所以比较器的两个输入端都不取用电流）。
8.3 计数器
8.3 计数器
2
同步二进制加法计数器
同步二进制加法计数器的逻辑电路如图8.3.2所示。图中JK触
发器的J端和K端有多个输入，它们之间分别具有与门的逻辑功能
，所以无须再外加逻辑与门。
8.3 计数器
8.3.3 十进制计数器
1
异步十进制加法计数器
8.3 计数器
8.3 计数器
2
同步十进制加法计数器
时序逻辑电路分类
时序逻辑电路分类介绍时序逻辑电路是一种用于处理时序信号的电路，它由逻辑门和存储元件组成。
时序逻辑电路按照其功能和结构的不同，可以分为多种类型。
本文将对时序逻辑电路的分类进行全面、详细、完整和深入的探讨。
一、根据功能分类1. 同步时序逻辑电路同步时序逻辑电路是指其数据在同一个时钟上升沿或下降沿进行传递和存储的电路。
这类电路广泛应用于计算机中的寄存器、时钟驱动器和状态机等。
同步时序逻辑电路具有可靠性高、稳定性强的特点。
2. 异步时序逻辑电路异步时序逻辑电路是指其数据不依赖时钟信号而进行传递和存储的电路。
这种电路在通信系统中常用于数据传输和处理，如异步串行通信接口（UART）。
异步时序逻辑电路具有处理速度快和实时性强的特点。
二、根据结构分类1. 寄存器寄存器是一种时序逻辑电路，用于存储和传递数据。
寄存器通常采用D触发器作为存储元件，可以实现数据的暂存和移位操作。
寄存器广泛应用于计算机的数据存储和寄存器阵列逻辑器件（RALU）等。
2. 计数器计数器是一种时序逻辑电路，用于生成特定的计数序列。
计数器可以按照时钟信号对计数进行增加或减少，并可以在达到指定计数值时触发其他操作。
计数器被广泛应用于时钟发生器、频率分频器和时序控制等电路中。
3. 时序控制器时序控制器是一种时序逻辑电路，用于控制其他电路的时序和操作。
时序控制器根据输入的控制信号和当前的状态，通过逻辑运算和状态转移进行运算和控制。
时序控制器被广泛应用于计算机的指令译码和状态机的设计中。
三、根据存储方式分类1. 同步存储器同步存储器是一种时序逻辑电路，用于存储和读取数据。
同步存储器是在时钟信号作用下进行数据存取的，并且数据的读取和写入操作都在时钟的上升沿或下降沿进行。
同步存储器主要包括静态随机存储器（SRAM）和动态随机存储器（DRAM）等。
2. 异步存储器异步存储器是一种时序逻辑电路，用于存储和读取数据。
与同步存储器不同的是，异步存储器的读取和写入操作不依赖时钟信号，而是由数据访问信号和存储器内部的同步电路进行控制。
时序逻辑电路和组合逻辑电路的基本单元
时序逻辑电路和组合逻辑电路的基本单
元
时序逻辑电路和组合逻辑电路是电子技术中一
种基本的、用于控制信号和系统输出结果的电路，
它们都具有基本单元，基本单元是由不同电路组件
组成的电路，它们可以实现特定的功能以完成特定
的任务。
时序逻辑电路的基本单元主要是由反馈和计数
器组成，它们可以用来控制信号的传输、采样和时序，它们可以运行或停止电路，它们可以执行夊齐
逻辑运算，它们主要的部件有门电路（AND、OR、NOT 等）、反馈元件、计数器等。
组合逻辑电路的基本单元主要包括电路选择器、门驱动器、计时器、存储器、模拟电路等，它们可
以实现诸如门驱动、数据传输、存储和计算等多种
功能，它们可以识别端口输入状态，然后根据它们
的不同的组合，产生不同的控制和输出信号。
时序逻辑电路和组合逻辑电路的基本单元都可
以实现多种不同的功能，从而实现相关的电子设备
的发挥。
不同的基本单元可以有不同的用途，可以实现用不同的硬件或软件来实现不同的功能。
此外，它们也可以用于智能分析，以实现复杂的逻辑电路系统。
《数字逻辑教案》
《数字逻辑教案》word版第一章：数字逻辑基础1.1 数字逻辑概述介绍数字逻辑的基本概念和特点解释数字逻辑在计算机科学中的应用1.2 逻辑门介绍逻辑门的定义和功能详细介绍与门、或门、非门、异或门等基本逻辑门1.3 逻辑函数解释逻辑函数的概念和作用介绍逻辑函数的表示方法，如真值表和逻辑表达式第二章：数字逻辑电路2.1 逻辑电路概述介绍逻辑电路的基本概念和组成解释逻辑电路的功能和工作原理2.2 逻辑电路的组合介绍逻辑电路的组合方式和连接方法解释组合逻辑电路的输出特点2.3 逻辑电路的时序介绍逻辑电路的时序概念和重要性详细介绍触发器、计数器等时序逻辑电路第三章：数字逻辑设计3.1 数字逻辑设计概述介绍数字逻辑设计的目标和方法解释数字逻辑设计的重要性和应用3.2 组合逻辑设计介绍组合逻辑设计的基本方法和步骤举例说明组合逻辑电路的设计实例3.3 时序逻辑设计介绍时序逻辑设计的基本方法和步骤举例说明时序逻辑电路的设计实例第四章：数字逻辑仿真4.1 数字逻辑仿真概述介绍数字逻辑仿真的概念和作用解释数字逻辑仿真的方法和工具4.2 组合逻辑仿真介绍组合逻辑仿真的方法和步骤使用仿真工具进行组合逻辑电路的仿真实验4.3 时序逻辑仿真介绍时序逻辑仿真的方法和步骤使用仿真工具进行时序逻辑电路的仿真实验第五章：数字逻辑应用5.1 数字逻辑应用概述介绍数字逻辑应用的领域和实例解释数字逻辑在计算机硬件、通信系统等领域的应用5.2 数字逻辑在计算机硬件中的应用介绍数字逻辑在中央处理器、存储器等计算机硬件部件中的应用解释数字逻辑在计算机指令执行、数据处理等方面的作用5.3 数字逻辑在通信系统中的应用介绍数字逻辑在通信系统中的应用实例，如编码器、解码器、调制器等解释数字逻辑在信号处理、数据传输等方面的作用第六章：数字逻辑与计算机基础6.1 计算机基础概述介绍计算机的基本组成和原理解释计算机硬件和软件的关系6.2 计算机的数字逻辑核心讲解CPU内部的数字逻辑结构详细介绍寄存器、运算器、控制单元等关键部件6.3 计算机的指令系统解释指令系统的作用和组成介绍机器指令和汇编指令的概念第七章：数字逻辑与数字电路设计7.1 数字电路设计基础介绍数字电路设计的基本流程解释数字电路设计中的关键概念，如时钟频率、功耗等7.2 数字电路设计实例分析简单的数字电路设计案例讲解设计过程中的逻辑判断和优化7.3 数字电路设计工具与软件介绍常见的数字电路设计工具和软件解释这些工具和软件在设计过程中的作用第八章：数字逻辑与数字系统测试8.1 数字系统测试概述讲解数字系统测试的目的和方法解释测试在保证数字系统可靠性中的重要性8.2 数字逻辑测试技术介绍逻辑测试的基本方法和策略讲解测试向量和测试结果分析的过程8.3 故障诊断与容错设计解释数字系统中的故障类型和影响介绍故障诊断方法和容错设计策略第九章：数字逻辑在现代技术中的应用9.1 数字逻辑与现代通信技术讲解数字逻辑在现代通信技术中的应用介绍数字调制、信息编码等通信技术9.2 数字逻辑在物联网技术中的应用解释数字逻辑在物联网中的关键作用分析物联网设备中的数字逻辑结构和功能9.3 数字逻辑在领域的应用讲述数字逻辑在领域的应用实例介绍逻辑推理、神经网络等技术中的数字逻辑基础第十章：数字逻辑的未来发展10.1 数字逻辑技术的发展趋势分析数字逻辑技术的未来发展方向讲解新型数字逻辑器件和系统的特点10.2 量子逻辑与量子计算介绍量子逻辑与传统数字逻辑的区别讲解量子计算中的逻辑结构和运算规则10.3 数字逻辑教育的挑战与机遇分析数字逻辑教育面临的挑战讲述数字逻辑教育对培养计算机科学人才的重要性重点和难点解析重点环节一：逻辑门的概念和功能逻辑门是数字逻辑电路的基本构建块，包括与门、或门、非门、异或门等。
时序逻辑电路计数器基础介绍
格雷码计数器：使用格雷码进行计数，避免计数过程中的错误
奇偶校验计数器：在计数过程中进行奇偶校验，提高计数的准确性
计数器的应用
01
电子设备：如计算机、手机等设备的计数功能
03
交通控制：如交通信号灯、停车场等设备的计数和控制功能
02
工业控制：如生产线、机器人等设备的计数和控制功能
04
科学实验：如科学研究、实验设备等设备的计数和控制功能
2
功能特点：定时、计数、显示
3
应用效果：提高交通效率，减少交通事故
4
生产线计数
可以帮助生产线管理人员及时发现生产过程中的问题
生产线计数器用于记录生产线上的产品数量
可以实时监控生产线的生产进度和效率
可以为生产计划和生产调度提供数据支持
设计方法：使用硬件描述语言（HDL）进行描述和设计
设计验证：使用仿真工具进行仿真和验证，确保计数器功能正确
04
计数器设计注意事项
确定计数器的类型和功能
考虑计数器的功耗和面积，优化设计
设计计数器的测试方法和验证方法
确定计数器的工作频率和时钟信号
设计计数器的结构，包括触发器、计数器、输出等
设计计数器的输入和输出逻辑，包括复位、置位、计数等
时序逻辑电路广泛应用于各种电子设备，如计算机、通信设备、控制系统等。
时序逻辑电路的分类
同步时序逻辑电路：由统一的时钟信号控制，所有触发器在同一时刻发生变化
异步时序逻辑电路：没有统一的时钟信号，触发器根据各自的输入信号发生变化
组合逻辑电路：没有记忆功能，输出仅取决于当前输入
顺序逻辑电路：具有记忆功能，输出不仅取决于当前输入，还取决于之前的输入和状态
演讲人
01.
《数字逻辑与数字系统》教学大纲
《数字逻辑与数字系统》教学大纲一、使用说明（一）课程性质《数字逻辑与数字系统》是计算机科学与技术专业的一门专业基础课。
（二）教学目的通过本课程的学习，可以使学生熟悉数制与编码,逻辑函数及其化简,集成逻辑部件,中大规模集成组合逻辑构件。
掌握组合逻辑电路分析和设计，同步时序逻辑电路分析和设计，异步时序逻辑电路分析和设计；中规模集成时序逻辑电路分析和设计。
了解可编程逻辑器件，数字系统设计，数字系统的基本算法与逻辑电路实现，VHDL语言描述数字系统。
为专业课的学习打下坚实的基础。
（三）教学时数本课程理论部分总授课时数为68课时。
（四）教学方法理论联系实际，课堂讲授。
（五）面向专业计算机科学与技术专业。
二、教学内容第一章数制与编码（一）教学目的与要求通过本章学习使学生掌握数制的表示及转换，二进制数的算术运算,二进制码，原码、补码、反码。
（二）教学内容模拟信号，数字信号，数制的表示及转换，二进制数的算术运算,二进制码，原码、补码、反码。
重点与难点：数制，二进制码，逻辑运算，逻辑代数的基本定律和规则，逻辑函数的化简。
第一节进位计数制1、十进制数的表示2、二进制数的表示3、其它进制数的表示第二节数制转换1、二进制数与十进制数的转换2、二进制数与八进制数、十六进制数的转换第三节带符号数的代码表示1、真值与机器数2、原码3、反码4、补码5、机器数的加、减运算6、十进制数的补数第四节码制和字符的代码表示1、码制2、可靠性编码3、字符代码（三）教学方法与形式课堂讲授。
（四）教学时数2课时。
第二章逻辑代数与逻辑函数（一）教学目的与要求通过本章学习使学生掌握逻辑代数的基本运算,逻辑代数的基本公式、定理及规则。
逻辑函数表达式的形式与转换方法，逻辑函数的代数法及卡诺图法化简。
（二）教学内容逻辑代数的基本运算、基本公式、定理及规则。
逻辑函数表达式的形式与转换方法，逻辑函数的代数法及卡诺图法化简。
重点与难点：逻辑代数的公式、定理及规则。
常用逻辑部件介绍
逻辑门的表示方法：
逻辑门 与门
Y = A∧ B
或门 Y = A∨ B
非门 Y=A
国家标准符号
A B
&
Y
A B
≥1
Y
A1Y
旧教材使用符号
A B
Y
A Y
B
A
Y
常用逻辑部件介绍
逻辑门
与非门 Y = A∧ B
或非门 Y = A∨ B
异或门 Y=A∨B
国家标准符号
A B
&
Y
A B
≥1
Y
A =1 B
Y
旧教材使用符号
CP
DQ
D
CP
Q 触发信号:高电平
常用逻辑部件介绍
按触发信号的不同 ，触发器分为：
边沿触发 电平触发
上升沿触发 下降沿触发
高电平触发 低电平触发
CP
常用逻辑部件介绍
1. 上升沿触发方式
DQ
CP
2. 下降沿触发方式
DQ
CP
CP
CP D 0 1
其它 ×
CP
Q 0 1 Q0(不变）
CP D 0 1
其它 ×
常用逻辑部件介绍
时序逻辑电路例 : 触发器
D触发器
CP
DQ
D
CP
Q
输出信号Q的状态不仅与输入信号D当时的状态有关， 还与Q过去的状态有关。
常用逻辑部件介绍
触发器是时序逻辑电路常用的基本单元。 D触发器、J-K触发器、R-S触发器
以D触发器为例
DQ
CP R
输入端 D 输出端 Q 触发端 CP 清0端 R
A
Y
Y
A
时序逻辑电路
3 ． 异步减 法计 数器
（1）3位递减计数器的状态
（2）电路组成
二 、 十进制计数器
十进制递减计数器的状态
1．电路组成
异步十进制加法计数器
2．工作原理
（1）计数器输入0～9个计数脉冲时，工作过程与4位二进制异步加法计数器完 全相同，第9个计数脉冲后，Q3Q2Q1Q0状态为1001。 （2）第10个计数脉冲到来后，此时计数器状态恢复为0000，跳过了1010~1111 的6个状态，从而实现842lBCD码十进制递增计数的功能。
④ 最 高 位 触 发 器 FF 3 是 在 Q 0 、 Q 1 、 Q 2 同 时 为 1 时 触 发 翻 转 ， 即 FF 0 ～ FF 2 原均为 1 ，作加 l 计数时，产生进位使 FF 3 翻转为 l 。
（2）电路组成
4位二进制同步加法计数器逻辑图
工
程
应
用
计数不正常的故障检测 第一步，先查工作电源是否正常；第二步，检查触 发器的复位端是否被长置成复位状态；第三步，用示波器观测计数脉冲是否加到 了触发器的CP端；第四步，替换触发器，以确定集成电路是否损坏。
第二节 计数器
在数字系统中，能统计输入脉冲个数的电路称为计数器。
一 、二进 制计 数器 1 ． 异步二 进制 加法计 数器
每输入一个脉冲，就进行一次加 1 运算的计数器称为加法 计数器，也称为递增计数器。 4 个 JK 触发器构成的异步加 法计数器如下图所示。
图中 FF 0 为最低位触发器，其控制端 C l 接收输入脉冲，输 出信号 Q 0 作为触发器 FF 1 的 CP ， Q 1 作为触发器 FF 2 的 CP ， Q 2 作为 FF 3 的 CP 。各触发器的 J 、 K 端均悬空，相当于 J = K =1 ，处于计数状态。各触发器接收负跳变脉冲信号时 状态就翻转，它的时序图见下图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第八章 逻辑部件
逻辑部件由基本逻辑电路组成，具有对二进制数 据或代码进行寄存、运算、传送、变换等功能。 是数字系统和电子计算机的基本组成单元。
前面曾结合组合逻辑电路的应用介绍过加法器、 译码器、多路选择器、多路分配器等，下面再结 合时序电路的特点，介绍几种基本逻辑部件。
一、寄存器
寄存器是数字系统和计算机中用来存放数据或代 码的一种基本逻辑部件，它由多位触发器连接而 成。
时序电路的基本组成如下图所示：
时序电路 x1
的输入
xn
组合电路
Z1 时序电路输出
Zm
内部输入，y1 …yr（存储电
关系式：路输出）
存储电路
Zi=gi(x1,…,xn; y1,…,yr) i=1, …,m Yi=hi(x1,…,xn; y1,…,yr) i=1, …,r
内部输出，Y1 …Yr（存储电 路输入）
(A) (B)——如图10.7； (A) (B)，且要求A的内容不变——图10.8。 例2：移位寄存器在数据通信中的应用：
移位寄存器A
移位寄存器B
并行数字系统A
并行数字系统B
例3：利用移位寄存器实现码序列检测器
Z1
Z
X 串行输入
1
1
0
1
CLOCK
时间选通
(三）累加寄存器
▪ 二进制数a和b分别存放在寄存器RA和RB之中，通
OUT4
OUT3
OUT2
OUT1
D SET Q Q
CLR
D SET Q Q
CLR
D SET Q Q
CLR
D SET Q Q
CLR
IN4
IN3
IN2
IN1
CLOCK
由图可见，4位输入数据同时进入寄存器，寄存器的四个输出端是同时有效的， 这样的寄存器称为“并行输入并行输出”(Parallel-Input Parallel-Output)寄存器。 代码寄存器常常需要接收控制和清零功能，如下图所示：
异步清零方式
下图所示的代码寄存器，其清0操作是通过触发器的复位 端CLR来实现的，称为异步(Asynchronous)清0方式。
在这种方式下，清零方式独立于时钟CLOCK。它与上图 所示的清0方式不同，那里是靠时钟脉冲本身将D端的“0” 打入触发器的。
IN4 D SET Q IN3 D SET Q IN2 D SET Q IN1 D SET Q
第七章 时序逻辑电路
一、时序电路的框图表示：（P248图9.1) 二、时序电路的分类：
同步时序电路：有统一的时钟控制 异步时序电路：没有统一的时钟控制
对于同步时序电路，只有在时钟脉冲到来时， 电路的状态才发生变化；对于异步时序电路， 其状态的改变是由输入信号的变化直接引起的。
三、时序电路的分析与设计
R RBi Bi
Si
FA
bi ai
Q
D SET Q
Q
CLR
Ci-1
二、串行加法器
前面讨论的加法器称为并行加法器。相加的二进 制数有多少位就相应需要多少位全加器电路，各 位的加法操作是并行进行的。
在实际使用中，对于速度要求不高的场合，还可 采用串行加法器。
串行加法器
典型的时序电路框图
时序电路的基本组成
从具体用途来分，它有多种类型，如运算器中的 数据寄存器、存储器中的地址寄存器、控制器中 的指令寄存器、I/O接口电路中的命令寄存器、状 态寄存器等等。
从基本功能上来分类，分为“没有移位功能的代 码寄存器”和 “具有移位功能的移位寄存器”。
（一）代码寄存器
主要用来接收、寄存和传送数据或代码
一个由D触发器构成的4位代码寄存器如下图所 示：
比较：
串行加法器结构比并行加法器简单，所用设备较 省。
但串行加法器速度比并行加法器慢，实现n位二进 制数相加，串行加法器需要n个CP脉冲才能完成， 而并行加法器只需一个CP脉冲即可完成。
三、计数器
（一）二进制异步计数器： 工作特性：各级触发器的翻转不是同时的，每位
触发器的翻转ቤተ መጻሕፍቲ ባይዱ依赖于前一位触发器从1到0的翻 转。
常表示为(RA)=a, (RB)=b. 实现a和b相加，并把和数 存放在RA之中，可表示为：RA(RA) +(RB).
▪ 寄存器RA称为累加寄存器，简称累加器。 ▪ 它是计算机算术逻辑部件的基本组成部件。 ▪ 注意，它既是存放操作数的寄存器，又是存放操作
结果的寄存器。
累加寄存器
RAi CLOCK
Ci
D SET Q Q
CLR
D SET Q Q
CLR
D SET Q Q
CLR
D SET Q Q
CLR
+
CLOCK
+
左移输入
双向移位寄存器的控制与操作：
左移控制 0 0 1 1
右移控制 0 1 0 1
操作 把寄存器清0
右移 左移 不允许
2. 移位寄存器的应用
例1：利用移位寄存器进行代码在两个寄存器间的 串行相互传送。
（二）移位寄存器
具有使代码或数据移位功能的寄存器称为移位 寄存器。它是计算机和数字电子装置中常用的逻 辑部件。 1. 移位寄存器的构成 (1) 串入-串出的右移寄存器：
INPUT
D SET Q
Q
CLR
CLOCK
D SET Q Q
CLR
D SET Q Q
CLR
D SET Q OUTPUT
Q
CLR
D SET Q Q
Q
CLR
Q
CLR
Q
CLR
Q
CLR
CLOCK
CLEAR
由JK触发器组成的4位代码寄存器
OUT4
OUT1
SET
JQ KQ
CLR SET
JQ KQ
CLR
CLOCK
LOAD CLEAR
IN4
IN1
以上几种代码寄存器全为“并入-并出”寄存器。
在介绍了移位寄存器后，还会看到“并入-串出”、 “串入-并出”以及“串入-串出”的寄存器。
二进制异步计数器
工作波形：逐级波形的二分频
同步清零方式
D
SET
Q
OUT4
Q
CLR
D
SET
Q
OUT3
Q
CLR
D
SET
Q
OUT2
Q
CLR
D
SET
Q
OUT1
Q
CLR
CLOCK LOAD
CLEAR
IN4
IN3
IN2
IN1
当LOAD=1(CLEAR=0)时，时钟脉冲到来，数据进入寄 存器。
当CLEAR=1时，时钟脉冲到来，将整个寄存器清0；当 CLEAR=0时，寄存器可以进行正常的数据输入操作。
CLR
SET D Q Q
CLR
SET D Q Q
CLR
D SET Q Q
CLR
(2) 并入-串出的右移寄存器
移位控制 并行输入控制
A
+
+
B
C
串行输出 CLOCK
+
D
(3)串入-并出的移位寄存器
并行输出
移位脉冲 移位控制
n位移位寄存器
串行输入
(4)双向移位寄存器
+
右移输入 右移控制 左移控制
+