数字电路讲义-第五章
输入信号为A、B，输出为C。设计一个电路，当A、B任意一个有效输入时，C有效输出。
输入信号为A、B，输出为C。设计一个电路，当A、B任意一个有效输入时，C有效输出。
输入信号为A、B，输出为C。设计一个电路，当A、B任意一个有效输入时，C有效输出。当A、B从有效变到无效时，C仍保持有效，试设计电路。
看课外题一（T1）、
锁存电路
第五章触发器（FF-Flip Flop）第一节基本RS触发器
一、与非门组成的基本RS触发器
1.工作原理
结论：
2.逻辑功能的描述
3. 逻辑符号
二、或非门组成的基本RS触发器
一、时钟RS触发器
必要性：cpu、交通灯工作原理：
电路不足：RS=0改进
二、时钟D触发器
工作原理：
逻辑描述：
不足：数据透明
第三节主从触发器（MS FF –Master Slave FF）一、主从RS触发器
工作原理
数字电路王秀敏第五章课后习题答案
1 10001111001 BC A 11 1 100 1 10001111001 BC A 11 1 100 [题5.1] 分析如图所示组合电路，写出输出Y 的逻辑函数式，列出真值表，说明逻辑功能。 解：该电路是由３线－８线译码器74138LS 和一个与门构成的。使能端 3211,0S S S ===时，译码器处于译码状态。 070707Y Y Y m m m m AB AC BC =?=?=+=++或Y AC BC AB =++ 该电路是一个不一致电路，即当,,A B C 相同时，Y 为０；,,A B C 不同时，Y 为１。 [题5.2] 分析如图电路的逻辑功能。其中0123,,,S S S S 为控制输入端（或称使能端），写出输出的逻辑函数式，列出真值表，说明Y 与A ，B 的逻辑关系。 Y 真值表 23A B Y
解：0123Y ABS ABS BS BS A =+⊕++ [题5.5]试用与非门设计一个水坝水位控制器。如图为水坝水位示意图。A,B 为两个电极，当电极被水浸没时，会有输出信号。如果水面在A 以下为正常状态，绿灯亮；水面在A 、B 间为异常状态，黄灯亮；水面在B 以上为危险状态，红灯亮。 解：（１）列真值表。 根据题意，该控制器有两个输入A,B ；三个输出,,G Y R ，G 代表绿灯，Y 代表黄灯，R 代表红灯。输入变量：水在电极之上，用１表示，水在电极之下，用０表示。输出变量：１表示灯亮，０表示灯灭。列出真制表。 （２）化简 G A = Y AB = R B = （3）逻辑图 真值表 A B
A BC 000111100110 1 01 01 A BC 000111100101 11 1 00[题5.8] 某学校有三个实验室，每个实验室各需2kW 电力。这三个实验室由两台发电机组供电，一台是2kW ，另一台是4kW 。三个实验室有时可能不同时工作，试设计一逻辑 电路，使资源合理分配。 解：（1）列真值表 设输入变量为A 、B 、C 表示三个实验室，工作为1，不工作为0；设输出变量为1Y 、2Y ，分别表示2kW ，4kW 的发电机，启动为1，不启动为0。 （2）画卡诺图 化简得 12 Y A B C Y AB BC AC =⊕⊕?? =++? （3）逻辑图 [题5.10]利用两片8线—3线优先编码器74148LS 集成电路构成的电路如图所示。 （1） 试分析电路所实现的逻辑功能。 （2） 指出当输入端处于下述几种情况时，电路的输出代码3210D D D D 。 ○1 当输入端为5I 为0，其余各端均为1时。 ○2 当输入11 I 为0，其余各端均为1时。 ○3 当输入端1I 和10 I 为0，其余各端均为1时。 （3） 试说明当输入015~I I 均为高电平1时和00I =而其余各端为高电平1时，电路输出 状态的区别。 真值表 A
数字电路第五章习题答案
第五章习题 5-3 （1）状态图：X为控制变量 X＝0时的状态图： X＝1时的状态图： （2）状态转换及真值表：
(3)卡诺图： X＝0时： 3210 n n n J Q Q Q = 310 n n K Q Q = 2310 n n n J Q Q Q = 210 n n K Q Q = 10 n J Q = 10 n K Q =
3 0123 n n n J Q Q Q =++ 01K = X =1时: 3210n n n J Q Q Q = 3210n n n K Q Q Q = 210n n J Q Q = 210 n n K Q Q = 10n J Q = 10n K Q = 0123 n n n J Q Q Q =++ 01K = 那么，有： 3210n n n J Q Q Q = 31021010210210()n n n n n n n n n n n n n K XQ Q XQ Q Q Q Q X XQ XQ Q Q Q Q =+=+=+ 23101031010n n n n n n n n n n J XQ Q Q XQ Q Q Q Q XQ Q =+=+ 210n n K Q Q = 10 n J Q =
10 n K Q = 0123123n n n n n n J Q Q Q Q Q Q =++= 01K = （4）电路图： 5-6 （1）时序图：
5 CP Q 3 Q 2 Q 1 Q 0 可见：0CP CP =↓，10CP Q =↓，2CP CP =↓，32CP Q =↓ （2 (3) 卡诺图： 0123n n n J Q Q Q = 01K = 11J =
万里学院数字电子技术第五章习题及参考答案
第五章习题 1．题图5-1所示电路是用两片555构成的脉冲发生器，试画出Y 1和Y 2两处的输出波形，并标注主要参数（参数只需估算）。 R 1 C 133k ΩY 1 R 2D R M 133k ΩC 2 10F R 3C 32.7k ΩR 42.7k ΩC 4 0.01μF 0.01μF Y 2 4 8 762v I2 v I11 5 3555D R M 24 8 762v I2 v I11 535550.01μF 题图5-1 2．题图5-2所示的555定时器构成的单稳态触发器及输入v I 的波形，求： （1）输出信号v O 的脉冲宽度T W ； （2）对应v I 画出v C 、v O 的波形，并标明波形幅度。 Ω1ms v I /V V CC /3 v I R 48 7 6 2C v C +10V 15 v O 3555D R v I1v I2 μF 0.01μF 题图5-2 3．由555定时器组成的多谐振荡器如图5-3所示，已知V DD =12V 、C =μF 、R 1=15k Ω、R 2=22k Ω。试求：（1）多谐振荡器的振荡周期；（2）画出的v C 和v O 波形。 v O /V v C /V 00 t V DD μF 01.0R 4 8762 C v 1 5v O 3555R D R v I1v I2 题图5-3
4．由555定时器、3位二进制加计数器、理想运算放大器A 构成如题图5-4所示电路。设计数器初始状态为000，且输出低电平V OL =0 V ，输出高电平V OH = V ，R d 为异步清零端，高电平有效。 （1）说明虚框（1）、（2）部分各构成什么功能电路？（2）虚框（3）构成几进制计器？ （3）对应CP 画出v O 波形，并标出电压值。 三位二进制加法计数器 +-R R 2R 3R 2R 2R 2R 2R A v O （2） Q 0 Q 1 Q 2 R D CP （3） （1）μF 01.0R 148 762 C V DD 15 3555R 2D R v I1 v I2 DISC 题图5-4 5．用集成芯片555构成的施密特触发器电路及输入波形i v 如题图5-5所示，要求： （1）求出该施密特触发器的阈值电压V T ＋、V T －；（2）画出输出v o 的波形。 v I /V 00 t v O /V μF 010.48762v +6V v I2 v I1 V CO 1 5v O 3555D R 题图5-5 6．用集成定时器555构成的电路及可产生的波形如题图5-6（a ）、（b ）所示，试回答： （1）该电路的名称；（2）指出（b ）图中v C 波形是1～8引脚中，哪个引脚上的电压波形； （3）求出矩形波的宽度t W 。
数字电子技术第四章课后习题答案
第四章组合逻辑电路 1. 解： (a)(b)是相同的电路，均为同或电路。 2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。因此，输出为“0”(低电平)时，输入状态为AB＝01或10 3. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。 4. 解：函数关系如下： AB S F+ ⊕ = + + A BS S S A B B 将具体的S值代入，求得F 3 1 2 值，填入表中。
A A F B A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A A B F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111 111011010110001011101010011000001110110)(010101001 010011100101000110000 0123
5. （1）用异或门实现，电路图如图(a)所示。 (2) 用与或门实现，电路图如图(b)所示。 6. 解因为一天24小时，所以需要5个变量。P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。真值表如表所示。 利用卡诺图化简如图(a)所示。 化简后的函数表达式为
数字电路_第五章答案
5 大规模数字集成电路习题解答 1 自我检测题 ［T5.1］在存储器结构中，什么是“字”？什么是“字长”，如何标注存储器的容量？ 采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n×m。 ［T5.2］试述RAM和ROM的区别。 RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， ［T5.3］试述SRAM和DRAM的区别。 SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写入就能够稳定地保持下去。动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态1，无电荷表示状态0。根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。 ［T5.4］与SRAM相比，闪烁存储器有何主要优点？ 容量大，掉电后数据不会丢失。 ［T5.5］用ROM实现两个4位二进制数相乘，试问：该ROM需要有多少根地址线？多少根数据线？其存储容量为多少？ 8根地址线，8根数据线。其容量为64×8。 ［T5.6］一个ROM 共有10根地址线，8根位线（数据输出线），则其存储容量为。 （A）10×8 （B）102×8 （C）10×82（D）210×8 ［T5.7］为了构成4096×8的RAM，需要片1024×2的RAM。 （A）8片（B）16片（C）2片（D）4片 ［T5.8］哪种器件中存储的信息在掉电以后即丢失？ （A）SRAM （B）UVEPROM （C）E2PROM （D）PAL ［T5.9］关于半导体存储器的描述，下列哪种说法是错误的。 （A）RAM读写方便，但一旦掉电，所存储的内容就会全部丢失 （B）ROM掉电以后数据不会丢失 （C）RAM可分为静态RAM和动态RAM （D）动态RAM不必定时刷新 ［T5.10］PAL是一种的可编程逻辑器件。 （A）与阵列可编程、或阵列固定的（B）与阵列固定、或阵列可编程的 （C）与、或阵列固定的（D）与、或阵列都可编程的 习题 ［P5.1］现有如图P5.1所示的4×4字位RAM若干片，现要把它们扩展成8×8字位
第五章 常用时序逻辑电路
第五章常用时序集成电路模块及其应用 用常用时序中规模集成模块设计数字电路仍是目前组成数字系统的主要设计方法，熟悉和掌握时序中规模集成模块的基本工作原理及其应用也是数字电子技术课程的主要任务。本章要求学生认识时序模块的国标符号、逻辑符号和时序电路模块的功能表，进而掌握用时序模块和其他电路组成的应用电路。 第一节基本知识、重点与难点 一、基本知识 （一）常用时序模块 在实际中有许多MSI产品可供选用，掌握了这些产品的逻辑功能、性能指标和使用方法，就可以方便地利用它们构成具有各种功能的数字电路，而无需采用单元触发器和门电路进行设计。 （二）计数器及其应用 计数器是用来计算输入脉冲数目的时序逻辑电路，是数字系统中应用最广泛的基本单元之一。它是用电路的不同状态来表示输入脉冲的个数。计数器所能计算脉冲数目的最大值（即电路所能表示状态数目的最大值）称为计数器的模（M）。 按进位方式，计数器可分为同步和异步两类。同步计数器的所有触发器共用一个时钟脉冲，时钟脉冲就是计数的输入脉冲。异步计数器只有部分触发器的时钟信号是计数脉冲，而另一部分触发器的时钟信号是其他触发器或组合电路的输出信号，因而各级触发器的状态更新不是同时发生的。 按进位制方式，计数器可分为二进制和非二进制（包括十进制）。 按逻辑功能方式，计数器可分为加法计数器、减法计数器和可逆计数器等。加法计数器的状态变化和数的依次累加相对应。减法计数器的状态变化和数的依次递减相对应。可逆计数器由控制信号控制实现累加或递减，可实现加法或减法计数。 若计数脉冲为一周期性信号，则模为M的计数器输出信号的频率为计数脉冲频率的1/M，也就是说，计数器具有分频的功能，可作为数字分频器使用。 工程中经常用到的序列信号发生器，也可由计数器设计而成。 （三）寄存器及其应用 寄存器与移位寄存器均是数字系统中常见的逻辑模块。寄存器用来存放二进制数码，移位寄存器除具有寄存器的功能外，还可将数码移位。 1.寄存器 寄存器用来存放二进制数码。事实上每个触发器就是一位寄存器。74175是由四个具有公共清零度端的上升沿D型触发器构成的中规模集成电路。 2.移位寄存器 移位寄存器具有移位功能，即除了可以存放数据以外，还可将所存数据向左或向右移位。 移位寄存器有单向移位和双向移位之分，还常带有并行输入端。74195是带有并行存取功能的四位单向移位寄存器。74194是可并行存取的四位双向移位寄存器，是一种功能比较齐全的移位寄存器，它具有左移、右移、并行输入数据、保持以及清除等五种功能。 利用移位寄存器可以很方便地将串行数据变换为并行数据，也可以将并行数据变换为串行数据。计算机中外部设备与主机之间的信息交换常常需要这种变换。
(完整版)数字电子技术第四章答案
习题4 4－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。 解：图（a ）：1F AB =；2 F A B =e ；3F AB = 真值表如下表所示： A B 1F 2F 3F 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 1 其功能为一位比较器。A>B 时，11F =；A=B 时，21F =；A
功能：一位半加器，1F 为本位和，2F 为进位。 图（c ）：1(0,3,5,6)(1,2,4,7)F M m = =∑∏ 2(0,1,2,4)(3,5,6,7)F M m ==∑∏ 真值表如下表所示： 功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。 图（d ）：1F AB =；2 F A B =e ；3F AB = 功能：为一位比较器，AB 时，3F ＝1 4－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为： 100101102103F A A x A A x A A x A A x =+++ 因此该电路是一个四选一数据选择器，其真值表如下表所示： 1A 0A F 0 0 0x 0 1 1x 1 0 2x 1 1 3x 4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
数字电子技术黄瑞祥 第五章复习题答案
第五章习题答案 5-1分析题5-1图所示电路，画出时序图和状态图，起始状态Q 0Q 1 Q 2 Q 3 =0001。 解 CP Q 0 Q 1 Q 2 Q 3 0 0 0 0 1 1 1 0 0 0 2 0 1 0 0 3 0 0 1 0 4 0 0 0 1 时序图： CP Q Q 1 Q 2 Q 3
5-2分析题5-2图所示电路，画出电路的状态图。 解 CP Q 0 Q 1 Q 2 0 0 0 0 1 1 0 0 2 0 1 0 3 0 0 1 4 0 0 0
5-3 JK触发器组成5-3图所示电路。分析该电路为几进制计数器，并画出电路的状态图。 CP Q 1 Q 2 Q 3 0 0 0 0 1 1 0 0 2 0 1 0 3 1 1 0 4 0 0 1 5 0 0 0 该电路为五进制计数器
5-4JK触发器促成如图5-4图所示的电路。 （1）分析该电路为几进制计数器，画出状态图。 （2）若令K 3 = 1，电路为几进制计数器，画出其状态图。 解：（1 CP Q 1 Q 2 Q 3 0 1 2 3 4 5 6 7 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 0 0 0 为7进制计数器 CP Q 1 Q 2 Q 3 0 1 2 3 4 5 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 0 为4进制计数器
5-5 试画出题5-5图（a）所示电路中B,C端的波形。输入端A,CP波形如题5-5图(b)所示，触发器的起始状态为零。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 CP A Q Q 1 B C