DRAM内存颗粒测试简介.pptx
内存条颗粒测试的方法
DDR3内存条测试治具专利结构，零磨损金线导电，不烧焊盘和IC过压力保护，导电胶寿命更长压力自适应，兼容不同厚度的颗粒限位框可更换，兼容不同大小的内存颗粒参数:产品型号:DDR3-GF6U63外壳材质:铝合金,电木导电体:金线导电胶(GCR)绝缘电阻:1000mΩ?Min,At DC500V耐电压:700AC/1Minute接触阻抗:<30mΩ机械寿命:100，000Times工作温度:From-40℃to+155℃特点:手动翻盖滚轴式结构，省力又方便，零磨损，专利号：ZL201220056976.7压块浮动结构，延长导电胶寿命，适用不同厚度的IC通用性高，只需换限位框，即可测试尺寸不同的颗粒（宽度≤13MM长度≤16MM）金手指镀金厚度是普通PCB的10倍（30μm），保证测试治具有更好的导通和耐磨性金线导电胶减短IC与PCB之间数据传输距离，测试更稳定，最高频率可达2000MHZ，且更换方便，成本更低全新设计更薄，不需转接槽可直接插到测试板上进行测试，频率衰减更低，减少误测.同探针类治具的比较:项次项目名称金线导电胶治具探针治具备注1治具价格低高导电胶治具价格大概是探针治具的20%~50%2导电性能高低3接触稳定性高低4测试频率高低5电流过载损坏程度极低高探针容易烧坏；导电胶几乎可以做到不烧治具，不烧IC；6维修操作容易难导电胶可整条更换，操作极其简单7维护成本低高导电胶成本远低于探针，且不会烧坏；导电胶治具维护人员技能要求低、人数配置少；与同类治具比较:项次项目名称斯纳达公司“A”备注1治具价格低高2治具磨损低高专利结构，除PCBA与导电胶2个耗材外，其他一律保修1年3导电胶过压保护有无浮动压块，压力自适应，导电胶寿命延长1倍以上4不同厚度芯片的兼容性好不好浮动压块，压力自适应，兼容不同厚度的颗粒测试5售后服务好一般本地支持，服务响应速度快。
DRAM的测试方法、装置、可读取存储介质和电子设备与流程
DRAM的测试方法、装置、可读取存储介质与电子设备与流程概述DRAM全称为动态随机访问存储器（Dynamic Random Access Memory），是计算机领域中最常用的存储器之一。
在使用DRAM 时，需要对其进行测试以确保其稳定可靠。
本文将详细介绍 DRAM 的测试方法、装置以及可读取存储介质与电子设备与流程等内容。
DRAM的测试方法DRAM 的测试方法可分为漏失测试和功能测试两类。
漏失测试漏失测试是指测试 DRAM 的存储单元是否可以正确地存储和读取数据，主要是测试 DRAM 存储单元的“0”和“1”是否能够在规定时间内正常切换。
漏失测试通常采用以下两种方法：1. 光刻线方法光刻线方法是一种基于测试芯片的逆向工程技术。
其基本原理是利用微影技术在测试芯片上制作一些特定形状的导线，从而实现 DRAM 存储单元的漏失测试。
2. 固件探针方法固件探针方法是一种利用固件探针实现 DRAM 存储单元漏失测试的方法。
其基本原理是在 DRAM 存储单元上插入一个固件探针，通过探针读取 DRAM 存储单元中的电压信号，再根据信号判断存储单元是否可以正常存储和读取数据。
功能测试功能测试是指测试 DRAM 存储单元是否可以正确地执行其功能。
DRAM 功能测试通常需要测试以下方面：1. 先进先出（FIFO）FIFO 是一种先进先出的缓存。
测试FIFO的目的是检测它的缓冲处理特性是否符合规定要求。
2. 随即访问随机访问是指 DRAM 能够随时存储和读取数据。
测试 DRAM 的随机访问功能是为了检测其对读写访问数据的效率是否符合要求。
3. 列选列选是指 DRAM 能够按照列地址读写数据。
列选测试是为了检测 DRAM 的列地址识别是否正确。
4. 行选行选是指 DRAM 能够按照行地址读写数据。
行选测试是为了检测 DRAM 的行地址识别是否正确。
DRAM的测试装置DRAM 测试通常需要配备特定的测试装置。
常用的 DRAM 测试装置主要包括测试板、探针、测试设备等。
RAM和DDR测试方法的原理与测试案例设计ppt课件
RAM模块根底知识
在RAM的每一个根本存储单位都只能存储0或者1这样 的数据，而CPU存取数据的时候是按照字节〔也就是 8bit〕来存储的，那么RAM终究如何满足CPU的这样 的要求呢？
首先为了能存储1字节(8 bit)的信息,就需求8个1bit RAM根本存储单元堆叠在一同，这也意味着这8颗芯 片被赋予了同样的地址。下面的表示图可以协助他比 较笼统的了解这一点〔以下图所示的图例中仅仅画了 4个存储单元，大家当成8个来看就可以了〕
下面的示意图可以帮助你比较形象的了解这一点下图所示的图例中仅仅画了4个存储单元大家当成8个来看就可以了ram通常这8颗1bit芯片是通过地址总线和数据总线在pcb印刷电路板上连接而成的对于cpu来说它就是一颗8bit的ram芯片而不再是独立的8个1bit芯片
RAM test method
----Warrior Zhu 2006.5.29
1) Fill memory with a pattern
2) Starting at the lowest address
2a check that the pattern has not changed
2b write the patterns complement
2c increment the address
inversions没方法发现的错误，分别填入 “00000000h〞和“FFFFFFFFh〞，检查两次。 8. Moving inversions, 0 & 1, uncached 与第二项测试一样，只是将cache关了，但可 以发现的错误大大添加了。
测试程式的运用及留意点
DOS环境下键入memtest /?得到协助信息：
RAM模块根底知识
DRAM内存颗粒测试简介
Multiple temperature tested (e.g. 88‟C, 25‟C, -10‟C) Long test time at low speed Patterns cover all cell arrays No Stressful condition High parallel test count, low cost Both MBT and TBT does NOT test DC (Ando Oven)
2.
Functional Test (Core Test)
3.
Speed Test
DC Test
VCC
DC Test Method: a) ISVM: I Source V Measure
VCC
b)
VSIM V Source I Measure
DC Test – Open Short
Purpose:
Socket issue Socket Pogo Pin defect
DC Test – Open Short
O/S Test Condition:
PMU
> 1.5V
Typical 0.65V < 0.2V Fail Open Pass Fail Short force 100uA force 0.65 V Measure sense 100uA Vdd=0
• Check connection between pins and test fixture
• Check if pin to pin is short in IC package • Check if pin to wafer pad has open in IC package • Check if protection diodes work on die • It is a quick electrical check to determine if it is safe to apply power • Also called Continuity Test
DDR系列基础知识讲解ppt课件
读取时预充电时序图：图中设定：CL=2、BL=4、tRP=2。自动预充电时的开始 时
间与此图一样，只是没有了单独的预充电命令，并在发出读取命令时，A10地 址
线要设为高电平（允许自最动新版预整理充ppt 电）。可见控制好预充电启动时间很重要， 33
图形解析
• SDRAM
读取时数据掩码操作，D最QM新在版整两理pp个t 周期后生效，突发周期的第二笔数据被取消34
最新版整理ppt
26
特性分析
在写入时，以DQS的高/低电平期中部为数据周期分割点，而不是上/下沿，但 数据
的接收触发仍为DQS的上/下沿，DQS是双向信号，读内存时，由内存产生DQS 的沿和数据的沿对齐，写入内存时，由外部产生，DQS的中间对应数据的 沿
，即此时DQS的沿对应数据最稳定的中间时刻；
虽然可以让数据是连续的最传新版输整理，ppt 但每次都要发送列地址与命令信息，控制资 31 源占
图形解析
• SDRAM
突发连续读取模式：只要指定起始列地址与突发长度，寻址与数据的读取自 动进
行，而只要控制好两段突最发新版读整理取ppt 命令的间隔周期（与BL相同）即可做到连续 32 的突
图形解析
就 是芯片的位宽（也是L-Bank的位宽）； 存储单元数量=行数*列数（得到一个L-Bank的存储单元数量）*L-Bank的数量 也可用M*W的方式表示芯片的容量，M是该芯片中存储单元的总数，单位是兆 （英文简写M，精确值是1048576），W代表每个存储单元的容量，也就是
SDRAM芯片的位宽，单位是bit； DDR SDRAM内部存储单元容量是芯片位宽（芯片I/O口位宽）的一倍； DDR2 SDRAM内部存储单元容量是芯片位宽的四倍； DDR3 SDRAM内部存储单元容量是芯片位宽的八倍； DDR4 SDRAM内部存储单元容量是芯片位宽的八倍。
半导体行业中DRAM的制造与测试
半导体行业中DRAM的制造与测试一、DRAM器件的基本介绍二、DRAM器件的晶圆制造流程三、DRAM器件的封装流程四、DRAM器件的电性测试与良品率五、DRAM器件晶圆制造的新工艺一、DRAM的基本介绍1.DRAM的基本介绍A.内存的种类谈起DRAM,我们就要先从memory谈起。
Memory -存储器或称内存，是我们在计算机或电子行业里面常用的一种存储载体。
以其构成方式和工作原理，存储器可分为以下几种,如图一所示。
图一：存储器种类RAM (Random Access Memory): 随机存储器,数据可以被迅速的读写并且内存单元可以被随机得访问道。
ROM (Read Only Memory): 只读存储器,一般用于存储不会频繁改动的数据,其中存储的信息,是在工厂里被永久性写入的。
DRAM (Dynamic Random Access Memory):动态随机存储器，数据被以充电的形式写入电容,但由于漏电的原因,存储的电荷会最终失去,所以存储器中的数据需要周期性地被更新，这也正是“动态”一词的来源。
一般来讲，一个最基本的存储单元由一,OS管和电容所组成，而典型的DRAM需要5〜50毫秒的数据更新周期。
SRAM (Static Random Access Memory): 静态随机存储器,数据被存储在两个耦合的逻辑反向器中。
与DRAM相比，SRAM中的数据不需要被周期性的更新，而这也导致其具有低功耗的特点；典型的SRAM存储单元由6个MOS管所组成，但这也导致在同等的器件面积上，它所存储的数据量比DRAM少。
PROM (Programmable Read Only Memory):可编程只读存储器Mask ROM (Mask Read Only Memory): 一种只读存储器，其中存储的信息是在晶圆的制造过程中,以掩模版的形式被复制在器件上。
EPROM (Electrical Programmable Read Only Memory):电可编程只读存储器。
DDR原理简介及相关测试ppt课件
Precharge可以对一个Bank进行操作或者对所有的Bank进行同步操作，具体的设定 通过A10,BA0,BA1,BA2来实现
整理ppt
10
Precharge operation
整理ppt
13
ODT—On Die Termination
On Die Termination功能即可以对DQ, DQS/DQS, RDQS/RDQS, and DM的终端 电阻进行开关，可以改善信号完整性。ODT通过EMRS来进行控制
整理ppt
14
Refresh operation
当 CLK的边沿触发到CS, RAS and CAS LOW and WE HIGH，Chip开始进入 Refresh operation，在Refresh之前所有的Bank都必须被预充电，从预充电命令到 Refresh命令执行的时间必须大于tRP。从一个refresh命令到另一个refresh命令的时 间要大于tRFC (Refresh周期)，
整理ppt
6
CAS Latency: CAS潜伏期。CAS为列地址选通脉冲，在列地址确定之后就可以 传输数据，但是仍需要经过一段时间才会有数据发出，这段间隔的时间即为CAS 潜伏期，简写为CL。
Additive Latency:简称AL。在RAS命令之后会立即执行CAS命令，CAS命令发出 到被设备执行的时间则成为AL。
整理ppt
23
Setup time and Hold up time SPEC for DDR2
注：tIS(base),tIH(base)的值为当CLK/CLK#的Diff slew rate为2V/ns, adress/CMD 的slew rate为1V/ns的时候的基本值
(内存基本知识)_DRAM工作原理ppt课件
Memory: DRAM position ������ Semiconductor memory device ������ ROM: Non volatile ������ Mask ROM ������ EPROM ������ EEPROM ������ Flash ������ NAND: low speed, high density ������ NOR: high speed, low density ������ RAM: Volatile ������ DRAM: Dynamic Random Access Memory ������ SRAM: Static Random Access Memory ������ Pseudo SRAM
Notation: K, M, G ������ In standard scientific nomenclature, the metric modifiers K, M, and G to refer to factors of 1,000, 1,000,000 and 1,000,000,000 respectively.
DRAM Density
What is a DRAM?
•������ DRAM stands for Dynamic Random Access Memory. •������ Random access refers to the ability to access any of
内存基础知识-PPT课件
CDRAM(带高速缓存动态随机存储器) 是日本三菱电气公司开发的专有技术， 它通过在DRAM芯片上集成一定数量 的高速SRAM作为高速缓冲存储器和同 步控制接口来提高存储器的性能。
DRDRAM(Direct Rambus DRAM)
DRDRAM (接口动态随机存储器)是Rambus 在Intel支持下制定的新一代RDRAM标准， 与传统DRAM的区别在于引脚定义会随命令 而变，同一组引脚线可以被定义成地址，也 可以被定义成控制线。其引脚数仅为正常 DRAM的三分之一。当需要扩展芯片容量时， 只需要改变命令，不需要增加芯片引脚。
内存速度性能指标
时钟周期TCK CAS延迟时间（CL） CL=2，CL=3 存取时间（TAC） 内存总延迟时间 =TCK*CL+TAC
CAS的延迟时间
这是纵向地址脉冲的反应时间,也是在一 定频率下衡量支持不同规范内存的重要标 志之一。比如现在大多数的SDRAM在外 频为100MHz时都能运行于CAS Latency = 2或3的模式下，这时的读取数据的延迟时 间可以是二个时钟周期也可以是三个时钟 周期，若为二个时钟周期就会有更高的效 能。
KINGMAX
三星（SAMSUNG）
创见（JETRAM）
金邦（WINBOND）
美凯龙/美光（MICRON）
金士顿（KINGSTON）
金士顿（KINGSTON）
现代（HY/HYUNDAI）
现代（HY/HYUNDAI）
KINGMAX
KINGMAX
SPD芯片
SPD(Serial Presence Detect，串行 存在探测)，它是1个8针的256字 节的EEPROM (电可擦写可编程 只读存储器)芯片。一般处在内 存条正面的右侧，里面记录了诸 如内存的速度、容量、电压与行、 列地址带宽等参数信息。当开机 时PC的BIOS将自动读取SPD中 记录的信息，并为内存设置最优 化的工作方式，它是识别PC100 内存的一个重要标志。
内存基本知识4DRAM工作原理
in main
Why DRAM for Main Memory ?? ������ Cost effective (small chip area than SRAM) ������ High Speed(than HDD, flash) ������ High Density(~Gbyte) ������ Mass Production ……
•������ DRAM stands for Dynamic Random Access Memory. •������ Random access refers to the ability to access any of
the information within the DRAM in random order. •������ Dynamic refers to temporary or transient data storage.
Confidential
Memory: DRAM position ������ Semiconductor memory device ������ ROM: Non volatile ������ Mask ROM ������ EPROM ������ EEPROM ������ Flash ������ NAND: low speed, high density ������ NOR: high speed, low density ������ RAM: Volatile ������ DRAM: Dynamic Random Access Memory ������ SRAM: Static Random Access Memory ������ Pseudo SRAM
DRAM工作原理
RRaammaxaexl TeelchTnoelocghy nLiomlitoedgy Limited
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• Speed & AC Timing Test
Speed • Full Speed (DDR3 @1600MHz and above), Advantest T5503 + 256DUT HiFix Test
• Marking Ball Scan Visual Inspection Baking Vacuum Pack
DRAM Advantest Test
1. DC Test
Open/Short test Leakage test IDD test
2. Functional Test (Core Test)
Different parameter & Pattern for each function To check DRAM can operate functionally
Basic Test Signal
Digital Waveform Elements
• Logic • Voltage • Timing
Typical DRAM Final Test Flow
• MBT (Monitor Burn in Test): Stress to screen out Early Failures • TBT (Test Burn in Test): Long time pattern test
3. Speed Test
Timing test @ different speed grade
DC Test
VCC
DC Test Method: a) ISVM:
I Source V Measure
VCC
b) VSIM V Source I Measure
DC Test – Open Short
Purpose:
• Check connection between pins and test fixture • Check if pin to pin is short in IC package • Check if pin to wafer pad has open in IC package • Check if protection diodes work on die • It is a quick electrical check to determine if it is safe to apply power • Also called Continuity Test
Introduction to DRAM Testing
--- DRAM inside team --- 2015.May
Agenda
Basis of Testing Typical DRAM Testing Flow Burn-in DC Test (Open/Short, Leakage, IDD) Functional Test & Test Pattern Speed Test
• Voltage guard band • Temperature guard band • Timing guard band • Complex test pattern
Collect data for design & process improvement
• Quality • Reliability • Cost • Efficiency
Burn-in • Very Low Speed(5-20MHz), High Parallel Test (10-20Kpcs/oven), Low Cost
Core Test
• DC Test • Functional Test • Low Speed (DDR3 @667MHz), Typical tester Advantest T5588 + 512DUT HiFix
Backend
DRAM Burn-in (MBT)
MBT is to stress IC and screen out early failures
High Temperature Stress (5degC) High Voltage Stress Stressful Pattern
New
BI
product
Mature product
Failure Rate
Infant Mortality
Operation Time Normal Life Worn out
Bath Curve
DRAM Burn-in (TBT)
TBT is for long time test patterns
Multiple temperature tested (e.g. 88’C, 25’C, -10’C) Long test time at low speed Patterns cover all cell arrays No Stressful condition High parallel test count, low cost Both MBT and TBT does NOT test DC (Ando Oven)
DRAM Manufacture
Wafer
Assembly
Final Testing
Final Product
Why Testing?
To screen out defect
• Wafer defect • Assembly defect
Make sure product meet spec of customer
IC Test Methodology
Power Supply PPS
IC Tester
Input DUT*
Driver
* DUT = Device Under Test
Comparator Output
Testing of a DUT: 1. To connect PPS, Driver, Comparator & GND. 2. To apply power to DUT. 3. To input data to DUT (Address, Control Command, Data) 4. To compare output with “expect value” and judge PASS/FAIL