基于MEDICI的新型高压SOIP—LDMOS的仿真优化

合集下载

平台支撑下的仿真协同与设计优化

企业级材料数据管理（ANSYS Granta解决方案）
企业私有数据录入测试，研发，质量评估，设计，仿真，供应商…
数据接口支持PLM, CAD, CAE系统
数据管理浏览，搜索 & 报告生成
数据分析可视化 & 辅助决策
流程管理
参考数据库金属，塑料，复合材料，陶瓷，玻璃，涂料…
14
Ansys 综合解决方案打造仿真协同创新及设计优化平台
optimal performance parameters materials research and test calibration
仿真数据分析挖掘
Re-imagine simulation to model cause and effect to compute futureoutcomes with AI & deep learning baked in
仿真与试验协同
数据连续性
5
Minerva：以仿真流程与数据管理为核心，支持仿真协同创新
Workbench
Ansys Minerva
部署环境
On-Premise
Public Cloud
Private Cloud
Graphic Server
权限管理
门户
作业管理
工作区
业务管控
多物理场仿真
项目管理
仿真报告
CAE
4
试做
试验
Redesign
CAE
试做
试验
Redesign
CAE
试做
试验
仿真验证
仿真早期介入，与需求管理、系统设计协同不同阶段仿真的连续性、协同、重用设计变更及仿真验证协同迭代仿真与试验验证对比协同

高压VDMOS器件的优化设计研究的开题报告

高压VDMOS器件的优化设计研究的开题报告
题目：高压VDMOS器件的优化设计研究
一、研究目的和意义：
随着电力电子技术的不断发展，高压VDMOS器件在电力电子领域中应用越来越广泛。

当前，需要更加高效的高压VDMOS器件去满足电力电子市场的需求，所以研
究高压VDMOS器件的优化设计具有重要的现实意义。

本论文将针对高压VDMOS器件的结构、制造工艺和电学性能等方面进行综合优化设计研究。

二、研究内容：
1. 高压VDMOS器件的结构优化设计。

通过对高压VDMOS器件倒膜、掺杂、金属线路等制造工艺进行优化改进，提高器件的性能，包括增强漏电流能力、提升IOFF水平等。

2. 高压VDMOS器件的电学性能优化设计。

通过研究器件的漏电流、漏电流均衡性、开关动态损耗等方面的性能，提高器件的性能，保证器件在更高电压和电流情况下的稳定性和可靠性。

三、研究方法和技术路线：
1. 利用模拟仿真分析软件进行器件的结构设计，包括P型区域加工方式、掺杂浓度的确定等。

2. 采用大量的实验测试数据，包括各项电特性测试、参数测量等对VDMOS器件进行电学性能的评测，为后续优化设计提供重要数据支持。

3. 借助先进晶圆加工技术和制造工艺，进行实验测试，设计高压VDMOS器件的优化可制造方案。

四、预期研究成果：
本文预计通过对高压VDMOS器件结构设计和电学性能的优化研究，得到单个器件的优化结果和系列化生产可靠性和性能的保障。

针对器件所面临的各项问题和挑战，提出了新的研究构想，解决不同市场需求的技术方案，为电力电子领域的应用提供了
重要的技术支撑。

基于STI工艺的高压LDMOS器件设计与优化

基于STI工艺的高压LDMOS器件设计与优化
周杰;陈利;郭东辉
【期刊名称】《中国集成电路》
【年(卷),期】2010(19)12
【摘要】在LDMOS功率器件设计中可以引入STI工艺替代LOCOS工艺来进一步抑制表面电荷效应,以提高LDOMS功率器件的耐压强度及降低比导通电阻.本文将介绍STI工艺的优势和LDMOS器件设计原理,并在TSMC 0.6 μm BCD工艺为基础上增加STI工艺流程来设计一款适用于汽车电子应用的40 V LDMOS器件.通过ATHENA(工艺模拟)和ATLAS(器件仿真)仿真实验与器件参数提取,表明采用STI 工艺的LDMOS器件比采用LOCOS工艺的LDMOS器件在耐压漂移区长度比方面提高了23.40%,且比导通电阻降低了66.12%.
【总页数】7页(P46-52)
【作者】周杰;陈利;郭东辉
【作者单位】厦门大学,物理系,福建,厦门,361005;厦门大学,电子工程系,福建,厦门,361005;厦门大学,物理系,福建,厦门,361005;厦门大学,电子工程系,福建,厦门,361005
【正文语种】中文
【相关文献】
1.具有单层浮空场板的高压LDMOS器件研究 [J], 文帅;乔明
2.基于PD SOI工艺的高压NMOS器件工艺研究 [J], 徐静;廖聪湘;陈正才
3.基于0.18μm CMOS工艺实现无EPI新型LDMOS器件 [J], 许贻梅;段力;钱文
生
4.高压SOIp LDMOS器件电离辐射总剂量效应研究 [J], 马阔;乔明;周锌;王卓
5.高压LDMOS器件ESD初始失效问题及其优化方向研究 [J], 徐向明;苏庆;金锋;王邦麟
因版权原因，仅展示原文概要，查看原文内容请购买。

SOI基新型LDMOS高压器件研究的开题报告

SOI基新型LDMOS高压器件研究的开题报告一、选题背景及意义随着半导体技术的不断发展，压缩型高方位比系统在汽车电子、家用电器、电源系统领域的应用越来越广泛。

对于自动驾驶汽车、家用电器等，在一定程度上推波助澜了智能化和高效性的实现，但这在设备操控方面难度较大。

其中的高压输送问题，即在中转过程中需要将低压经过升压器升高至目标电压，在这个过程中对电子器件有很高的要求。

针对于此种情况，我们需要进行器件级别的优化。

本次课题研究的SOI基新型LDMOS高压器件，主要是通过对传统的LDMOS器件的升级改造，完成了对其性能的提升。

相比于传统的LDMOS器件，其主要在低电源电压、小尺寸应用中更加适用，这也是我们选用该课题进行研究的主要原因。

此外，该课题的研究对于电源系统的功率密度有很大的作用，可以提高电源系统对于汽车、家用电器等的适应性，在能量转换过程中减少电能损耗，提高能源利用率，减少环境污染，为现代科技的进步提供坚实支撑。

二、研究内容本次课题研究的主要内容是对SOI基新型LDMOS高压器件进行分析和实验研究，并通过数值模拟的方法对其进行模拟和验证，具体内容如下：1. 研究SOI基新型LDMOS高压器件的原理及特性。

2. 构建SOI基新型LDMOS高压器件的模型，通过软件进行数值模拟和结构设计。

3. 制作SOI基新型LDMOS高压器件的实验样品，并通过实验验证其特性和性能指标。

4. 对比传统LDMOS器件和SOI基新型LDMOS高压器件的性能和特点，分析优缺点。

5. 进行进一步的性能提升和优化。

三、研究方法本次研究采用实验和数值模拟相结合的方法。

通过传统LDMOS器件的实验结果，对SOI基新型LDMOS高压器件进行模拟和改进设计。

在制作样品时，采用浅刻蚀法和离散晶体技术，控制好样品的整体质量，最后通过实验对其性能进行验证。

四、研究预期结果1. 经过实验和数值模拟，对SOI基新型LDMOS高压器件的性能和特性进行分析并找到其关键问题，通过优化设计提高器件的性能。

通过器件结构改进来提高LDMOS抗击穿能力

LDMOS (Lateral Diffused MetalOxide Semiconductor Transistor，横向扩散金属氧化物半导体)以其高功率增益、高效率及低成本等优点，被广泛应用于移动通信基站、雷达、导航等领域。

射频大功率LDMOS由于具有P、L波段以上的工作频率和高的性价比，已成为3G手机基站射频放大器的首选器件。

随着IC集成度的提高及器件特征尺寸的减小，栅氧化层厚度越来越薄，其栅的耐压能力显著下降，击穿电压是射频LDMOS器件可靠性的一个重要参数，它不仅决定了其输出功率，它还决定了器件的耐压能力，因此必须要采取措施以提高器件的击穿电压。

本文将在基本LDMOS的基础上，通过器件结构的改进来提高LDMOS的抗击穿能力。

1 LDMOS耐压特性如图1所示，LDMOS最主要的结构特点是采用双扩散技术，在同一窗口进行磷扩散，沟道长度由两种扩散的横向结深决定。

LDMOS中产生的击穿形式有栅绝缘层击穿和漏源击穿。

LDMOS高压器件是多子导电器件，由于漂移区将漏区与沟道隔离，Vds绝大部分降落在漂移区上，基本上没有沟道调制，所以当Vds增大时，输出电阻不下降。

并且栅电极和漏区不重迭，从而提高了漏源击穿电压。

影响LDMOS耐压性能的因素很多，本文将从埋层、漂移区掺杂浓度、衬底掺杂浓度3方面进行分析各参数对其耐压性能的影响。

1.1 影响LDMOS耐压性能的主要参数1.1.1 埋层在P衬底用离子注入法注入N型埋藏层(NBL)，一方面，NBL与P衬底以及N+掺杂区形成寄生三极管，当有电压加在LDMOS器件的漏极时，可利用寄生三极管形成电流放电路径，并且添加的N型埋层可以增加杂质的掺杂浓度，减小其内部电阻，从而更利于释放电流。

另一方面，NBL可以降低沟道附近的等位线曲率提高击穿电压，其电中性作用使漂移区的优化浓度提高，导通电阻降低，改善了漏极击穿特性。

1.1.2 漂移区掺杂浓度漂移区是LDMOS和MOS器件结构的主要差异之一，也正是由于低掺杂漂移区的存在使LDMOS击穿电压比传统MOS高很多。

SOI-LDMOS器件的自热效应研究的开题报告

SOI-LDMOS器件的自热效应研究的开题报告题目：SOI-LDMOS器件的自热效应研究一、选题背景及意义在现代电力电子设备中，高功率MOSFETs广泛应用于电力调节器、逆变器等领域。

其中SOI-LDMOS器件有着优异的性能，如低漏电流、高崩溃电压等优点，在高功率、高频电路中有着广泛的应用。

然而，基于硅材料高功率器件本身具有较大的功率损耗，这些功率损失将导致器件的自热效应，即器件本身产生的热量，这将影响晶片的热稳定性，导致器件的性能降低，甚至烧毁晶片，因此研究 SOI-LDMOS器件的自热效应研究具有重要的意义。

二、研究目标和内容本研究旨在深入研究SOI-LDMOS器件自热效应，探索器件的稳定性和可靠性，提高器件的性能和工作寿命。

本文将从以下几个方面进行研究：1.研究SOI-LDMOS器件的电子结构和物理性质，分析其物理特性。

2.研究SOI-LDMOS器件的自热特性，分析其受热和散热的机制，建立模型。

3.研究SOI-LDMOS器件在高温环境下的性能变化和电学特性。

4.研究SOI-LDMOS器件的优化设计方法，防止自热效应，提高其可靠性。

三、研究方法本研究采用以下方法进行：1.通过有限元仿真软件和SPICE模型，模拟SOI-LDMOS器件的自热特性。

2.实验测试器件的电学性能和温度特性。

3.基于理论分析和实验结果，设计器件及其散热结构。

4.利用电学测试仪器和红外线热成像仪等仪器对器件进行测试和分析。

四、论文预期成果1.深入了解SOI-LDMOS器件自热效应的机理和特性。

2.建立器件的自热仿真模型，并设计对应的散热结构。

3.研究器件在高温环境下的特性变化，并分析其机理。

4.提出SOI-LDMOS器件的优化设计方法，提高其可靠性和性能。

五、论文进度安排第一阶段：文献调研和理论分析 1个月第二阶段：器件设计和自热仿真模拟 3个月第三阶段：器件制备和实验测试 2个月第四阶段：数据分析和研究总结 1个月第五阶段：论文撰写和答辩准备 2个月。

基于MEDICI的新型高压SOI P—LDMOS的仿真优化

基于MEDICI的新型高压SOI P—LDMOS的仿真优化【摘要】本文以一个利用Triple RESURF结构实现的新型高压SOI P-LDMOS 器件的实例来具体说明如何利用TCAD工具MEDICI对已知的器件结构进行仿真，并根据性能需要优化器件相关参数。

【关键词】MEDICI仿真;新型高压SOI P-LDMOS器件;参数优化1.引言本文选取的仿真实例为一个新型的高压低阻SOI P-LDMOS器件，其结构如图1所示。

与常规的SOI P-LDMOS器件不同，该器件的漂移区由低掺杂的N型区域与一条贯穿其中的P型埋层组成。

得益于这样的独特设计，该器件克服了常规SOI P-LDMOS器件衬底无法辅助耗尽漂移区，使得RESUFR原理失效而带来的器件耐压较低的缺点。

形成的Triple RESURF结构既达到了提高器件击穿电压的功能，又可以通过控制P埋层区域掺杂浓度降低器件的导通电阻，大幅提高了器件的性能。

[1]本研究的主要目就是通过TCAD工具MEDICI对该器件进行仿真分析，验证理论推导的正确性，并使用恰当的方法讨论器件参数与性能的关系。

图1 新型高压低阻SOI P-LDMOS器件结构如图2.模型建立进行仿真首先需要利用MEDICI提供的描述语言对所需仿真的对象进行定义。

而定义的第一步是建立一个初始网格。

利用MESH语句将图1所示器件描述为一系列有间隔的X和Y方向的网格线构成的简单矩形。

[2]MESH SMOOTH=1X.MESH WIDTH=25 H1=0.25Y.MESH N=1 L=-0.5Y.MESH N=5 L=.0Y.MESH DEPTH=7.0 H1=0.25Y.MESH DEPTH=2.0 H1=0.5Y.MESH DEPTH=4.0 H1=0.5通过以上步骤定义了器件的基本网格，在网格确认之后，就需要对网格区域进行材料和电极情况的描述。

REGION NAME=1Y.MIN=-0.5 Y.MAX=0 OXIDEREGION NAME=2Y.MIN=0 Y.MAX=7.0 SILICONREGION NAME=3Y.MIN=7.0 Y.MAX=9.0 OXIDEREGION NAME=4Y.MIN=9.0 Y.MAX=13.0 SILICON以上语句按照由上至下的空间顺序定义了器件的栅氧区域、体硅区域、SOI 区域、衬底硅区域，并分别描述了区域的材料、空间大小，由这四个区域组成了该器件的主体结构。

基于STI工艺的高压LDMOS器件设计与优化

６１％．６．２
Ｋｅｗｏｄ：ＬｙｒｓＤＭＯＳＳＩＨｉｈｖｌｇｅｉｅ；Ｔ；ｇ－ｏｔｅｄｖｃａ
ｈ ● ＾．Ｊ… ● ，
…
＾； …
ｌＨ【国集成电路 … ｌ】
ＣｅｒｔｄＣｉ ■＿ ● ｈｉａＩｔｇａｅｒｕｔｎｎｃｉ
ＬＭＳ器件比采用ＬＣＳ工艺的ＬＭＳ器件在耐压漂移区长度比方面提高了２．０，比导通电阻降低ＤＯＯＯＤＯ４％且３
了６．２。６１％
关键字：ＤＯ；Ｔ工艺；ＬＭＳＳＩ高压器件
ＯｐｉｉａｉｎａｄｄｓｇｆＬＤＭＯＳＢａｅｎＳｃｎｌｇｔｍｚｔｎｅｉｎｏｏｓｄｏＴＩＴｅｈｏｏｙ
ＡｂｔａｔＦｒｕｐｅｓｇｔｅｓｒａｅｃａｇｆｃｂａｎｈｇｅｒａｄｗｏｔｇｎｗｒｓｒｃ：ｏｐｒｓｉｕｆｃｈｒｅｅｆｔｏｏｔｉｉｈｒｅｋｏｎｖｌｅａｄｌｅｓｎｈｅｔｂａｏＲ唧
西
｛２］ — ｝［＋（ｊ１ NhomakorabeaＳ）ｉＯ２
（）１
（）２
７＝（）（８ｊ／
高ＬＭＯ【Ｄｓ】的击穿电压和降低比导通电阻，２器件需
ｗｈｏｅＳＩｅｃｏｓＴ
ｔｃｎｌｇｏｒｐａｅＳｅｈｏｏ．ＴａｒｗｉｌｉｔｏｕｅｔｕｅｏｔｆＳｅｈｎｌｇｎｔｅｂｓｃｅｈｏｏｙｔｅｌｃＴＩｔｃｎｌｇｙｈｅｐｐｅｌｎｒｄｃｈｅｓｐｒｒｙｏＴＩｔｃｏｏａｄ、ａｉｉｉｙｈ

BCD工艺下LDMOS的设计与优化的开题报告

BCD工艺下LDMOS的设计与优化的开题报告1. 研究背景：在现代电子技术领域中，高功率射频器件是广泛应用的一类器件，其中LDMOS（Lateral Double-diffused Metal-Oxide-Semiconductor）器件因具有高频、高效、低失真等特点而被广泛应用于通信、雷达、电视、医疗等领域中。

然而，LDMOS器件制造过程中面临着很多固有的问题，如漏电、静电损伤等，这些问题会影响器件的性能和可靠性。

因此，在设计和优化LDMOS器件时，需要借助现代先进的工艺技术，如BCD（Bipolar-CMOS-DMOS）工艺，来提高LDMOS器件的性能和可靠性。

2. 研究目的：本研究的主要目的是：（1）了解LDMOS器件的基本结构、制造工艺和特性；（2）研究BCD工艺对LDMOS器件性能的影响；（3）针对LDMOS器件制造过程中存在的问题，提出优化措施并进行验证；（4）最终设计出性能更优、更可靠的LDMOS器件。

3. 研究内容：（1）LDMOS器件的基本结构、制造工艺和特性的介绍和分析；（2）BCD工艺对LDMOS器件性能的影响分析，包括工艺路程的选择和优化、器件结构的优化等方面；（3）LDMOS器件制造过程中的问题分析，如漏电、静电损伤等，并提出相应的优化方案，包括加强工艺监控、改进器件结构等方面；（4）对优化后的LDMOS器件进行性能测试和可靠性测试，并与传统LDMOS器件进行对比分析；（5）总结研究成果，提出进一步的改进方向。

4. 研究方法：（1）文献调研：对LDMOS器件的基本结构、制造工艺和特性、BCD工艺等进行综述和分析；（2）器件设计与优化：采用Silvaco TCAD软件进行LDMOS器件的设计、仿真和优化；（3）加工工艺研究：对LDMOS器件加工工艺流程进行分析和研究，结合实际生产情况进行工艺参数调整和优化；（4）实验测试：对优化后的LDMOS器件进行性能测试和可靠性测试，并进行分析和对比；（5）数据处理和结果分析：对测试得到的数据进行处理和分析，总结研究成果。

LDMOS横纵向电场同时优化及关键技术

LDMOS横纵向电场同时优化及关键技术LDMOS横纵向电场同时优化及关键技术LDMOS（Laterally Diffused Metal Oxide Semiconductor）是一种常用于功率放大器的半导体器件。

它具有高电压处理能力和低电流漏泄的特点，广泛应用于射频功率放大、调制、天线开关等领域。

然而，LDMOS器件在工作过程中还存在一些问题，如电场集中、漏电流增加等。

为了优化LDMOS器件的工作性能，需要同时优化横向和纵向电场分布。

横向电场集中导致电导丧失，纵向电场集中会导致漏电流增加。

因此，要同时优化这两者是非常重要的。

在优化LDMOS器件的横向电场分布时，可以采用多种方法。

一种方法是通过改变多晶硅的浓度分布来调整电场分布。

这可以通过在表面引入P型离子来完成，从而降低表面电导率，减少横向电流。

另一种方法是在晶体管的表面加上掺杂剂层，形成渐变掺杂电场，使电场均匀分布。

对于纵向电场的优化，常用的方法是采用隔离结构和结阻控技术。

隔离结构可以将漏电流限制在所需的范围内，减少电场集中。

结阻控技术包括增加漏结电阻和优化源漏结电容，以降低漏电流的影响。

除了以上的优化方法，还有一些关键技术可以提高LDMOS器件的性能。

一种关键技术是缩小LDMOS器件的结构尺寸。

通过缩小尺寸，可以提高器件的开关速度和功耗。

另一个关键技术是改善接触电阻。

接触电阻会导致能量损失和热耗散，所以改善接触电阻对于提高LDMOS器件的效率非常重要。

此外，制造工艺的改进也是提高LDMOS器件性能的关键。

对于LDMOS器件来说，源漏电极和栅极之间的电极距离、掺杂浓度和材料选择等都会影响器件的性能。

因此，优化这些工艺参数对于提高LDMOS器件的性能非常重要。

综上所述，LDMOS横纵向电场的同时优化是提高器件性能的关键。

通过采用适当的技术和工艺，我们可以有效地改善LDMOS器件的横向和纵向电场分布，并提高器件的电导能力和降低漏电流。

在继续深入研究中，我们可以进一步探索新的方法和技术，以进一步提高LDMOS器件的性能和应用综合以上所述，采用隔离结构和结阻控技术是优化LDMOS 器件纵向电场分布的常用方法。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

ＰＲＯＦＩＬＥＲＥＧＩＯＮ＝４Ｐ — ＴＹＰＥＮ．ＰＥＡＫ＝１Ｅ１７２模型建立ＵＮＩＦＯＲＭ进行仿真首先需要利用ＭＥＤＩＣＩ提供的描述ＰＲＯＦＩＬＥＮ — ＴＹＰＥＮ．ＰＥＡＫ＝Ｉ．４Ｅｌ７语言对所需仿真的对象进行定义。而定义的第步是建立一个初始网格。利用ＭＥＳＨ语句将图＋Ｘ．ＭＩＮ＝ＯＷＩＤＴＨ＝１．２Ｙ．ＭＩＮ＝０１所示器件描述为一系列有间隔的ｘ和Ｙ方向的Ｙ．ＪＵＮＥ＝１．０ＸＹ．ＲＡＴＩＯ＝Ｏ．７５ＰＲＯＦＩＬＥＮ — ＴＹＰＥＮ．ＰＥＡＫ＝ｌＥ２０网格线构成的简单矩形。
ＢＧＮＡＵＧＥＲＩＭＰＡＣＴ．ＩＳＹ￣【ＢＯＬＣＡＲＲＩＥＲ＝２ＮＥＷＴＯＮＭＥＴＨＯＤＳＴＡＣＫ＝５０Ｌ（】Ｇ０ＵＴＦＩＬＥ＝ＬＤＭ０Ｓ２ＢＶＡＵＴＯＮＲＩＴＬＩＭＩＴ＝２０
图１新型高压低阻ＳＯＩＰ－ＬＤＭＯＳ器件结构如图
ＵＮＩＦ０ＲＭ
ＳＯＬＶＥＶ（ＤＲＡＩＮ）＝０ＥＬＥＣＴＲ＝ＤＲＡＩＮ
ＣＯＮＴＩＮＵＥ＋Ｃ．ＶＭＩＮ＝一４００Ｃ．ＩＭＩＮ＝ｌＥ一１０Ｃ．ＶＳＴＥＰ＝一０．５ＳＯＬＶＥＰＲＥＶＩＯＵＳＯＵＴＦＩＬＥ＝ＢＶＳＴＲ
ＳＧ
域、源极区域、源极Ｉ）＋区域、漏极欧姆接触区域、漏极Ｐ＋区域、Ｐ — Ｓｉｎｋ区域以及Ｐ型埋层区域的掺杂情况描述。得到如图３所示的网格模型。从图３及语，ｎＪ中可以看出对于Ｐ — Ｓｉｎｋ、Ｐ型埋层以及连接埋层与漏极的Ｐ＋区域均采用了均匀掺杂，这是出于简化仿真目的。至此仿真模型建立的工作得以完成，运行以上程序能够生成包含有器件模型关键参数的网标文件以备后续步骤使用。
Ｉ．．研发羼…………………………一
基于ＭＥＤＩＣＩ的新型高压ＳＯＩＰ — ＬＤＭＯＳ的仿真优化
电子科技大学微电子与固体电子学院
要优化器件相关参数。
赵海翔
【摘要】本文以一个利用ＴｐｌｅＲＥＳＵＲＦ￣＊构实现的新型高压ｓｏＩＰ－ＩＤＭＯＳ－￣件的实例来具体说明如何利用ＴｃＡＤ工具ＭＥＤＩＣＩＸ￣已知的器件结构进行仿真，并根据性能需【关键词】ＭＥＤＩＣＩ仿真；新型高压ＳＯＩＰ — ＬＤＭＯＳ器件；参数优化
１引言
ＩＹ．ＭＡＸ＝５
ＥＬＥＣＴＲＮＡＭＥ＝ＤｒａｉｎＸ．ＭＩＮ＝２４．５本文选取的仿真实例为一个新型的高压低Ｙ．ＭＡＸ＝５阻Ｓ０１ｐ－ＬＤＭＯＳ器件，其结构如图１所示。与常ＩＥＬＥＣＴＲＮＡＭＥ＝Ｄｒａｉ１２Ｘ．ＭＩＮ＝２１．０规的ＳＯＩｐ－ＬＤＭＯＳ器件不同，该器件的漂移区Ｙ．ＭＡＸ＝２由低掺杂的Ｎ型区域与一条贯穿其中的Ｐ型埋层ＩＥＬＥＣＴＲＮＡＭＥ＝ＤｒａｉｎＢＯＴＴＯＭ组成。得益于这样的独特设计，该器件克服了常规ＳＯＩｐ－ＬＤＭＯＳ器件衬底无法辅助耗尽漂移以上语句则进行了器件电极情况的描述，区，使得ＲＥＳＵＦＲ原理失效而带来的器件耐压较完成这一步之后就能获得描述器件几何结构的低的缺点。形成的ｒｒｉｐｌｅＲＥＳＵＲＦ结构既达到最基本网格，如图２所示。了提高器件击穿电压的功能，又可以通过控制Ｐ埋层区域掺杂浓度降低器件的导通电阻，大幅提高了器件的性能。 …本研究的主要目就是菇通过ＴＣＡＤ工具ＭＥＤＩＣＩ对该器件进行仿真分析，验证理论推导的正确性，并使用恰当的方法讨论器件参数与性能的关系。
ＲＥｓｕＲＦ结构，从而大人提高了器件的耐压性
童霍
刚ＳＹＭＢＯＬＳＯＬＶＥ
∞
叭
卟
帖艴醋
∞ ∞Ｂ
图２器件几何结构基本网格图
ＣＡＲＲＩＥＲ＝ＯＧ不同，这是因为在器件的主要工作区域需要设置较密的网格以保证仿真较好的精确度，在埋氧层以下的衬底区域中网格较疏，可以减少仿真计算而不对仿真结果产生显著影响。之后在基本网格的基础之上，根据器件设计情况，进行掺杂情况的描
述。
ＰＲＯＦＩＬＥＲＥＧＩＯＮ＝２ＮＴＹＰＥＮ．ＰＥＡＫ－１Ｅｌ５
ＭＥＴＩＩＯＤＩＣＣＧＤＡＭＰＥＤ
ＭＯＤＥＬ
ＣＯＮＭＯＢＣＯＮＳＲＨＦＬＤＭ０ＢＳＲＦＭＯＢ