合肥工业大学 数字逻辑实验报告
数字逻辑实验报告实验
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。
3. 熟悉常用数字逻辑门电路的功能和应用。
4. 提高数字电路实验技能，培养动手能力和团队协作精神。
二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。
数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。
1. 与门：当所有输入端都为高电平时，输出端才为高电平。
2. 或门：当至少有一个输入端为高电平时，输出端为高电平。
3. 非门：将输入端的高电平变为低电平，低电平变为高电平。
4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。
三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。
（2）识别与测试与门、或门、非门、异或门。
（3）观察并记录实验现象，分析实验结果。
2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。
（2）根据真值表列出输入输出关系，画出逻辑电路图。
（3）利用逻辑门电路搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。
（2）根据电路功能，列出状态表和状态方程。
（3）利用触发器搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。
（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。
（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。
2. 实验二：（1）根据实验要求，设计组合逻辑电路。
（2）列出真值表，画出逻辑电路图。
（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。
数字逻辑综合设计实验报告
数字逻辑综合设计实验报告本次数字逻辑综合设计实验旨在通过集成数字电路设计的各项技能，实现课程中所学的数字逻辑电路的设计和应用。
本文将从实验流程、实验过程和实验结果三个方面进行详细阐述。
一、实验流程1.确定实验内容和目的。
2.设计电路，包括逻辑门、时序电路和其他数字电路。
3.将电路图转化为器件链路图。
4.验证器件是否可以直接连接，确定器件安装方式。
5.安装器件，焊接电路板。
6.进行测试和调试，确认电路是否可以正常工作。
7.完成实验报告并提交。
二、实验过程1.确定实验内容和目的本次实验的内容是建立一个多功能的数字电路，实现数字电路的常见功能，包括计数器、时序控制器等。
本次实验的目的是通过对数字电路设计的综合应用，提高学生对数字电路设计的实践能力。
2.设计电路在确定实验内容和目的之后，我们需要对电路进行设计。
为了实现功能的复杂性，我们设计了一个包含多个逻辑门、计数器和其他数字电路的复杂电路。
3.将电路图转化为器件链路图在完成电路设计后，我们需要将电路图转化为器件链路图。
我们需要根据电路设计中使用的器件类型和数量来确定器件链路图。
在转化过程中，我们需要考虑器件之间的连接方式、信号传输、电源连接等因素。
4.验证器件是否可以直接连接，确定器件安装方式对于电路板的安装和器件之间的连接问题，我们需要进行仔细的测试和验证。
只有当所有器件都可以无误地连接到电路板上并正常工作时，我们才能确定最佳的器件安装方式。
5.安装器件，焊接电路板完成以上所有的测试和验证后，我们可以开始完成电路板的安装。
在安装过程中，我们需要仔细按照器件链路图和设计图来进行布线和连接。
最后，我们需要进行焊接，确保连接性能和电路板的可靠性。
6.进行测试和调试，确认电路是否可以正常工作完成器件安装和焊接后，我们需要进行测试和调试。
我们需要检查每个部分的性能和功能，以确保电路可以正常工作。
如果我们发现任何错误或问题，我们需要进行进一步的调试和修复。
7.完成实验报告并提交。
数字逻辑设计实验报告
一、实验目的1. 理解和掌握数字逻辑设计的基本原理和方法。
2. 熟悉数字电路的基本门电路和组合逻辑电路。
3. 培养动手能力和实验技能，提高逻辑思维和解决问题的能力。
4. 熟悉数字电路实验设备和仪器。
二、实验原理数字逻辑设计是计算机科学与技术、电子工程等领域的基础课程。
本实验旨在通过实际操作，让学生掌握数字逻辑设计的基本原理和方法，熟悉数字电路的基本门电路和组合逻辑电路。
数字逻辑电路主要由逻辑门组成，逻辑门是数字电路的基本单元。
常见的逻辑门有与门、或门、非门、异或门等。
根据逻辑门的功能，可以将数字电路分为组合逻辑电路和时序逻辑电路。
组合逻辑电路的输出只与当前输入有关，而时序逻辑电路的输出不仅与当前输入有关，还与之前的输入有关。
三、实验内容1. 逻辑门实验（1）实验目的：熟悉逻辑门的功能和特性，掌握逻辑门的测试方法。
（2）实验步骤：① 将实验箱中的逻辑门连接到测试板上。
② 根据实验要求，将输入端分别连接高电平（+5V）和低电平（0V）。
③ 观察输出端的变化，记录实验数据。
④ 分析实验结果，验证逻辑门的功能。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，熟悉常用组合逻辑电路。
（2）实验步骤：① 根据实验要求，设计组合逻辑电路。
② 将电路连接到实验箱中。
③ 根据输入端的不同组合，观察输出端的变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，熟悉常用时序逻辑电路。
（2）实验步骤：① 根据实验要求，设计时序逻辑电路。
② 将电路连接到实验箱中。
③ 观察电路的输出变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
四、实验结果与分析1. 逻辑门实验结果：通过实验，验证了逻辑门的功能和特性，掌握了逻辑门的测试方法。
2. 组合逻辑电路实验结果：通过实验，掌握了组合逻辑电路的设计方法，熟悉了常用组合逻辑电路。
3. 时序逻辑电路实验结果：通过实验，掌握了时序逻辑电路的设计方法，熟悉了常用时序逻辑电路。
数字逻辑实验报告
数字逻辑实验报告一、引言数字逻辑实验是电子信息类专业的一门重要实践课程。
本实验报告旨在记录和总结我在数字逻辑实验中的学习和实践经验，分享我对数字逻辑的理解和应用。
二、实验概述本次数字逻辑实验的主题是设计一个简单的加法器电路。
实验目的是通过实践操作和设计，加深对数字逻辑电路的理解，并掌握逻辑门的使用和联接方式。
三、实验步骤1. 学习并熟悉逻辑门的基本原理和真值表。
2. 根据加法器的要求，确定所需的逻辑门类型和数量。
3. 使用逻辑门芯片进行电路设计和布线。
4. 连接电路连接线，确保电路的正常工作。
5. 使用示波器验证电路的正确性。
6. 总结实验过程中的问题和解决方法。
四、实验结果经过设计和调试，成功实现了一个4位全加器电路。
通过输入不同的二进制数值，成功实现了两个四位数的相加运算，并正确输出结果。
实验结果表明，逻辑门的正确使用和连接方式能够实现复杂的算术运算。
五、实验心得数字逻辑实验是一门非常实用的实践课程。
通过本次实验，我深刻理解了数字逻辑的基本原理和应用方法。
实验中，我了解了逻辑门的分类和功能，并学会了逐级联接逻辑芯片的技巧。
同时，实验还培养了我解决问题的能力和动手操作的实践技能。
在实验过程中，我遇到了一些问题，如逻辑门连接不正确、芯片损坏等。
但通过仔细检查和重新设计，最终找到了解决问题的方法。
这使得我更加珍惜实验中出现的错误和挑战，因为它们实际上是对我们思维和创造力的锻炼和考验。
通过本次实验，我还意识到数字逻辑的应用范围非常广泛。
数字逻辑不仅仅应用于电子电路中，还可以用于计算机设计、数字通信、自动控制等领域。
数字逻辑的深入学习对我们今后的专业发展非常重要。
总之，数字逻辑实验是一门非常有意义和实践性的课程。
通过实验，我不仅加深了对数字逻辑的理解，还培养了动手操作和解决问题的能力。
我相信通过持续的实践和学习，我将进一步提高数字逻辑的应用水平，为未来的专业发展打下坚实基础。
六、结语通过本次数字逻辑实验的学习和实践，我对数字逻辑有了更深的了解和认识。
合肥工业大学 数字逻辑实验报告
2、 实验内容 2 的的接线图、测试步骤（D 触发器验证）
上图是测试 D 触发器的接线图，K1、K2、K3 是电平开关输出，LED0、LED1 是电 平指示灯，AK1 宽单脉冲，1MHz、10MHz 是时钟脉冲。左图为单次脉冲的测试，右图 为连续脉冲的测试。 测试步骤如下： （1） CLR = 0，PR = 1，测得 Q =1 ，Q =0 。 （2） CLR = 1，PR = 1，测得 Q =1 ，Q =0 。 （3） CLR = 1，PR = 0，测得 Q =0 ，Q =1 。 （4） CLR = 1，PR = 1，测得 Q =1 ，Q =0 。 （5） CLR = 1，PR = 1，D = 1，CK 接宽单脉冲，按按钮，测得 Q =0 ，Q =1 。 （6） CLR = 1，PR = 1，D = 0，CK 接宽单脉冲，按按钮，测得 Q =1 ，Q =0 。 （7） CLR = 1，PR = 1，D 接 1MHz 脉冲，CK 接 10MHz，在示波器上同时观测 Q、CLK
输 引脚 1 L L H H
入 引脚 2 L H L H
输 L H H L
出
引脚 3
图 1.3 测试 74LS86 逻辑关系接线图 4. 用与非门 74LS00 和异或门 74LS86 设计一个全加器 真值表： A 0 0 0 0 1 1 1 1 函数： S=A⊕B⊕CI 集成电路： CO=AB+(A⊕B)CI B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1
2、74LS74 芯片
CP1、CP2 D1、D2 Q1、Q2、Q1、Q2
时钟输入端 数据输入端 输出端
CLR1、CLR2 直接复位端（低电平有效） PR1、PR2 直接置位端（低电平有效） 3、74LS73 芯片：单独的 J、K、清零(CLR)和时钟(CLK)输入，当时钟进到高电平时， 输入端被赋能，数据被接受，当时钟脉冲处于高电平时，输入端 J、K 的逻辑电平可以允 许改变，并且只要具有最小的建立时间，那么根据真值表，双稳态即可实现，输入数据 只在时钟脉冲的负沿上被传递到输出端。
数字逻辑综合实验报告
一、实验目的本次实验旨在通过实际操作，加深对数字逻辑基本原理和设计方法的理解，提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务，使学生掌握以下技能：1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分：1. 组合逻辑电路设计：设计一个四位加法器，并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计：设计一个简单的计数器，并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用：设计一个简单的数字信号处理器，实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计（1）分析题目要求，确定设计目标和输入输出关系。
（2）根据输入输出关系，设计四位加法器的逻辑电路。
（3）使用Logisim软件搭建电路，并设置输入信号。
（4）观察仿真结果，验证电路功能是否正确。
2. 时序逻辑电路设计（1）分析题目要求，确定设计目标和状态转移图。
（2）使用Verilog语言描述计数器电路，包括模块定义、输入输出定义、状态定义和状态转移逻辑。
（3）使用仿真软件进行测试，观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用（1）分析题目要求，确定设计目标和功能模块。
（2）设计数字信号处理器电路，包括算术运算单元、控制单元和存储单元等。
（3）使用仿真软件进行测试，验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果：通过仿真测试，四位加法器电路功能正常，能够实现两个四位二进制数的加法运算。
分析：在设计过程中，遵循了组合逻辑电路设计的基本原则，确保了电路的正确性。
2. 时序逻辑电路设计实验结果：通过仿真测试，计数器电路功能正常，能够实现从0到9的计数功能。
分析：在设计过程中，正确描述了状态转移图，并使用Verilog语言实现了电路的功能。
数字逻辑实验报告学生
数字逻辑实验报告姓名：学号：专业：实验一：SSI 组合逻辑电路分析与设计一、实验目的1. 掌握用SSI ( 小规模数字集成电路) 构成的组合逻辑电路的分析与测试方法；2. 掌握组合逻辑电路的设计方法。
二、预习要求1. 熟悉门电路工作原理及相应的逻辑表达式；2. 熟悉数字集成块的引线位置及引线用途；3. 预习组合逻辑电路的分析与设计步骤。
三、实验原理组合逻辑电路是最常见的逻辑电路之一, 其特点是在任一时刻的输出信号仅取决于该时刻的输入信号, 而与信号作用前电路原来所处的状态无关。
组合逻辑电路的设计步骤如图1所示。
图1 组合逻辑电路的设计步骤四、实验内容1、设有一个监视交通信号灯工作状态的逻辑电路如表1 表1 交通灯真值表所示，图中用R 、Y 、G 分别表示红、黄、绿三个灯，并规定灯亮时为1,不亮时为0 。
用L表示故障信号,正常工作时L 为0, 发生故障时L 为 1 。
按图2接线，验证理论分析结果, 并记入表1中。
五、仿真数据表2 在线仿真结果图2 电路原理图仿真结果如下图2所示。
六、仿真实验现象分析附：所用芯片引脚图7404引脚图7400引脚图7420引脚图实验二：集成触发器一、实验目的1. 熟悉并验证触发器的逻辑功能及相互转换的方法。
2.掌握集成JK 触发器逻辑功能的测试方法。
3. 复习触发器的基本类型及其逻辑功能。
4. 进一步熟悉用双踪示波器测量多个波形的方法。
二、预习要求1.复习触发器的基本类型及其逻辑功能。
2. 掌握JK触发器的逻辑功能及相互转换的方法。
三、实验原理按触发器的逻辑功能分，有RS触发器，JK触发器，D触发器，T触发器，T‘触发器。
按触发脉冲的触发形式分, 有高电平触发、低电平触发、上升沿触发和下降沿触发以及主从触发器的脉冲触发等。
各种触发器之间的转换：四、实验内容及原理图1. 验证触发器的逻辑功能。
2. 将JK触发器转换成D触发器，并验证功能3. 将两个JK触发器连接起来, 即第二个触发器的J K 端连接在一起, 接到第一个触发器的输出端,输入分别观察和记录CP，1Q，2Q的波形, 理解二分频, 四分频的概念。
数字逻辑电路实验报告
一、实验目的1. 熟悉数字逻辑电路的基本原理和基本分析方法。
2. 掌握常用逻辑门电路的原理、功能及实现方法。
3. 学会使用数字逻辑电路实验箱进行实验操作，提高动手能力。
二、实验原理数字逻辑电路是现代电子技术的基础，它由逻辑门电路、触发器、计数器等基本单元组成。
本实验主要涉及以下内容：1. 逻辑门电路：与门、或门、非门、异或门等。
2. 组合逻辑电路：半加器、全加器、译码器、编码器等。
3. 时序逻辑电路：触发器、计数器、寄存器等。
三、实验仪器与设备1. 数字逻辑电路实验箱2. 示波器3. 信号发生器4. 万用表5. 逻辑笔四、实验内容及步骤1. 逻辑门电路实验（1）与门、或门、非门、异或门原理实验步骤：1）按实验箱上的逻辑门电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证逻辑门电路的原理。
（2）组合逻辑电路实验步骤：1）按实验箱上的组合逻辑电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证组合逻辑电路的原理。
2. 时序逻辑电路实验（1）触发器实验步骤：1）按实验箱上的触发器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证触发器的原理。
（2）计数器实验步骤：1）按实验箱上的计数器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证计数器的原理。
五、实验结果与分析1. 逻辑门电路实验实验结果：通过实验，我们验证了与门、或门、非门、异或门的原理，观察到了输入信号与输出信号之间的逻辑关系。
2. 组合逻辑电路实验实验结果：通过实验，我们验证了半加器、全加器、译码器、编码器的原理，观察到了输入信号与输出信号之间的逻辑关系。
3. 时序逻辑电路实验实验结果：通过实验，我们验证了触发器、计数器的原理，观察到了输入信号与输出信号之间的时序关系。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4、74LS194 芯片：当清除端（CLEAR）为低电平时，输出端（QA－QD）均为低电 平。当工作方式控制端（S0、S1）均为高电平时，在时钟（CLOCK）上升沿作用下，并 行数据（A－D）被送入相应的输出端 QA－QD。此时串行数据（DSR、DSL）被禁 止。当 S0 为高电平、S1 为低电平时，在 CLOCK 上升沿作用下进行右移操作，数据由 DSR 送入。当 S0 为低电平、S1 为高电平时，在 CLOCK 上升沿作用下进行操作，数据 由 DSR 送入。当 S0 和 S1 均为低电平时，CLOCK 被禁止。对于 54（74）194，只有 当 CLOCK 为高电平时 S0 和 S1 才可改变。
CLOCK CLEAR A－D DSL DSR S0、S1 QA－QD
时钟输入端 清除端（低电平有效） 并行数据输入端 左移串行数据输入端 右移串行数据输入端 工作方式控制端 输出端
四、
实验内容
1、 设计基本 RS 触发器并验证其功能。 2、 验证 D 触发器功能。 3、 验证 JK 触发器功能。 4、 验证双向移位寄存器 74LS194 的逻辑功能。
输 引脚 1 L L H H
入 引脚 2 L H L H
输 L H H L
出
引脚 3
图 1.3 测试 74LS86 逻辑关系接线图 4. 用与非门 74LS00 和异或门 74LS86 设计一个全加器 真值表： A 0 0 0 0 1 1 1 1 函数： S=A⊕B⊕CI 集成电路： CO=AB+(A⊕B)CI B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1
A、B 选择输入端 1C0～1C3、2C0～2C3 数据输入端 1G、2G 选通输入端（低电平有效） 1Y、2Y 数据输出端 5、74LS139 ：当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的 输出端以低电平译出。 若将选通端（G1）作为数据输入端时，139 还可作数据分配器。
二、
实验所用器件和仪表
1片 1片 1片 1片 2片
1．二输入四与非门 74LS00 2．二输入四或非门 74LS28 3．二输入四异或门 74LS86 4．双 4 选 1 数据选择器 74LS153 5．双 2-4 线译码器 74LS139 6．万用表 7．示波器 8．实验箱
三、
实验内容
1． 测试二输入四与非门 74LS00 一个与非门的输入和输出之间的逻辑关系。 2． 测试二输入四或非门 74LS28 一个或非门的输入和输出之间的逻辑关系。 3． 测试二输入四异或门 74LS86 一个异或门的输入和输出之间的逻辑关系。 4． 掌握全加器的实现方法。用与非门 74LS00 和异或门 74LS86 设计一个全加器。 5． 测试 74LS153 中一个 4 选 1 数据选择器的逻辑功能。 6． 测试 74LS139 中一个 2-4 译码器的逻辑功能。 7． 用 2-4 线译码器 74LS139 和与非门 74LS00 实现逻辑函数。
数字逻辑实验报告
姓 学 班
名: 号： 级：
指导老师： 实验时间：
实验一
基本逻辑门、数据选择器、译码器、全加器实验
一、
实验目的
1．掌握 TTL 与非门、与或非门和异或门输入与输出之间的逻辑关系。 2．熟悉 TTL 中、小规模集成电路的外型、管脚和使用方法。 3．熟悉数据选择器的逻辑功能。 4．熟悉译码器的工作原理和使用方法。 5．设计应用译码器的电路，进一步加深对它的理解。 6．学习用中规模集成电路的设计方法。
的波形，观测到 Q 的波形只在 CLK 上升沿才发生变化。 输 PR L H H H H CLR H L H H H 入 CLK X X L D X X H L X 输 Q H L H L Q 出 Q L H L H Q
3、 实验内容 3 的的接线图、测试步骤（JK 触发器验证） 每个芯片的电源和地端要连接。输入来源于开关，输出送到 LED 灯上，观察在不 同的输入时 LED 灯的亮灭情况。AK1 是实验箱下方的手动单脉冲输入端，选用宽脉 冲连接，每次用手按一下黑色按钮后松开，就输入一个单脉冲到电路中
A、 译码地址输入端 G1、G2 选通端（低电平有效） Y0～Y3 译码输出端（低电平有效）
B
五、
实验步骤
1．测试 74LS00 逻辑关系接线图及测试结果（与非门） 输 引脚 1 L L H H 图 1.1 测试 74LS00 逻辑关系接线图 表 1.1 入 引脚 2 L H L H 输 H H H L 出
7.74LS139 和 74LS00 实现逻辑函数 F AB AB 。 输入来源于开关，输出送到 LED 灯上，观察在不同的输入时，灯的亮灭情况）
A 0 0 1 1 图 4.3 74LS139 实现逻辑函数的接线图
B 0 1 0 1 实验状态记录
F 0 1 1 0
六、
实验总结
通过此次实验，验证了 TTL 与非门、与或非门和异或门输入与输出之间的逻辑 关系。了解了在 TTL 中、小规模集成电路的外型、管脚和使用方法。进一步熟悉数 据选择器的逻辑功能、译码器的工作原理和使用方法。在设计全加器电路的过程中， 使自己对全加器电路的工作原理有了更深的理解和掌握。但是在实验过程中对一些
引脚 3
74LS00 真值表
2.测试 74LS28 逻辑关系接线图及测试结果（或非门） 输 引脚 2 L L H H 图 1.2 测试 74LS28 逻辑关系接线图 表 1.2 入 引脚 3 L H L H 74LS28 真值表 输 H L L L 出
引脚 1
3．测试 74LS86 逻辑关系接线图及测试结果（异或门）
2、 实验内容 2 的的接线图、测试步骤（D 触发器验证）
上图是测试 D 触发器的接线图，K1、K2、K3 是电平开关输出，LED0、LED1 是电 平指示灯，AK1 宽单脉冲，1MHz、10MHz 是时钟脉冲。左图为单次脉冲的测试，右图 为连续脉冲的测试。 测试步骤如下： （1） CLR = 0，PR = 1，测得 Q =1 ，Q =0 。 （2） CLR = 1，PR = 1，测得 Q =1 ，Q =0 。 （3） CLR = 1，PR = 0，测得 Q =0 ，Q =1 。 （4） CLR = 1，PR = 1，测得 Q =1 ，Q =0 。 （5） CLR = 1，PR = 1，D = 1，CK 接宽单脉冲，按按钮，测得 Q =0 ，Q =1 。 （6） CLR = 1，PR = 1，D = 0，CK 接宽单脉冲，按按钮，测得 Q =1 ，Q =0 。 （7） CLR = 1，PR = 1，D 接 1MHz 脉冲，CK 接 10MHz，在示波器上同时观测 Q、CLK
2、74LS74 芯片
CP1、CP2 D1、D2 Q1、Q2、Q1、Q2
时钟输入端 数据输入端 输出端
CLR1、CLR2 直接复位端（低电平有效） PR1、PR2 直接置位端（低电平有效） 3、74LS73 芯片：单独的 J、K、清零(CLR)和时钟(CLK)输入，当时钟进到高电平时， 输入端被赋能，数据被接受，当时钟脉冲处于高电平时，输入端 J、K 的逻辑电平可以允 许改变，并且只要具有最小的建立时间，那么根据真值表，双稳态即可实现，输入数据 只在时钟脉冲的负沿上被传递到输出端。
五、
实验接线图和测试步骤
1、 实验内容 1 的接线图和测试步骤（基本 RS 触发器验证） 右图是基本 RS 触发器接线图。图中， K1 、K2 是 电平开关输出，LED0、LED1 是电平指示灯。基本 SR 触发器的测试步骤及结果如下： （1）R = 0，S = 1，测得 Q =1 ，Q =0 。 （2）R = 1，S = 1，测得 Q =1 ，Q =0 。 （3）R = 1，S = 0，测得 Q =0 ，Q =1 。 （4）R = 1，S = 1，测得 Q =0 ，Q =1 。 （5）R = 0，S = 0，测得 Q =1 ，Q =1 。 根据触发器的定义，Q 和 Q 应互补，因此 R = 0，S = 0 是非法状态。SR 触发器真值表如下： 输 入 R 0 0 1 1 S 0 1 0 1 Q 1 1 0 Q 输 出 Q 1 0 1 Q
图 4.1 74LS153 实验接线图
表 4.1 74LS153 真值表
6.4LS139 实验接线图和 74LS139 真值表（2-4 译码器）
图 4.2 74LS139 实验接线图 表 4.2 74LS139 真值表 4 个译码输出引脚 Y0─Y3 接电平指示灯。改变引脚 G、B、A 的电平，产生 8 种组合。 观测并记录指示灯的显示状态。
四、
实验原理
1、74LS00 芯片：74LS00 芯片中包含 4 个二与非门
2、74LS28 芯片：74LS00 芯片中包含 4 个二或非门
3、74LS86 芯片：74LS86 含有 4 个异或门
A1~A4 B1~B4 输入端 Y1~Y4 输出端 4、74LS153 芯片：里数据选择端（AB）为两组共用，按二进制译码，以供两组从各自的 4 个数据（1C0――1C3，2C0――2C3）中分别选取 1 个所需的数据。只有在两组各自的选 通端（1G、2G）为低电平时才可选择数据。
L H H H
输入
输出
功能
ห้องสมุดไป่ตู้CR
L H H H H H H
M1 × H L L H H L
M0 × H H H L L L
CP × ↑ ↑ ↑ ↑ ↑ ×
二、
实验所用器件和仪表
1、 与非门 74LS00 1片 2、 双 D 触发器 74LS74 1片 3、 双 JK 触发器 74LS73 1片 4、 四位双向通用移位寄存器 74LS194 1 片 5、 万用表 6、 示波器 7、 实验箱
三、
实验原理
1、74LS00 芯片：74LS00 含有四个与非门
芯片的引脚不是很熟悉导致了一些小小的失误。