计数器
计数器(Counter) 数电课件
2. N进制计数器的构成方法
Ⅰ. 用同步清零端或置数端归零构成N进制计数器
数器。 M通常又叫做计数器的容量，或计数器的计数长度。
3. 分类
Ⅰ. 计数器按计数进制可分为二进制计数器、十进制计数器和N进制计数器； Ⅱ. 按计数的增减趋势可分为加法计数器、减法计数器和可逆计数器；
Ⅲ. 按计数器中各触发器的状态翻转是否与计数脉冲同步分为同步计数器和异步计数器。
二、二进制计数器 1. 二进制同步计数器
CP0 CP
CP1 Q0n CP2 Q1n
CP3 Q0n
Q n 1 0
Q0n
Q n 1 1
Q3n Q1n
Q n 1 2
Q2n
Q n 1 3
Q2nQ1n
D触发器特性方程 ⑥. 驱动方程组
Qn1 D
D0 Q0n；
二进制同步减法计数器的级间连接规律 ①. 驱动方程组
T0 J0 K0 1；
T1 J1 K1 Q0n；
T2 J2 K2 Q1n Q0n；
L
L
Ti
Ji
Ki
Q Q n n i1 i2
L
Q1n Q0n
i 1
Q
n。
j
计数器工作原理
计数器工作原理计数器是一种常见的电子元件，用于对输入脉冲信号进行计数和记录。
计数器广泛应用于数字电子系统中，如时钟电路、频率计数器、计时器等。
本文将介绍计数器的工作原理，包括计数器的基本结构、工作原理和应用场景。
计数器的基本结构包括触发器、计数逻辑和清零逻辑。
触发器用于存储计数器的当前状态，计数逻辑用于对输入脉冲进行计数，而清零逻辑用于将计数器清零。
计数器可以分为同步计数器和异步计数器两种类型，它们的工作原理略有不同。
同步计数器是由多个触发器级联构成的，每个触发器接收上一级触发器的输出作为时钟信号。
当计数器接收到输入脉冲时，所有触发器同时进行状态变化，实现同步计数。
同步计数器的优点是计数稳定、速度快，适用于高速计数场景。
异步计数器是由多个触发器级联构成的，每个触发器接收上一级触发器的输出作为时钟信号。
当计数器接收到输入脉冲时，只有最低位触发器进行状态变化，其他触发器在满足条件时才进行状态变化。
异步计数器的优点是结构简单、适用于低速计数场景。
计数器的工作原理是基于二进制计数的。
计数器可以实现二进制、十进制、十六进制等不同进制的计数，通过触发器的状态变化实现不同进制的计数。
计数器还可以实现正向计数和逆向计数，通过输入脉冲的极性和触发器的逻辑门控制实现不同方向的计数。
计数器在数字电子系统中有着广泛的应用场景。
例如，时钟电路中的分频器就是一种计数器，用于将高频信号分频为低频信号，实现时钟信号的稳定输出。
频率计数器用于测量输入信号的频率，计时器用于测量时间间隔。
此外，计数器还可以用于状态机、计数器芯片、数字逻辑电路等领域。
总之，计数器是一种常见的电子元件，用于对输入脉冲信号进行计数和记录。
计数器的工作原理基于触发器的状态变化，可以实现不同进制、不同方向的计数。
计数器在数字电子系统中有着广泛的应用场景，包括时钟电路、频率计数器、计时器等。
希望本文对计数器的工作原理有所帮助，谢谢阅读！。
计数器的基本功能
计数器的基本功能一、计数器的定义与作用计数器是一种常见的工具，用于记录和统计数量。
它可以在各种场景中使用，例如计算器、电子表、时钟等。
计数器的基本功能是进行计数操作，可以实时更新并显示当前的计数值。
计数器在生活中有着广泛的应用，从日常生活到科学研究，都离不开计数器的帮助。
二、计数器的类型计数器可以分为多种类型，常见的有以下几种：1. 机械计数器机械计数器是最早出现的计数器类型之一，它通过机械结构实现计数功能。
机械计数器通常使用齿轮和数字滚轮等装置来记录和显示计数值。
机械计数器的特点是结构简单、可靠性高，但计数范围有限。
2. 电子计数器电子计数器是使用电子元件实现计数功能的计数器类型。
它通常采用数字显示屏或LED灯来显示计数值。
电子计数器具有计数范围广、精度高、功能强大等特点。
电子计数器可以通过电路设计实现各种计数功能，如加减计数、定时计数等。
3. 软件计数器软件计数器是在计算机系统中通过软件实现的计数器。
它可以利用计算机的处理能力进行复杂的计数操作，具有灵活性和可扩展性。
软件计数器常用于编程和数据处理领域，可以实现各种复杂的计数功能。
三、计数器的基本功能计数器作为一种记录和统计数量的工具，具有以下基本功能：1. 计数功能计数器的最基本功能是进行计数操作。
它可以根据设定的规则，对事件、物体或其他需要计数的对象进行累加或累减操作。
计数器可以实时更新计数值，并将结果显示出来。
2. 显示功能计数器通常具有显示功能，可以将计数结果以数字形式显示出来。
显示方式可以是数字显示屏、LED灯、液晶屏等。
计数器的显示功能可以直观地反映计数结果，方便用户进行观察和判断。
3. 记忆功能一些高级的计数器具有记忆功能，可以记录和保存计数结果。
这样可以在断电或重启后保留之前的计数值，避免数据丢失。
记忆功能可以在需要长时间记录计数结果的场景中发挥作用。
4. 重置功能计数器通常具有重置功能，可以将计数值归零。
通过重置功能，可以清空之前的计数结果，重新开始计数。
计数器及其应用
计数器及其应用计数器是一种电子电路，用于计数和存储计数值。
其主要应用在数字电路、通信系统中，实现定时、分频、频率合成、时序控制等功能。
计数器的电路可以采用门电路或触发器实现，现代计数器多采用集成电路实现。
本文将介绍计数器的基本原理及其应用。
一、计数器基本原理计数器的基本原理是采用一个稳定的时钟信号，在触发器之间形成一串级联，从而实现计数功能。
当时钟信号触发触发器时，计数器的计数值就会发生变化。
计数器在达到预设的计数值后，会产生一个计数完成的信号。
计数器可分为同步计数器和异步计数器两种。
同步计数器是采用同步触发器构成的，其输入端通过控制信号实现采集和判断，并保证计数器具有同步性。
同步计数器的优点是速度快、精度高、使用简单。
但如果计数器级数过多，会影响同步的准确性。
1.分频器分频器是计数器最普遍的应用之一。
分频器可以将信号的频率降低到所需要的频率范围内，以满足特定的应用要求。
例如，在数字通信中，需要将高速数据信号降低到低速信号，以便接收器能够正确地解码。
此时，计数器可以采用分频的方式将高速数据信号降低到接收器所需要的频率范围内。
2.定时器/计时器计数器可以作为定时器或计时器使用，以便在计数到预设值后触发所需的操作。
例如，在微控制器中，可以使用计数器来产生定期的中断信号，以处理异步事件，如键盘输入、AD 转换等。
3.频率合成器频率合成器是将多个信号合成一个具有所需频率的信号的电路。
计数器可以作为频率合成器的关键元素，以实现多个时钟信号的组合。
例如，在无线电通信中，需要将低频信号转换为高频信号，以便在接收器中进行处理。
此时，计数器可以用来产生所需的频率。
4.中断控制器中断控制器是计算机系统中常用的设备。
计数器可以用作中断控制器的定时器。
例如，在多任务操作系统中，任务的调度器可以使用中断控制器的定时器，以触发时钟中断，以进行上下文切换等操作。
5.逻辑分析仪逻辑分析仪是一种测试和诊断数字电路的设备。
计数器可以用于将测试信号进行分型，并用微处理器或计算机进行分析和诊断。
计数器
此上升沿使十位的74LS192(2)从0000开始计数 直到第100 此上升沿使十位的74LS192(2)从0000开始计数,直到第100 开始计数, CP脉冲作用后 计数器由1001 1001恢复为 脉冲作用后, 恢复为0000 0000, 个CP脉冲作用后,计数器由1001 1001恢复为0000 0000,完成 一次计数循环. 一次计数循环.
▲ 二—五—十进制计数器74LS90 十进制计数器74LS90
二进制计数器:FF0构成一个二进制计数器; 构成一个二进制计数器; 二进制计数器: 五进制计数器: 异步计数器(五进制计数器) 五进制计数器:FF1,FF2,FF3构成模 5异步计数器(五进制计数器); 8421码异步十进制计数器:时钟脉冲接CP 8421码异步十进制计数器:时钟脉冲接CP0 ,CP1端与Q0端相连. 端与Q 端相连. 码异步十进制计数器 5421码异步十进制计数器:时钟脉冲接CP 5421码异步十进制计数器:时钟脉冲接CP1 ,CP0端与Q3端相连. 端与Q 端相连. 码异步十进制计数器 74LS90又称为 74LS90又称为二—五—十进制计数器. 又称为二 进制计数器.
Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0 1 0 0 1 计 数 计 数 计 数 计 数
▲ 引脚功能说明 S1, S2:S1 S2 = 1时,计数器置"9",即被置成1001状态,与CP无关.且优 先 时 计数器置" ,即被置成 状态, 无关. 状态 无关 , 级别最高. 级别最高. RD1 RD2:当S1 S2 = 0时,RD1 RD2 = 1计数器清零. 计数器清零. 时 计数器清零 Q3Q2Q1Q0:输出端 CP0, CP1:双时钟输入端
0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 0
计 数 器
异步清零 同步置数
5
计数方式
1.清零 2.置数
计数方式： 1.清零 2.置数
• Ex9.2 • ex9.6
4
时钟 清零 预置 使能
输出7Leabharlann LS161CLK CR LD CTP CTT Q0 Q1 Q2 Q3
× 0 ××× 0 0 0 0
功 能
1 0 × × D0 D1 D2 D3
表 ×1 1 0 1
保持
×1 1×0
保持
1111
计数
CR:异步清零,低电平有效
LD:同步置数,低电平有效
CTP,CTT:有一为零,保持
不规则计数器 （又称任意进制计数器）
3
74LS161/163 — 4位二进制同步加法计数器
一．74LS161的逻辑简图及功能
进位输出端 C0 CR LD
预置数的控制端
Q3 Q2 Q1 Q0 74LS161 D3 D2 D1 D0
输出端 时钟脉冲 CLK （上升沿有效）
CTP
CTT 功能转换端
数据输入端
计数器 在数字电路中，能够记忆输入脉冲个数的电路。
交通灯
电梯显示
❖ 分类
加法计数器 （1）按计数的功能分 减法计数器
可逆计数器（又称加/减计数器）
同步计数器
（2）按计数的进制方式分
各触发器同时翻转的计数器，叫做同步计数 器。
异步计数器
顺次工作
各触发器不是同时翻转的计数器，称为异步 计数器。
二进制计数器 （3）按计数的数制分 十进制计数器
什么是计数器
什么是计数器计数器在计算机科学中扮演着至关重要的角色。
它是电子设备中用于计算和存储计数值的物理或逻辑组件。
计数器能够进行递增或递减操作，并将结果储存在其内部的寄存器中。
无论是在电子设备、软件应用还是数学领域中，计数器都起着举足轻重的作用。
一、计数器的定义及工作原理计数器是一种特殊的电子元件，具备存储和计算能力。
其工作原理基于离散数学中的数字逻辑。
计数器可接受一个时钟信号作为输入，并通过计数操作改变其状态和输出。
1.1 二进制计数器二进制计数器是最常见的一种计数器类型。
它由若干个触发器组成，每个触发器接受上一个触发器的输出作为输入。
当最低有效位触发器计数到最大值时（例如3），它的输出信号将会触发下一个更高有效位触发器加1。
二进制计数器可以实现多种计数序列。
1.2 同步计数器与异步计数器根据时钟信号的控制方式，计数器可分为同步和异步两种类型。
同步计数器的所有触发器都由同一个时钟信号来驱动，这意味着它们在同一时刻进行状态更新。
而异步计数器则允许触发器在不同的时钟信号到来时进行状态更新。
二、计数器的应用领域计数器在各个领域中都扮演着重要的角色。
以下是一些计数器的常见应用：2.1 时钟和定时器计数器被广泛用于计时和时序控制。
在电子设备中，计数器可以生成稳定的时钟信号，确保设备的同步运行。
同时，计数器还可以用于计时器的实现，比如在烤箱中设置一个定时器用来控制烹饪时间。
2.2 频率合成和频率测量计数器可以通过测量时钟周期来计算频率。
在无线电通信中，计数器常被用于频率合成和频率测量。
通过将时钟信号分频，计数器能够生成所需频率的方波信号。
2.3 计数与累加计数器还可用于计数和累加操作。
例如，在机器人领域，计数器可用来追踪机器人移动的步数。
此外，计数器还可用于测量事件的发生次数，比如计数点击次数、触发次数等。
2.4 密码学和安全计数器在密码学和安全领域中也起到重要作用。
序列号生成器中的计数器能够生成唯一的序列号。
在加密算法中，计数器可以用作初始化向量，提高加密强度。
计数器的主要组成单元
计数器的主要组成单元计数器是一种用于计数和记忆状态的电子电路。
它通常由触发器、计数逻辑电路和控制电路组成。
1.触发器：触发器是计数器的基本组成单元。
它可以存储一个二进制位的状态，通常表示为0或1。
常用的触发器包括D触发器、JK触发器和T触发器等。
触发器的输出可以根据输入信号的变化情况来改变，并且触发器可以被时钟信号控制，从而实现计数功能。
2.计数逻辑电路：计数逻辑电路是用来处理和操作触发器的电路。
根据计数器的不同类型，计数逻辑电路可以采用不同的实现方式。
最简单的计数逻辑电路是二进制计数器，它使用多个触发器按照二进制方式进行计数。
常见的二进制计数器有4位二进制计数器和8位二进制计数器等。
3.控制电路：控制电路负责控制计数器的工作状态和计数方式。
它通常包括时钟信号发生器和重置电路。
时钟信号发生器用于提供计数器的时钟信号，控制计数器的触发器按照时钟信号的变化来进行计数。
重置电路用于将计数器的状态复位为初始状态，以便重新开始计数。
计数器的工作原理如下：当计数器收到一个时钟信号时，触发器的状态会改变，从而实现计数功能。
例如，在一个4位二进制计数器中，当计数器的状态为0000时，下一个时钟信号的到来会导致计数器的状态变为0001，依此类推，直到状态变为1111时，再次收到时钟信号时，计数器的状态会重新变为0000，重新开始计数。
计数器可以根据实际应用的要求进行设计和配置，可以是自动计数，也可以是手动控制计数。
此外，计数器还可以包括一些附加功能，如计数值的显示、计数值的存储等。
计数器在现代电子设备中广泛应用，特别是在数字电路、计算器、时钟、计时器、频率计等领域。
它们能够精确地计数和记录电子信号的变化，从而实现各种功能。
例如，在数字电路中，计数器可以用于计算处理器的指令执行次数；在计时器中，计数器可以用于实现时钟周期的精确计数和频率的测量。
总的来说，计数器是一种用于计数和记忆状态的电子电路，由触发器、计数逻辑电路和控制电路组成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
引言计数器是数字系统中用的较多的基本逻辑器件，也是现代最常用的时序电路之一，它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列。
例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类不胜枚举，按触发器动作动作分类，可以分为同步计数器和异步计数器；按照计数数值增减分类，可以分为加计数器、减计数器和可逆计数器；按照编码分类，又可以分为二进制码计数器、BCD码计数器、循环码计数器。
此外，有时也会按照计数器的计数容量来区分，如五进制、十进制计数器等等。
1设计构思及理论根据电路的设计要求，要实现二―五―十进制计数，可以先实现十进制计数，然后通过倍频产生五进制计数和二进制计数；也可以先实现二进制计数和五进制计数，然后把它们连接起来进而产生十进制计数。
对比以上两种方法，明显后面的方法比较容易实现，而且实现所需的门电路也比较少，因而选择用第二种方法来进行设计。
1.1 二进制计数的原理二进制计数的原理图如图1.1.1所示，可以用一个T触发器接成一个'T触发器，这样在时钟的作用下，每来一个时钟触发器的输出与前一个状态相反，这样就够成了一个二进制计数器。
图1.1.1 二进制计数原理图图1.1.2 二进制计数波形图1.2 五进制计数的原理五进制计数的原理图如图2.2.1所示，要进行五进制计数，至少要有3个存储状态的触发器，本原理图中选用两个JK 触发器和一个'T 触发器构成五进制计数器，在时钟的作用下就可以进行五进制计数。
图1.2.1 五进制计数原理图图1.2.2 五进制计数波形图2 系统电路的设计及原理说明2.1 系统框图及说明图2.1.1 十进制计数框图图2.1.2 二-五进制计数框图根据设计的要求，在构成十进制计数器时，只需将二进制计数器和五进制计数器级联起来，即将二进制计数器的输出作为五进制计数器的时钟输入接起来就可以实现十进制计数了。
而在进行二-五进制计数时，可以将五进制计数器的输出作为二进制计数器的时钟输入，外部时钟输入到五进制计数器的时钟输入端即可在一个外部输入时钟的控制下分u oClk u ou 1别产生二进制计数和五进制计数了。
2.2 电路设计说明图 2.2.1 二-五-十进制计数原理图图2.2.1为设计的二-五-十进制原理图，其中最上面的'T触发器是一个二进制计数器，当时钟从CP0输入，并将T0的输出作为下面五进制计数模块的时钟输入就可以构成一个十进制计数器，如图2.2.2所示。
当时钟从CP1输入，而T3为二进制计数模块提供时钟输入时就构成了相应的二-五进制计数器，如图2.2.4所示。
图 2.2.2 十进制计数原理图图2.2.2为设计的十进制原理图，图中的LD/CT为置数/计数端，当它为高电平是计数器停止计数，在D0～D3端可以预置相应的电平，当LD/CT断变为低电平时，计数器开始从预置的数值开始计数。
图2.2.3为相应的仿真波形。
图 2.2.3 十进制计数波形图图 2.2.4 二-五进制计数原理图图2.2.4为设计的二-五进制原理图，。
同时，LD/CT 作为置数/计数端，也可以实现相应的置数和计数功能。
图2.2.5为相应的仿真波形。
图 2.2.5 二-五进制计数波形图2.3 关键模块的介绍 2.3.1 D 触发器触发器是时序电路中最重要而且最常用的元件，触发器在每次时钟脉冲触发沿到来之前的状态称为现态，而在此之后的状态称为次态。
按照触发器状态转换的规则不同，通常分为D 触发器、JK 触发器、T 触发器、SR 触发器等几种逻辑功能类型；按照电路结构的不同也可以分为主从触发器、维持阻塞触发器和利用传输门延迟的触发器。
维持阻塞结构的D 触发器的逻辑电路如图2.3.1所示。
图 2.3.1 维持阻塞D 触发器的逻辑电路该触发器由6个三输入的与非门组成，D S 、D R 、D 、CP 是触发器的输入端，而Q 、Q 是触发器的输出。
当触发器的输入D S =0、D R =1时，触发器被置1，即Q =1、Q =0；当D S =1、D R =0是，触发器被置0，即Q =0、Q =1；当D S =0、D R =0时，每来一个时钟边沿，触发器的输出取反一次，即Q =Q ；当D S 和D R 都为无效电平时，在时钟CP 的作用下，将时钟边沿到来前D 输入的数据传送到输出Q 端。
该触发器的特性表如表2.3.1所示。
表 2.3.1 D 触发器的特性表由触发器的状态表也可以得出它的特性方程n 1Q +=D （2.3.1） 2.3.2 JK 触发器JK 触发器的状态方程为：n 1Q +=n JQ +n KQ （2.3.2）比较D 触发器和JK 触发器的特性方程，即式（2.3.1）和式（2.3.2），可以令D =JQ +KQ （2.3.3）按照上式可得到如图2.3.2所示电路，电路特性符合JK 触发器的特性方程，从而实现JK 触发器的所有功能。
图 2.3.2 用D 触发器实现JK 触发器的逻辑电路2.3.3 'T 触发器'T 触发器的状态方程为：n 1Q +=n Q （2.3.4）比较D 触发器和'T 触发器的特性方程，即式（2.3.1）和式（2.3.4），可以令D =Q （2.3.5）按照上式可得到如图2.3.3所示电路，电路特性符合JK 触发器的特性方程，从而实现'T 触发器的所有功能。
图 2.3.3 用D 触发器实现'T 触发器的逻辑电路3 仿真验证叙述及效果分析图 3.1 十进制计数原理图在Cadence 下仿真图 3.2 十进制计数原理图在Cadence 下仿真所得波形图图3.1为十进制计数原理图在Cadence 下的仿真图，在构成十进制计数原理图时，外部时钟从最上面的触发器输入，它的输出又作为下面第二个触发器的时钟。
由图可以看出，当置数/计数端输入为高电平时实现置数，即n n Q D ；当置数/计数端输入为低电平时开始计数。
进行仿真时输出接上了50欧姆的负载，由于要求达到CMOS 电平，可以在后级加入一个大宽长比的反相器，以此来提高在接负载时的输出电平。
图3.2为十进制计数的波形图，在计数的时候03Q Q 在0～9之间进行计数。
由图可见十进制计数是正确的。
图 3.3 二-五进制计数原理图在Cadence 下仿真图 3.4 二-五进制计数原理图在Cadence 下仿真所得波形图图3.3二-五进制计数原理图在Cadence 下的仿真图，在构成二-五进制计数原理图时，外部时钟从第二个触发器的时钟端输入，由3Q 的输出作为第一个触发器的时钟输入。
由图可以看出，由13Q Q 在0～4之间进行计数，而0Q 进行二进制计数，这样就构成了二-五进制计数器。
由图可见二-五进制计数是正确的。
图 3.5 置数图3.5为在置数/计数端输入为高电平是进行置数的波形图，由图中可以看出，在时钟的作用下输出随输入变化，可见原理图的置数是正确的。
4 设计特点叙述4.1 原理图的设计过程⑴ 启动Cadence在软件后，在Terminal 窗口中，输入如下命令： cd~/diva按Return 键，接着输入：setenv CDS_Netlisting_Mode Analog Return 键。
icfb& 按Return 键。
在命令解释窗口CIW 中，依次选择File →New →Library ，打开New Library 窗口。
在New Library 窗口中，Name 栏输入库文件名design ，右侧工艺文件（Technology File ）栏中，选择最下方的Don ’t need a techfile ，点击窗口左上角的OK 。
选择file →new →cellview ，打开Create New File 窗口。
在Create New File 窗口中，Library Name 选取为design 。
Cell Name 设置为not ，View Name 选取为Schematic ，Tool 栏选取为Composer-Schematic ，点击OK ，弹出Schematic Editing 的空白窗口。
⑵ 添加元件① 在键盘上按键“i ”也可以弹出instance 窗口2在Instance form 中输入pmos4的参数如下：model name: trpmos width: 12u length: 1u② 移动 LMB （鼠标左键）到schematic 窗口，选择合适位置，点击LMB 完成添加过程。
③ 选择Add →Instance ，在Library column 中选择analogLib ，再选择nmos4，在视图中选择symbol ，参数设置为：model name: trnmos width: 6u length: 1u④ 在添加上dd V ,gnd ，pins ，连线即可得到反相器原理图，如图4.1.1所示。
图 4.1.1 反相器原理图⑶ 创建符号① 在CIW 窗口中，依次选择Tools →library manager →design →not ，双击view column 中的schematic 选项，在schematic 中，依次design →create cellview →From cellview 。
② 在Cellview from cellview 窗口选择如下： Library name: design Cell name: not From view name: schematic To view name: symbol完成后点击OK ，在弹出Symbol Generation Opions 窗口中, 点击OK 即可。
③ 删除cds Param 与cds Term 图标，将pins 放在适当位置，在add 工具中shape 中所需要的线画出逻辑符号，最后选择Design →Check and save 。
根据以上步骤可以画出nand3、D触发器、JK触发器和'T触发器的原理图。
图 4.1.2 nand3原理图图 4.1.3 D触发器原理图图4.1.4 JK触发器原理图图4.1.5 'T触发器原理图4.2 版图的设计过程在任何一个版图设计中，最初的任务是做一个布局图。
首先，这个布局图应尽可能与原理电路图一致，然后根据模块的面积大小进得调整。
设计布局图的一个重要任务是安排焊盘。
一个设计好的集成电路应该有足够的焊盘来进行信号的输入与输出和连接电源电压及地线。
总体布局还还需要使版图尽可能的小，从而减小芯片的成本。
为避免线的交叉可使水平线与垂直线用不同层来布线，一般用meta11线作为水平布线，用meta12线作为垂直布线。