CMOS集成电路设计基础资料
《CMOS集成电路基础》课件
NMOS
当输入为0时，导通；当输入为1时，截止。
输出
输出反相的输入信号。
CMOS电路组成：CMOS传输门
1 输入端
接收多个输入信号。
3 PMOS
通过开关和截止的方式传递输入信号。
2 NMOS
通过开关和导通的方式传递输入信号。
4 输出端
输出根据输入信号进行逻辑运算的结果。
晶圆切割
将完成的硅片切割成晶圆，以便后续封 装和测试。
CMOS电路组成：MOS管
N沟道MOS管（NMOS）
由N型沟道和P型沟道构成，可以实现电流的传输和 放大。
P沟道MOS管（PMOS）
由P型沟道和N型沟道构成，用于控制电流的开关。
CMOS电路组成：CMOS反相器
输入
接收输入信号（0或1）。
PMOS
CMOS电路组成：CMOS与门
1
输入A
接收输入信号A。
输入B
2
接收输入信号B。
3
NMOS
当输入A为1且输入B为1时，导通。
PMOS
4
Байду номын сангаас
当输入A为0且输入B为0时，导通。
CMOS电路组成：CMOS或门
1
输入A
接收输入信号A。
输入B
2
接收输入信号B。
3
NMOS
当输入A为1且输入B为1时，截止。
PMOS
CMOS的基本工艺流程
1
清洗和蚀刻
2
对硅片进行清洗和蚀刻，去除杂质和氧
化物，并形成特定的表面。
3
沉积
4
在硅片上沉积各种材料，如金属、氧化
物和多晶硅等，用于构建电路的不同部
CMOS集成电路设计基础
2. 动态功耗(瞬态功耗)PD
1) 对负载电容CL充放电的动态功耗PD1——交流开关功耗
设输入信号Ui为理想方波。 当Ui由“0”→“1”时， 输 出电压Uo由“1”→“0”, V1导通， V2截止， IDN使CL放 电(反充电)， Uo下降。 反之, Ui由“1”→“0”时，输出 电压Uo由“0”→“1”， V1截止， V2导通， IDP给CL充电， Uo上升。 因此， 在输入信号变化的一段时间内， 管子存 在电流和电压， 故有功率损耗。
V2 V2
UDDUDD iDP iDP
Ui Ui
Uo Uo
V1 V1
CL CL iD
iDN N
(a) (a)
UUi i
UUDDDD
Tc
OO UUo o
TT11 UUDDDD
TT2 2
tt
iDOiDO
tt iiDDP
O
P
O
iDN
t t
iDN
(b)
(b)
一周内CL充放电使管子产生的平均功耗
PD1
③ Ui再升高， 接近“1”时， 有 UGN-Ui<UTHN N管截止 |UGP-Ui|>|UTHP| P管导通
P管导通区
此时，P管接近理想开关， P管沟道电流向CL充电，使Uo=Ui
Uo
5 4 N管 通
双 管 导通
P管 通
3
2
UGN ＝ 5 V
1
UGP ＝ 0 V
UTHN ＝|UTHP|＝ 0.9 V
பைடு நூலகம் Uo
A UDD
《CMOS集成电路基础》课件
智能传感器和可 穿戴设备的普及
随着智能传感器和可穿戴设 备的普及，CMOS集成电路 将在这些领域发挥重要作用 ，实现更高效、更低功耗的 数据采集和处理。
神经网络和类脑 计算的发展
CMOS集成电路将在神经网 络和类脑计算领域发挥重要 作用，推动人工智能技术的 进一步发展。
系统级芯片的广 泛应用
随着系统级芯片的广泛应用 ，CMOS集成电路将与不同 芯片和模块进行集成，实现 更高效、更低功耗的系
晶圆制备
将高纯度硅材料加工成晶圆， 作为集成电路的基底。
薄膜沉积
在晶圆表面沉积所需厚度的薄 膜，形成各种有源和无源器件
。
光刻与刻蚀
通过光刻技术将设计好的电路 版图转移到晶圆表面，然后进
行刻蚀，形成电路图形。
掺杂与退火
通过掺杂工艺在晶圆中引入不 同元素，形成PN结和导电通
道，并进行退火处理。
03
每个逻辑门电路由NMOS和PMOS晶体管组成，形成反相器或与门、或门等基 本逻辑门。
工作原理
01
CMOS集成电路的工作原理基于 NMOS和PMOS晶体管的开关特 性。当输入信号发生变化时， NMOS和PMOS晶体管会交替导
02 通和截止，从而实现逻辑功能。
CMOS电路的电压摆幅较小，因 此功耗较低。此外，CMOS电路 还具有噪声容限高、抗干扰能力 强等优点。
我们应该如何学习和掌握CMOS集成电路技术
理论与实践结合
在学习过程中，应注重理论与实践相结合 ，通过实验和项目实践加深对理论知识的
理解。
持续学习与更新知识
随着技术的不断进步，应保持持续学习的 态度，关注新技术、新工艺的发展，不断 更新自己的知识储备。
培养问题解决能力
CMOS电路基础原理
CMOS电路基础原理CMOS（互补金属氧化物半导体）电路是现代电子领域中常用的集成电路设计技术。
它在数字逻辑电路和模拟电路中广泛应用，并且具有低功耗、高集成度以及较强的抗干扰能力等优点。
本文将介绍CMOS电路的基础原理。
一、CMOS电路结构CMOS电路由N沟道金属氧化物半导体场效应管和P沟道金属氧化物半导体场效应管构成。
N沟道和P沟道管具有互补的传输特性，能够有效降低功耗。
CMOS电路结构包括传输门、组合逻辑电路和时钟电路等。
1. 传输门传输门是CMOS电路的基本单元，常见的有与门、或门以及非门等。
与门由一对并联的P沟道和N沟道管组成，当且仅当两个输入信号同时为高电平时，输出为高电平。
或门由一对串联的P沟道和N沟道管组成，当且仅当两个输入信号中至少一个为高电平时，输出为高电平。
非门由两个逆并联的P沟道和N沟道管组成，当输入信号为高电平时，输出为低电平。
2. 组合逻辑电路CMOS电路中的组合逻辑电路包括与非门、异或门等。
与非门由与门和非门级联而成，输入信号经过与门进行与操作，然后再经过非门进行取反操作。
异或门由与非门和异或非门级联而成，输入信号经过与非门进行与非操作，然后再经过异或非门进行异或操作。
3. 时钟电路CMOS电路中的时钟电路包括振荡电路和触发器等。
振荡电路用于产生稳定的时钟信号，常见的电路有RC振荡电路和LC振荡电路等。
触发器用于存储和传输信息，常见的触发器有RS触发器、D触发器以及JK触发器等。
二、CMOS电路工作原理CMOS电路的工作原理基于PN结和MOSFET的特性。
当控制电压施加于PN结时，PN结正向偏置导通，反向偏置截止。
同时，对于MOSFET来说，当栅极电压低于阈值电压时，沟道断开；当栅极电压高于阈值电压时，沟道导通。
CMOS电路中，P沟道MOSFET和N沟道MOSFET的栅极交替连接，形成互补对。
当输入信号为低电平时，P沟道MOSFET导通，N 沟道MOSFET截止；当输入信号为高电平时，P沟道MOSFET截止，N沟道MOSFET导通。
模拟CMOS集成电路设计复习提纲
物理验证与DRC/LVS检查
01
02
03
物理验证
检查版图是否符合工艺要 求，确保可制造性。
DRC检查
进行设计规则检查，确保 版图满足工艺要求。
LVS检查
进行电路原理图与版图一 致性检查，确保两者匹配。
03
CMOS集成电路的模拟技 术
SPICE模拟器简介
1
SPICE（Simulation Program with Integrated Circuit Emphasis）：一种用于模拟和分析集成 电路性能的软件工具。
新工艺
新型工艺技术如纳米压印、电子束光刻等不断涌现，这些新工艺能够制造更小尺寸的集成电路，提高集成度并降 低制造成本。
集成电路的可扩展性挑战
制程节点
随着集成电路制程节点不断缩小，制 程技术面临物理极限的挑战，如量子 隧穿效应、漏电等问题，需要探索新 的物理机制和制程技术。
异构集成
为了实现更高效能、更低功耗的集成 电路，需要将不同材料、不同工艺的 芯片集成在一起，形成异构集成技术， 这需要解决不同芯片之间的互连、兼 容等问题。
功耗优化
总结词
功耗优化旨在降低CMOS集成电路的功 耗，以提高芯片的能效和延长电池寿命 。
VS
详细描述
功耗优化主要通过降低晶体管导通电阻、 减小时钟信号功耗和优化电路结构来实现 。例如，采用低阻抗材料和工艺技术来降 低导通电阻，采用时钟门控技术来减小时 钟信号功耗，优化电路逻辑和结构等。这 些措施有助于降低功耗，提高能效，延长 电池寿命。
和规范，如元件选择、布线规则、版图设计等。
设计实践
02
结合具体的设计案例，分析可靠性设计的实际应用和效果，总
结经过实验和仿真等方法，对设计的可靠性进行验证和评估，确
CMOS集成电路设计基础
CMOS集成电路设计基础CMOS（亦称互补金属氧化物半导体）是一种常用的集成电路设计技术，它在数字电路中广泛使用。
本文将详细介绍CMOS集成电路设计的基础知识。
CMOS电路是由PMOS（P型金属氧化物半导体）和NMOS（N型金属氧化物半导体）晶体管组成的。
PMOS和NMOS的工作原理相反，当输入信号为高电平时，PMOS开关导通，NMOS截断；当输入信号为低电平时，PMOS截断，NMOS导通。
通过PMOS和NMOS的结合，可以实现高度集成的数字电路。
CMOS电路的优势主要体现在以下几个方面：1.功耗低：由于CMOS电路只有在切换时才消耗功耗，因此静态功耗基本可以忽略不计。
而且CMOS在开关时的功耗也非常低。
2.噪声低：CMOS电路的输出电平会受到两个晶体管开关阈值的影响，这样可以减小由于电流变化而引起的噪声。
3.集成度高：CMOS电路可以实现非常高的集成度，因为它的结构非常简单，只需要两种类型的晶体管。
1.逻辑门设计：逻辑门是CMOS电路的基本单元，它可以实现与门、或门、非门等逻辑运算。
逻辑门的设计要考虑功耗、速度和面积等因素。
2.布局设计：布局设计是将逻辑门按照一定的规则进行布置，以实现电路的高集成度和高性能。
布局设计需要考虑晶体管的相互影响，以及电路的信号延迟等因素。
3.时序设计：时序设计是指在设计中考虑到电路的时序特性，以满足时序约束。
时序设计需要考虑时钟频率、延迟等因素，以确保电路的正确操作。
4.电源和地设计：CMOS电路需要提供稳定的电源和地，以确保电路的正常运行。
电源和地的设计需要考虑电源噪声、电源提供能力等因素。
总之，CMOS集成电路设计基础知识包括逻辑门设计、布局设计、时序设计和电源地设计等方面。
了解这些基础知识，可以帮助我们理解和设计复杂的CMOS集成电路，提高电路的性能和可靠性。
模拟cmos集成电路设计知识点总结
模拟cmos集成电路设计知识点总结模拟CMOS集成电路设计是一个涉及多个学科领域的复杂课题，包括电子工程、物理、材料科学和计算机科学等。
以下是一些关键知识点和概念的总结：1. 基础知识：半导体物理：理解半导体的基本性质，如本征半导体、n型和p型半导体等。
MOSFET（金属-氧化物-半导体场效应晶体管）工作原理：理解MOSFET的基本构造和如何通过电压控制电流。
2. CMOS工艺：了解基本的CMOS工艺流程，包括晶圆准备、热氧化、扩散、光刻、刻蚀、离子注入和退火等步骤。
理解各种工艺参数对器件性能的影响。
3. CMOS电路设计：了解基本的模拟CMOS电路，如放大器、比较器、振荡器等。
理解如何使用SPICE（Simulation Program with Integrated Circuit Emphasis）进行电路模拟。
4. 噪声：理解电子器件中的噪声来源，如热噪声、散粒噪声和闪烁噪声等。
了解如何减小这些噪声的影响。
5. 功耗：理解CMOS电路中的功耗来源，如静态功耗和动态功耗。
了解降低功耗的方法，如电源管理技术和低功耗设计技术。
6. 性能优化：理解如何优化CMOS电路的性能，如提高速度、减小失真和提高电源效率等。
7. 可靠性问题：了解CMOS电路中的可靠性问题，如闩锁效应和ESD（静电放电）等。
8. 版图设计：了解基本的版图设计规则和技巧，以及如何使用EDA（Electronic Design Automation）工具进行版图设计和验证。
9. 测试与验证：理解如何测试和验证CMOS集成电路的性能。
10. 发展趋势与挑战：随着技术的进步，模拟CMOS集成电路设计面临许多新的挑战和发展趋势，如缩小工艺尺寸、提高集成度、应对低功耗需求等。
持续关注最新的研究和技术进展是非常重要的。
以上是对模拟CMOS集成电路设计的一些关键知识点的总结，具体内容可能因实际应用需求和技术发展而有所变化。
深入学习这一领域需要广泛的知识基础和持续的研究与实践。
集成电路版图基础-CMOS版图篇01
沟道长度 L 电流方向
设计中，常以宽度和长度值的比例式即宽 长比（W/L）表示器件尺寸。 例：假设一MOS管，尺寸参数为20/5。则 在版图上应如何标注其尺寸。
20/5
3、图形绘制
英特尔65纳米双核处理器的扫描电镜(SEM)截面图
常用图层 版图图层名称 Nwell Active Pselect Nselect Poly cc Metal1 Metal2 Via 含义 N阱 有源扩散区 P型注入掩膜 N型注入掩膜 多晶硅 引线孔 第一层金属 第二层金属 通孔
“混合棒状图”法：
矩形代表有源区(宽度不限)； 实线代表金属； 虚线代表多晶硅；
“×”代表引线孔。其它层次不画,
通常靠近电源vdd的是P管，靠近地线gnd 的是N管。
反相器棒状图
电路图-棒状图-版图
a
b
练习
三输入与非门、或非门棒状图
注意：
不同软件对图层名称定义不同； 严格区分图层作用。
版图图层名称 cc（或cont） Via
含义 引线孔（连接金属与多晶硅 或有源区） 通孔（连接第一和第二层金 属）
MOS器件版图图层 ——PMOS
N阱——NWELL P型注入掩模——PSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2
MOS器件版图图层 ——NMOS
N型注入掩模——NSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2
CMOS集成电路设计基础资料
第6页/共35页
UTHN与材料、 掺杂浓度、 栅氧化层电容等诸多因素有关。 在器 件制造过程中， 还可以通过向沟道区注入杂质， 从而改变氧化 层表面附近的衬底掺杂浓度来控制阈值电压的大小。 工作在恒 流区的MOS管漏极电流与栅压成平方律关系。
第7页/共35页
NMOS的输出特性
ID
线性区 饱和区(恒流区)
第24页/共35页
以上分析表明： ·MOS场效应管的性能与宽长比(W/L)有很强的依赖关系; ·沟道长度L越小， fT及gm越大， 且集成度越高, 因此， 减小器件尺 寸有利于提高器件性能。 ·提高载流子迁移率μ有利于增大fT及gm， NMOS的OS管的性能优于PMOS管;
第13页/共35页
UTHN、 UTHP——开启电压(阈值电压)。 若UDD=5 V， 则 增强型NMOS管：UTHN≈(0.14～0.18)UDD≈0.7 ～0.9 V 增强型PMOS管： UTHP≈-0.16|UDD|≈-0.8 V 耗尽型MOS管： UTH≈-0.8UDD≈-4 V
UTH的温度系数大约为：
G
BG
B
S (a)
NMOS D
D
P MOS S
S (b)
NMOS D
D
P MOS S
G
G
G
G
S
D
(c)
S
D
(d)
MOS管常用符号
第5页/共35页
MOS管的电流电压特性
iD
NMOS
UTHP
－uGS
uGS
O
UTHN
P MOS
－ Di
NMOS管和PMOS管工作在恒流区的转移特性， 其中UTHN(UTHP) 为开启电压， 或称阈值电压(Threshold Voltage)。 在半导体物理 学中， NMOS的UTHN定义为界面反型层的电子浓度等于P型衬底 的多子浓度时的栅极电压。
一、CMOS集成电路工艺基础
G P-s i S
1. 扩散：扩散炉与氧化炉基本相同，只是将要掺入的
杂质如P或B的源放入炉管内。 扩散分为两步：
STEP1 预淀积：将浓度很高的一种杂质元素P或B淀积在硅片 表面。 STEP2 推进：在高温、高压下，使硅片表面的杂质扩散到硅 片内部。 实验分析表明：P的浓度分布可由下式表示：
3.1、氧化工艺 、
*把裸露的硅片放高温氧气氛中,就会生成SiO2 *氧化层可以分为栅氧和场氧 *栅氧: 它的厚度一般在几百A左右,对器件的性能影响大 *场氧: 它的厚度一般在几千A左右,绝缘和隔离的作用.
氧化炉
改进的氧化炉
石英舟
滑道 炉膛
3.2、掺杂工艺 、 在衬底材料上掺入五价磷或三价硼，以改变半 导体材料的电性能。形成N或P型半导体. 掺杂过程是由硅的表面向体内作用的。 目前，有两种掺杂方式：扩散和离子注入。
C 450→ Si N + 12 H ↑ 3 SiH 4 + 4 NH 3 3 4 2
0
3.5、光刻与腐蚀工艺 、 光刻工艺是完成在整个硅片上进行开窗的工 作。 掩膜版和光刻胶： 掩膜版：亮版和暗版 由掩膜工厂制造 光刻胶：正胶和负胶
光源 wafer mask
光刻过程如下： 1．涂光刻胶 2．掩膜对准 3．曝光 4．显影 5．刻蚀：采用干法刻蚀（Ery Eatching） 6．去胶：化学方法及干法去胶 (1)丙酮中，然后用无水乙醇
AL
离子束
wafer
3.3.2、淀积多晶硅
淀积多晶硅一般采用化学汽相淀积（LPCVD）的方 法。利用化学反应在硅片上生长多晶硅薄膜。 适当控制压力、温度并引入反应的蒸汽，经过足够 长的时间，便可在硅表面淀积一层高纯度的多晶硅。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
衬底的连接
UD D B G S D B S G D
N＋
P＋
P＋
P＋
N＋
N＋
N 型衬 底 (a)
P 型衬 底 (b)
为了使MOS管的电流只在导电沟道中沿表面流动而不产生垂直 于衬底的额外电流， 源区、 漏区以及沟道和衬底间必须形成反 偏的PN结隔离， 因此， NMOS管的衬底B必须接到系统的最低 电位点(例如“地”)， 而PMOS管的衬底B必须要接到系统的最 高电位点(例如正电源UDD)。 衬底的连接如图 (a)、 (b)所示。
N阱及PMOS
G B S D S G D B
P＋
N＋
N＋
P＋ N阱
P＋
N＋
P 型衬底
在互补型CMOS管中， 在同一衬底上制作NMOS管和PMOS管， 因此必须为PMOS管做一个称之为“阱(Well)”的“局部衬底” 。
NMOS D G G S (a ) NMOS D G G BFra bibliotekPMOS S G
NMOS D B G
UTHN与材料、 掺杂浓度、 栅氧化层电容等诸多因素有关。 在器 件制造过程中， 还可以通过向沟道区注入杂质， 从而改变氧化 层表面附近的衬底掺杂浓度来控制阈值电压的大小。 工作在恒 流区的MOS管漏极电流与栅压成平方律关系。
NMOS的输出特性
ID
线性区 饱和区(恒流区) UG S＝5 V
UG S＝2 .5 V
MOS管的电流方程
NMOS在截止区、 线性区、 恒流区的电流方程
0 nCox 2 nCox 2
UGS<UTHN (截止区)
I DN
W L W L
2 UDS<UGS-UTHN [ 2 ( U U ) U U ] GS THN DS DS (线性区) 2 U GS U THN (1 nU DS )
UTHN、 UTHP——开启电压(阈值电压)。 若UDD=5 V， 则 增强型NMOS管：UTHN≈(0.14～0.18)UDD≈0.7 ～0.9 V
增强型PMOS管： UTHP≈-0.16|UDD|≈-0.8 V
耗尽型MOS管： UTH≈-0.8UDD≈-4 V
CMOS集成电路设计基础 －MOS器件
MOS器件
G S W 多晶硅 D 氧化层
N＋ P型 衬 底
Lef f Ld raw n
N＋
LD
NMOS管的简化结构
制作在P型衬底上(P-Substrate, 也称bulk或body, 为了区别于源极 S， 衬底以B来表示)， 两个重掺杂N区形成源区和漏区， 重掺 杂多晶硅区(Poly)作为栅极， 一层薄SiO2绝缘层作为栅极与衬底 的隔离。 NMOS管的有效作用就发生在栅氧下的衬底表面——导电沟道 (Channel)上。 由于源漏结的横向扩散， 栅源和栅漏有一重叠长度为LD， 所以 导电沟道有效长度(Leff)将小于版图中所画的导电沟道总长度。 我们将用L表示导电沟道有效总长度Leff， W表示沟道宽度。 宽长比(W/L)和氧化层厚度tox这两个参数对MOS管的性能非常 重要。 而MOS技术发展中的主要推动力就是在保证电性能参数 不下降的前提下， 一代一代地缩小沟道长度L和氧化层厚度tox。
I DP
μn——电子迁移率(单位电场作用下电子的迁移速度)。 μn≈1300
cm2/s·V μp——空穴迁移率(单位电场作用下空穴的迁移速度)。 μp≈500 cm2/s· V
n 1300 2.6 p 500 0 sSiO2 Cox——单位面积栅电容 Cox tox
W/L——沟道宽度和沟道长度之比。
示的变化。
若 UDS=UGS-UTH 则沟道在漏区边界上被夹断， 因此该点电压称为 预夹断电压。
源区(N＋) 电流 反型层 源区(N＋) 电流
漏区(N＋)
UDS<UGS-UTH管子工作
UD S＜UG S－UTH (线性区)
在线性区， 此时UDS增 大， ID有明显的增大。
漏区(N＋)
UD S＝UG S－UTH (预夹断)
UDS>UGS-UTHN (恒流区)
PMOS在截止区、 线性区、 恒流区的电流方程
|UGS|<|UTHP| 0 (截止区) PCox W 2 |UDS|<|UGS|-|UTHP| [ 2 ( U U ) U U GS THP DS DS ] 2 L (线性区) pCox W 2 U U (1 pU DS ) GS THP |UDS|>|UGS|-|UTHP| 2 L (恒流区)
PMOS S B
B D PMOS S
S (b ) NMOS D G G
D PMOS S
S (c)
D
S (d )
D
MOS管常用符号
MOS管的电流电压特性
iD NMOS
UTHP －u G S O UTHN
uG S
PMOS
－iD
NMOS管和PMOS管工作在恒流区的转移特性， 其中UTHN(UTHP) 为开启电压， 或称阈值电压(Threshold Voltage)。 在半导体物理 学中， NMOS的UTHN定义为界面反型层的电子浓度等于P型衬底 的多子浓度时的栅极电压。
UDS=UGS-UTH 则沟 道在漏区边界上被 夹断， 因此该点电 压称为预夹断电压。 UDS>UGS-UTH 管子工
源区(N＋) 电流
漏区(N＋)
UD S＞UG S－UTH (恒流区)
作在恒流区， 此时若
UDS增大， 大部分电 压降在夹断区， 对沟 道电场影响不大， 因 此电流增大很小。
ＵDS对沟道的影响
UG S＝1 .5 V O
UD S
栅极电压超过阈值电压UTHN后， 开始出现电流且栅压uGS越大，
漏极电流也越大的现象， 体现了栅压对漏极电流有明显的控制作 用。 漏极电压UDS对漏极电流ID的控制作用基本上分两段， 即线性 区(Linear)和饱和区(Saturation)。 为了不和双极型晶体管的饱和区 混淆， 我们将MOS管的饱和区称为恒流区， 以表述UDS增大而电 流ID基本恒定的特性。 线性区和恒流区是以预夹断点的连线为分界线的 ( 图虚线所示 ) 。 在栅压UGS一定的情况下， 随着UDS从小变大， 沟道将发生如图所