集成电路布图设计.ppt
合集下载
第14章集成电路版图设计资料
8/8/2019
共85页
34
MOS dummy
• 在MOS两侧增加dummy poly。
• 添加dummy管，可以提 供更好的环境一致性。
8/8/2019
共85页
35
RES dummy
• 类似于MOS dummy方法增加dummy，有时会在四 周都加上。
8/8/2019
共85页
36
CAP dummy
共85页
4
• 第二张mask定义为active mask。 有源区用来定义管子的栅以及允许注入的p型或者n型扩散的源漏区。
8/8/2019
共85页
5
• 第三张mask为poly mask： 包含了多晶硅栅以及需要腐蚀成的形状。
8/8/2019
共85页
6
• 第四张mask定义为n＋mask， 用来定义需要注入n＋的区域。
• 不同的工艺线和工艺流程，电学参数有所不同。
• 描述内容：晶体管模型参数、各层薄层电阻、层与层间的 电容等。
• 几何设计规则是图形编辑的依据，电学设计规则是分析计 算的依据。
8/8/2019
• 完成一个反相器的版图设计
8/8/2019
8/8/2019
8/8/2019
8/8/2019
8/8/2019
8/8/2019
共85页
37
Interconnect
• 关键走线与左右或上下走线的屏蔽采用相同层或 中间层连接VSS来处理。
• 也可增大两者间的间距来减少耦合。
8/8/2019
共85页
38
Guard Ring的设计
8/8/2019
共85页
39
深阱guard ring
集成电路设计3-版图设计
它涉及到将电路元件和连接线转化为 几何图形，这些图形定义了半导体制 造过程中需要制造的结构。
版图设计的重要性
1
版图设计是集成电路制造过程中的关键环节，它 决定了集成电路的性能、功能和可靠性。
2
通过版图设计，可以将电路设计转化为实际制造 的物理结构，从而实现电路设计的目标。
3
版图设计的精度和质量直接影响到集成电路的性 能和制造良率，因此需要高度的专业知识和技能。
在芯片内部加入自测试模块，实现自动测试和 故障诊断。
可测性增强
通过增加测试访问端口和测试控制逻辑，提高芯片的可测性。
05
集成电路版图设计的挑 战与解决方案
设计复杂度挑战
总结词
随着集成电路规模不断增大，设计复杂 度呈指数级增长，对设计效率提出巨大 挑战。
VS
详细描述
随着半导体工艺的不断进步，集成电路设 计的规模越来越大，晶体管数量成倍增加 ，导致设计复杂度急剧上升。这不仅增加 了设计时间和成本，还对设计精度和可靠 性提出了更高的要求。
03
还需要考虑存储器的功耗和散热问题，以确保在各种应用场景下的稳 定运行。
04
高密度存储器版图设计需要具备高容量、高速、低功耗和高可靠性等 特点，以满足大数据、云计算等领域的需求。
THANKS FOR WATCHING
感谢您的观看
04
还需要考虑散热设计，以确保在高负载情况下CPU的 稳定运行。
案例二：低功耗MCU版图设计
低功耗MCU版图设计需要重点 关注功耗优化，采用低功耗工 艺和电路技术，如CMOS工艺
、低功耗逻辑门等。
还需要考虑低电压供电和电源 管理设计，以确保MCU在各种 应用场景下的稳定运行。
设计过程中需要优化芯片内部 结构和电路布局，降低芯片的
版图设计的重要性
1
版图设计是集成电路制造过程中的关键环节，它 决定了集成电路的性能、功能和可靠性。
2
通过版图设计，可以将电路设计转化为实际制造 的物理结构，从而实现电路设计的目标。
3
版图设计的精度和质量直接影响到集成电路的性 能和制造良率，因此需要高度的专业知识和技能。
在芯片内部加入自测试模块，实现自动测试和 故障诊断。
可测性增强
通过增加测试访问端口和测试控制逻辑，提高芯片的可测性。
05
集成电路版图设计的挑 战与解决方案
设计复杂度挑战
总结词
随着集成电路规模不断增大，设计复杂 度呈指数级增长，对设计效率提出巨大 挑战。
VS
详细描述
随着半导体工艺的不断进步，集成电路设 计的规模越来越大，晶体管数量成倍增加 ，导致设计复杂度急剧上升。这不仅增加 了设计时间和成本，还对设计精度和可靠 性提出了更高的要求。
03
还需要考虑存储器的功耗和散热问题，以确保在各种应用场景下的稳 定运行。
04
高密度存储器版图设计需要具备高容量、高速、低功耗和高可靠性等 特点，以满足大数据、云计算等领域的需求。
THANKS FOR WATCHING
感谢您的观看
04
还需要考虑散热设计，以确保在高负载情况下CPU的 稳定运行。
案例二：低功耗MCU版图设计
低功耗MCU版图设计需要重点 关注功耗优化，采用低功耗工 艺和电路技术，如CMOS工艺
、低功耗逻辑门等。
还需要考虑低电压供电和电源 管理设计，以确保MCU在各种 应用场景下的稳定运行。
设计过程中需要优化芯片内部 结构和电路布局，降低芯片的
《IC单元版图设计》课件
IC单元版图设计的未来展望
发展趋势展望
IC单元版图设计将更加注重功耗 和性能的平衡，实现更高效、可 靠的集成电路。
未来方向
未来的IC单元版图设计将更加注 重深度学习和人工智能技术的应 用，推动集成电路的创新。
研究热点
当前的研究热点包括低功耗设计、 器件集成和整合等，为IC单元版 图设计带来更多机遇和挑战。
《IC单元版图设计》PPT 课件
IC单元版图设计是集成电路设计中的重要环节，本课程将介绍IC单元版图设计 的基本概念、流程、工具、注意事项以及未来展望。
什么是IC单元版图设计？
IC单元版图设计是集成电路设计中的一项关键技术，旨在实现IC单元的物理布 局和连接，确保电路的正常工作。
IC单元版图设计的应用广泛，涵盖了从处理器到传感器等多个领域，对于电 子设备的性能和稳定性起着至关重要的作用。
IC单元版图设计流程
1
流程概述
IC单元版图设计包括物理设计准备、版图规划、电路布局、连线布局、设计规则 验证等阶段。
2
数字IC单元版图设计
数字IC单元版图设计流程包括逻辑综合、时序优化、布局布线、电器规则检查等 步骤。Байду номын сангаас
3
模拟IC单元版图设计
模拟IC单元版图设计流程包括电路拓扑设计、布局优化、电压栅极等步骤。
本次IC单元版图设计PPT课件的大纲
本次课程涵盖了IC单元版图设计的基本概念、流程、工具、注意事项以及未来展望。 希望通过本课程的学习，能够加深对IC单元版图设计的理解，并为未来的集成电路设计提供参考和启示。 谢谢观看！
Mentor Graphics Calibre 基础操作教程
提供了Mentor Graphics Calibre的基础操作教程，包 括设计规则的设置和验证等。
《集成电路版图LAYOUT设计与Cadence》讲义
LSW (Layer Selection Window)
Set drawing layer Set layer visible Set layer selectable Set valid layer Set layer purpose pair
i. Set drawing layer
工艺信息
基本概念
5、符号，截面图，版图（top view) 对应关系
Inverter
input
VDD
PMOS s
g
b
d
NMOS d
g
b
output
s
GND
Stick-diagram
INPUT
GND
VDD
OUTPUT
Legend of each layer
N-well P-diffusion N-diffusion Polysilicon
mask
芯片代工
Wafer(die)
（Foundry）
封装 （packet）
基本概念
3、Layout design 对于整个IC design 的重要意义：
对Hale Waihona Puke 数字电路设计流程来说：Layout engineer 主要是为设计者提供经过验 证的单元版图库 (library)，一般来说这样 的工作主要是由一些 Foundry 和 Service 公司来完成，对于 Fabless 来说，主要是 应用已有的库和IP Core来作布局布线，以 及验证等一些工作；
1、版图设计的重要性
▪前端设计同最终芯片产品之间的一 个重要接口； ▪芯片的品质不仅依靠前端设计的优 劣，在某些情况下，同版图设计的 联系更紧密，尤其在 analog/mixsignal/RF circuit design中。
Set drawing layer Set layer visible Set layer selectable Set valid layer Set layer purpose pair
i. Set drawing layer
工艺信息
基本概念
5、符号，截面图，版图（top view) 对应关系
Inverter
input
VDD
PMOS s
g
b
d
NMOS d
g
b
output
s
GND
Stick-diagram
INPUT
GND
VDD
OUTPUT
Legend of each layer
N-well P-diffusion N-diffusion Polysilicon
mask
芯片代工
Wafer(die)
（Foundry）
封装 （packet）
基本概念
3、Layout design 对于整个IC design 的重要意义：
对Hale Waihona Puke 数字电路设计流程来说：Layout engineer 主要是为设计者提供经过验 证的单元版图库 (library)，一般来说这样 的工作主要是由一些 Foundry 和 Service 公司来完成，对于 Fabless 来说，主要是 应用已有的库和IP Core来作布局布线，以 及验证等一些工作；
1、版图设计的重要性
▪前端设计同最终芯片产品之间的一 个重要接口； ▪芯片的品质不仅依靠前端设计的优 劣，在某些情况下，同版图设计的 联系更紧密，尤其在 analog/mixsignal/RF circuit design中。
半导体集成电路第4章版图设计与举例课件
线宽。 b：能保证在硅平面上显现清晰线条的最小版图设
计线宽。 前者表示所能达到的工艺水平，后者表示保
证一定成品率前提下所能达到的工艺水平。 最小掩模线宽可根据实际的工艺确定。 对TTL一般4~10um
•半导体集成电路第4章版图设计与举例
•10
二、掩膜图形最小间距
版图设计时，版图上各相邻图形间的 最小间距。 显然，制作到Si平面时，图形的实际位置将与
•
设计中常用BC短•半接导体及集成单电路第独4章B版图C设计结与举两例 种结构。
•25
二、SBD
SBD在集成电路中可作为二极管独立使
用，也可以与晶体管组合构成抗饱和晶体管。
1、SBD版图设计考虑
要求：面积小 ，减小结电容；
串连电阻小，提高钳位效果；
反向击穿电压高。
在设计中，由于rSBD 与结电容的要求相
•
△WMAT-2－0.8xjc+Wdc-B+Gmin
7、DB-I 基区窗口到隔离窗口间距
•
△WMAT+0.8xjc-0.8xjI+Wdc-c+WdI-C+Gmin
•
XjI~125%Wepi-MAX
8、Dc-B n+集电极窗口到基区窗口间距
△WMAT+0.8xjc+0.8xje+Wdc-c+Gmin
9.Wc孔 集电极n+孔宽
目的：实现电路中各个元件的电隔离
规则：
1、集电极等电位的NPN管可共用一个隔离区（基极
等电位的PNP管可共用一个隔离区）
2、二极管按晶体管原则处理。
3、原则上，所有硼扩散电阻可共用同一隔离区。
4、当集电极电位高于硼扩散电阻的电位时，晶体管
计线宽。 前者表示所能达到的工艺水平，后者表示保
证一定成品率前提下所能达到的工艺水平。 最小掩模线宽可根据实际的工艺确定。 对TTL一般4~10um
•半导体集成电路第4章版图设计与举例
•10
二、掩膜图形最小间距
版图设计时，版图上各相邻图形间的 最小间距。 显然，制作到Si平面时，图形的实际位置将与
•
设计中常用BC短•半接导体及集成单电路第独4章B版图C设计结与举两例 种结构。
•25
二、SBD
SBD在集成电路中可作为二极管独立使
用，也可以与晶体管组合构成抗饱和晶体管。
1、SBD版图设计考虑
要求：面积小 ，减小结电容；
串连电阻小，提高钳位效果；
反向击穿电压高。
在设计中，由于rSBD 与结电容的要求相
•
△WMAT-2－0.8xjc+Wdc-B+Gmin
7、DB-I 基区窗口到隔离窗口间距
•
△WMAT+0.8xjc-0.8xjI+Wdc-c+WdI-C+Gmin
•
XjI~125%Wepi-MAX
8、Dc-B n+集电极窗口到基区窗口间距
△WMAT+0.8xjc+0.8xje+Wdc-c+Gmin
9.Wc孔 集电极n+孔宽
目的：实现电路中各个元件的电隔离
规则：
1、集电极等电位的NPN管可共用一个隔离区（基极
等电位的PNP管可共用一个隔离区）
2、二极管按晶体管原则处理。
3、原则上，所有硼扩散电阻可共用同一隔离区。
4、当集电极电位高于硼扩散电阻的电位时，晶体管
集成电路版图设计
02 集成电路版图设计基础
CHAPTER
电路设计基础
01
模拟电路设计
02
运算放大器
03
比较器
04
触发器
电路设计基础
01
数字电路设计
02
组合逻辑电路
时序逻辑电路
03
04
可编程逻辑电 路
版图设计基础
版图编辑软件 ICEDrawer
版图设计基础
01
Laker
02
P甩 Pro
版图设计规则
03
版图设计基础
管的形状和尺寸等。
案例二：低功耗模拟电路版图设计
总结词
通过优化模拟电路的版图设计，实现低功耗的目的， 以满足便携式电子设备和物联网等领域的需求。
详细描述
低功耗模拟电路版图设计需要考虑模拟电路的性能和 功耗等方面，同时还需要考虑噪声和失真等方面的因 素。为了实现低功耗的设计，需要采用优化的版图设 计方法，如使用低阻抗的走线、优化晶体管的形状和 尺寸等。
3
antenna effect simulation
物理验证基础 01
P/R/O/L/C分析
热学参数分析（T）
03
02
电学参数分析（P/R/O）
电磁兼容性分析（EMC）
04
03 集成电路版图设计技术
CHAPTER
逻辑电路版图设计
逻辑电路
逻辑电路是实现逻辑运算和逻辑控制的电路，分为组合逻 辑电路和时序逻辑电路。在版图设计中，需要考虑到电路 的复杂性、功耗、速度等因素。
提高芯片的可测试性。
可制造性版图设计实践
符合制造规范
遵循制造规范和流程，确保版图设计具有良好的可制 造性。
集成电路CAD版图设计PPT课件
度是妥协和折中的结果。因此在完成布图规划和布 局之后，还需要预估块内和块间电容，这样可以更 精确的估计每个逻辑单元的驱动电容，进而达到逻 辑综合优化。 • 实际上，何为布局最佳只是个相对的概念。通常的 布局需要进行人机交互处理，把人的经验代入进行 布局。 • 一般先进行初始布局，然后进行布局的迭代改善。
• 在两维空间中,两点,之间的距离通常用两点间距离的 欧几里德距离公式表示 ,而在集成电路的连线通常是 横线和竖线而不采用斜线，因此求距离不能用欧几 里德距离公式，而用曼哈顿距离表示。
• 反映了一个线网的所有节点的结构图被称为树，树 也是线网中各节点间距离的体现形式之一。
d(x1x2)2(y1y2)2
d｝，A=｛a，b｝； （4）选b，∵Con(Ai，a)=0； （5）检查，若满足条件，有Ai=｛c，d ， b ｝，A=｛a｝； （6）选a并检查，测定满足条件，则Ai=｛c，d ， b， a｝，A=ɸ； （7）输出划分结果Ai=｛c，d ， b， a｝。
15
16
• I/O和电源规划 • 时钟规划
5
布图的分级
• Top down的布图设计一般都是分级设计， 布图规划是是一个软件的划分过程，主 要针对软模块（网表）；而布局是针对 全部硬模块，并且是Bottom up的布图设 计，它可以是分级设计，也可以不是分 级设计。
6
• 在分级设计中，芯片由各级模块组成。芯片为 最高一级模块，高一级模块由若干个低一级模 块组成。最低一级的是基本单元。
Am，满足条件：
A im i1 A iA j A s即 iA 1 j A i2 , j 1 ,2,A 3m ,m A S
10
• 一个划分出的子电路 A i ，有对应的面 积 S(Ai ) 及端子数 E(Ai ) 。每一个划分有一 定的约束条件，即每个子电路的最大面 积 S max 和最大端子数 E max ，所有划分要 符合：
• 在两维空间中,两点,之间的距离通常用两点间距离的 欧几里德距离公式表示 ,而在集成电路的连线通常是 横线和竖线而不采用斜线，因此求距离不能用欧几 里德距离公式，而用曼哈顿距离表示。
• 反映了一个线网的所有节点的结构图被称为树，树 也是线网中各节点间距离的体现形式之一。
d(x1x2)2(y1y2)2
d｝，A=｛a，b｝； （4）选b，∵Con(Ai，a)=0； （5）检查，若满足条件，有Ai=｛c，d ， b ｝，A=｛a｝； （6）选a并检查，测定满足条件，则Ai=｛c，d ， b， a｝，A=ɸ； （7）输出划分结果Ai=｛c，d ， b， a｝。
15
16
• I/O和电源规划 • 时钟规划
5
布图的分级
• Top down的布图设计一般都是分级设计， 布图规划是是一个软件的划分过程，主 要针对软模块（网表）；而布局是针对 全部硬模块，并且是Bottom up的布图设 计，它可以是分级设计，也可以不是分 级设计。
6
• 在分级设计中，芯片由各级模块组成。芯片为 最高一级模块，高一级模块由若干个低一级模 块组成。最低一级的是基本单元。
Am，满足条件：
A im i1 A iA j A s即 iA 1 j A i2 , j 1 ,2,A 3m ,m A S
10
• 一个划分出的子电路 A i ，有对应的面 积 S(Ai ) 及端子数 E(Ai ) 。每一个划分有一 定的约束条件，即每个子电路的最大面 积 S max 和最大端子数 E max ，所有划分要 符合：
《基于Tanner的集成电路版图设计技术》课件第一章 集成电路设计前沿技术
围绕移动互联网、信息家电、物联网、云计算、智能电网、智能监 控等战略性新兴产业和重点领域的应用需求，集成电路涵盖了智能终端 芯片、网络通信芯片、信息安全芯片、视频监控设备芯片、数字电视芯 片等类型芯片。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
我国集成电路设计行业的起步较晚，但是发展速度很快，过去10年 的年复合增长率达到了29%。2004~2014年中国集成电路设计企业销售额 及增速，如图1.2所示。
1.2集成电路设计行业概况
1.2.1 集成电路设计行业概况
集成电路设计行业是集成电路行业的子行业，集成电路行业包括集 成电路设计业、集成电路制造业、集成电路封装业、集成电路测试业、 集成电路加工设备制造业、集成电路材料业等子行业。集成电路设计行 业处于产业链的上游，主要根据终端市场的需求设计开发各类芯片产品， 兼具技术密集型和资金密集型等特征，对企业的研发水平、技术积累、 研发投入、资金实力及产业链整合运作能力等均有较高的要求。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
2015年排名 1 2 3 4 5 6 7 8 9 10
厂商 Qualcomm OSR Avago/Broadcom
MTK Nvidia AMD Hisilicon（海思） Apple/TSMC Marvell Xilinx Spreadtrum（紫光展讯） 合计
1.2集成电路设计行业概况
1.2.2 集成电路设计行业的市场分类
集成电路按照应用领域大致分为标准通用集成电路和专用集成电路。 其中标准集成电路是指应用领域比较广泛、标准型的通用电路，如存储 器（DRAM）、微处理器（MPU）及微控制器（MCU）等；专用集成电 路是指某一领域会某一专门用途而设计的电路，系统集成电路（SoC） 属于专用集成电路。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
我国集成电路设计行业的起步较晚，但是发展速度很快，过去10年 的年复合增长率达到了29%。2004~2014年中国集成电路设计企业销售额 及增速，如图1.2所示。
1.2集成电路设计行业概况
1.2.1 集成电路设计行业概况
集成电路设计行业是集成电路行业的子行业，集成电路行业包括集 成电路设计业、集成电路制造业、集成电路封装业、集成电路测试业、 集成电路加工设备制造业、集成电路材料业等子行业。集成电路设计行 业处于产业链的上游，主要根据终端市场的需求设计开发各类芯片产品， 兼具技术密集型和资金密集型等特征，对企业的研发水平、技术积累、 研发投入、资金实力及产业链整合运作能力等均有较高的要求。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
2015年排名 1 2 3 4 5 6 7 8 9 10
厂商 Qualcomm OSR Avago/Broadcom
MTK Nvidia AMD Hisilicon（海思） Apple/TSMC Marvell Xilinx Spreadtrum（紫光展讯） 合计
1.2集成电路设计行业概况
1.2.2 集成电路设计行业的市场分类
集成电路按照应用领域大致分为标准通用集成电路和专用集成电路。 其中标准集成电路是指应用领域比较广泛、标准型的通用电路，如存储 器（DRAM）、微处理器（MPU）及微控制器（MCU）等；专用集成电 路是指某一领域会某一专门用途而设计的电路，系统集成电路（SoC） 属于专用集成电路。